CN109003906A - 一种基板双面塑封制程方法 - Google Patents

一种基板双面塑封制程方法 Download PDF

Info

Publication number
CN109003906A
CN109003906A CN201810653713.6A CN201810653713A CN109003906A CN 109003906 A CN109003906 A CN 109003906A CN 201810653713 A CN201810653713 A CN 201810653713A CN 109003906 A CN109003906 A CN 109003906A
Authority
CN
China
Prior art keywords
convex block
substrate
group
lower die
upper mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810653713.6A
Other languages
English (en)
Other versions
CN109003906B (zh
Inventor
何正鸿
黄浈
柳燕华
花竹和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201810653713.6A priority Critical patent/CN109003906B/zh
Publication of CN109003906A publication Critical patent/CN109003906A/zh
Application granted granted Critical
Publication of CN109003906B publication Critical patent/CN109003906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及一种基板双面塑封制程方法，它包括以下步骤：步骤一、在基板背面植球；步骤二、在基板背面进行芯片装片、打线；步骤三、在基板正面进行芯片装片、打线；步骤四、上模组上设置有多个上模组伸缩凸块，下模组上设置有多个下模组伸缩凸块，将完成步骤三的基板放置在下模组上，上模组和下模组合模，基板位于上模组伸缩凸块和下模组伸缩凸块之间；步骤五、完成注塑后，上模组伸缩凸块和下模组伸缩凸块收缩，打开上模组，取出包封产品；步骤六、将包封产品周围残留的塑封胶去除，完成基板双面包封制程。本发明一种基板双面塑封制程方法，它能够通过控制伸缩凸块的长度实现基板的双面一次完成塑封，且可以保证基板正面与背面的塑封体的厚度不同，可以提高塑封效率，减少基板翘曲。

Description

一种基板双面塑封制程方法
技术领域
本发明涉及一种基板双面塑封制程方法，属于半导体封装技术领域。
背景技术
传统双面包封工艺基本制作方法如下(如图1所示)：
先进行基板正面芯片装片、打线后，再根据基板正面塑封体2的厚度选择对应的模腔进行塑封，完成基板正面塑封，再进行基板背面植球工艺，通过回流固化锡球3后，此时进行基板背面芯片装片、打线后，再次根据背面塑封体1的厚度选择对应模腔进行背面塑封，完成基板双面包封工艺。
上述传统工艺方法的缺点：传统双面包封工艺由于基板正面塑封体与背面塑封体存在模腔的厚度不同，需要进行单独包封，影响基板包封效率。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种基板双面塑封制程方法，它能够通过控制伸缩凸块的长度实现基板的双面一次完成塑封，且可以保证基板正面与背面的塑封体的厚度不同，可以提高塑封效率，减少基板翘曲。
本发明解决上述问题所采用的技术方案为：一种基板双面塑封制程方法，其特征在于所述方法包括以下步骤：
步骤一、在基板背面植球；
步骤二、在基板背面进行芯片装片、打线；
步骤三、在基板正面进行芯片装片、打线；
步骤四、上模组上设置有多个上模组伸缩凸块，下模组上设置有多个下模组伸缩凸块，将完成步骤三的基板放置在下模组上，上模组和下模组合模，基板位于上模组伸缩凸块和下模组伸缩凸块之间，通过气压调节上模组伸缩凸块和下模组伸缩凸块高度，然后进行注塑包封；
步骤五、完成注塑后，上模组伸缩凸块和下模组伸缩凸块收缩，打开上模组，取出产品；
步骤六、将包封产品周围残留的塑封胶去除，完成基板双面包封制程。
优选的，上模组和下模组上均设置有横向活动轨道和纵向活动轨道，上模组伸缩凸块和下模组伸缩凸块分别位于上模组和下模组上横向活动轨道和纵向活动轨道内。
优选的，上模组伸缩凸块和下模组伸缩凸块的位置对应于基板的切割道。
优选的，上模组伸缩凸块的高度和下模组伸缩凸块的高度可以自由调节。
优选的，上模组伸缩凸块和下模组伸缩凸块连接空气压缩装置，通过气压控制伸长和缩短。
优选的，下模组上设置有下模组挖槽。
与现有技术相比，本发明的优点在于：
本发明一种基板双面塑封制程方法，其上下模组都设有伸缩凸块，通过控制伸缩凸块高度，可以调节基板正面和背面的塑封体的高度，基板双面一次包封完成，另外由于每个基板的单颗产品的切割道上都分布伸缩凸块，可以减少塑封料的收缩率，减少基板包封中产生的翘曲问题。
附图说明
图1为传统双面包封工艺方法的示意图。
图2为本发明一种基板双面塑封制程方法的示意图。
图3为图2中下模组的剖视图。
图4为图2中上模组的剖视图。
其中：
背面塑封体1
正面塑封体2
锡球3
下模组伸缩凸块4
下模组塑封体5
上模组伸缩凸块6
上模组塑封体7
基板8
活塞9
下模组挖槽10
横向活动轨道11
纵向活动轨道12
单个产品13
活塞口14
流道口15。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
本实施例中的一种基板双面塑封制程方法，它包括以下步骤：
步骤一、在基板8背面植球；
步骤二、在基板8背面进行芯片装片、打线；
步骤三、将完成步骤二的产品朝下放置在载具上，在基板8正面进行芯片装片、打线；
步骤四、参见图2～图4，上模组上设置有多个上模组伸缩凸块6，下模组上设置有多个下模组伸缩凸块4，将完成步骤三的基板8放置在下模组上，上模组和下模组合模，基板位于上模组伸缩凸块6和下模组伸缩凸块4之间，通过气压调节上模组伸缩凸块6 和下模组伸缩凸块4高度，从而调节基板8上下位置，控制产品的上模组塑封体7和下模组塑封体5的厚度，包封时向上挤压下模组上的活塞9至上模组的活塞口14，使塑封胶料从活塞9通过流道口15而进入上下模组内，待模流速度稳定后继续填充，当塑封胶填充模组后，活塞保持静止并持续一段时间直到塑封胶硬化；
上模组和下模组上均设置有横向活动轨道11和纵向活动轨道12，上模组伸缩凸块6和下模组伸缩凸块4分别位于上模组和下模组上横向活动轨道11和纵向活动轨道12 内，可以根据单颗产品13尺寸大小移动；
优选的，上模组伸缩凸块6和下模组伸缩凸块4的位置对应于基板的切割道。
优选的，上模组伸缩凸块6的高度和下模组伸缩凸块4的高度可以自由调节。
上模组伸缩凸块6和下模组伸缩凸块4连接空气压缩装置，通过气压控制伸长和缩短；
下模组上设置有下模组挖槽10，能够保护基板背面的芯片和焊线；
步骤五、完成注塑后，上模组伸缩凸块6和下模组伸缩凸块4收缩，拉动活塞9，打开上模组，取出包封产品；
步骤六、将包封产品周围残留的塑封胶去除，完成基板双面包封制程。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。

Claims (6)

1.一种基板双面塑封制程方法，其特征在于所述方法包括以下步骤：
步骤一、在基板背面植球；
步骤二、在基板背面进行芯片装片、打线；
步骤三、在基板正面进行芯片装片、打线；
步骤四、上模组上设置有多个上模组伸缩凸块，下模组上设置有多个下模组伸缩凸块，将完成步骤三的基板放置在下模组上，上模组和下模组合模，基板位于上模组伸缩凸块和下模组伸缩凸块之间，通过气压调节上模组伸缩凸块和下模组伸缩凸块高度，然后进行注塑包封；
步骤五、完成注塑后，上模组伸缩凸块和下模组伸缩凸块收缩，打开上模组，取出包封产品；
步骤六、将包封产品周围残留的塑封胶去除，完成基板双面包封制程。
2.根据权利要求1所述的一种基板双面塑封制程方法，其特征在于：上模组和下模组上均设置有横向活动轨道和纵向活动轨道，上模组伸缩凸块和下模组伸缩凸块分别位于上模组和下模组上横向活动轨道和纵向活动轨道内。
3.根据权利要求2所述的一种基板双面塑封制程方法，其特征在于：上模组伸缩凸块和下模组伸缩凸块的位置对应于基板的切割道。
4.根据权利要求1所述的一种基板双面塑封制程方法，其特征在于：上模组伸缩凸块的高度和下模组伸缩凸块的高度可以自由调节。
5.根据权利要求1所述的一种基板双面塑封制程方法，其特征在于：上模组伸缩凸块和下模组伸缩凸块连接空气压缩装置，通过气压控制伸长和缩短。
6.根据权利要求1所述的一种基板双面塑封制程方法，其特征在于：下模组上设置有下模组挖槽。
CN201810653713.6A 2018-06-22 2018-06-22 一种基板双面塑封制程方法 Active CN109003906B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810653713.6A CN109003906B (zh) 2018-06-22 2018-06-22 一种基板双面塑封制程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810653713.6A CN109003906B (zh) 2018-06-22 2018-06-22 一种基板双面塑封制程方法

Publications (2)

Publication Number Publication Date
CN109003906A true CN109003906A (zh) 2018-12-14
CN109003906B CN109003906B (zh) 2020-05-22

Family

ID=64601386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810653713.6A Active CN109003906B (zh) 2018-06-22 2018-06-22 一种基板双面塑封制程方法

Country Status (1)

Country Link
CN (1) CN109003906B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023078213A1 (zh) * 2021-11-03 2023-05-11 青岛歌尔微电子研究院有限公司 电路板的双面塑封方法和双面塑封的电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111746A (ja) * 1997-10-07 1999-04-23 Miyazaki Oki Electric Co Ltd 半導体装置の製造方法及びその製造装置
CN104599982A (zh) * 2014-12-11 2015-05-06 南通富士通微电子股份有限公司 全包封半导体晶圆级封装模具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111746A (ja) * 1997-10-07 1999-04-23 Miyazaki Oki Electric Co Ltd 半導体装置の製造方法及びその製造装置
CN104599982A (zh) * 2014-12-11 2015-05-06 南通富士通微电子股份有限公司 全包封半导体晶圆级封装模具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023078213A1 (zh) * 2021-11-03 2023-05-11 青岛歌尔微电子研究院有限公司 电路板的双面塑封方法和双面塑封的电路板

Also Published As

Publication number Publication date
CN109003906B (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
CN103545224B (zh) 树脂模塑装置和树脂模塑方法
JPS6045571B2 (ja) 樹脂封止用モ−ルド装置
KR102158909B1 (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
JPH0575565B2 (zh)
CN109003906A (zh) 一种基板双面塑封制程方法
CN102403238A (zh) 用于制造半导体芯片面板的方法
CN108400217A (zh) 一种高效率led芯片倒装封装方法
CN210006719U (zh) 一种密集型引线框架
CN207503966U (zh) 适用于连续充填技术的to251型八排引线框架
CN109016330B (zh) 一种包封模具及其包封方法
US20130071505A1 (en) Molding device for semiconductor chip package
CN107731775A (zh) 适用于连续充填技术的to251型八排引线框架
CN106653655B (zh) 实现多芯片引脚再布线的塑封模具和工艺方法
JP2004153045A (ja) 電子部品の樹脂封止成形方法及び金型
CN204977298U (zh) 半导体塑封模具的芯片载体夹持结构及半导体塑封模具
CN207489857U (zh) 芯片再布线封装结构
CN208938954U (zh) 一种无基岛框架封装结构
CN203210622U (zh) 一种塑封模具模盒
CN206516614U (zh) Sip封装胶模和封装设备
CN203491253U (zh) 一种半导体塑封结构
CN111128766A (zh) 一种改善翘曲的封装方法
CN211968275U (zh) 一种改善封装产品塑封体拉裂的新型模具结构
CN106783636A (zh) 集成电路塑料封装的制备方法
JP2644551B2 (ja) 半導体装置製造方法及びその実施装置
TWI290756B (en) Leadframe and chip package applying the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 214400 No. 78 Changshan Road, Jiangyin High-tech Zone, Jiangyin City, Wuxi City, Jiangsu Province

Applicant after: Jiangsu Changjiang Electronics Technology Co., Ltd.

Address before: 214400 No. 78 Changshan Road, Chengjiang Town, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: Jiangsu Changjiang Electronics Technology Co., Ltd.

GR01 Patent grant
GR01 Patent grant