CN108983722B - 一种用于集成电路芯片最终测试的优化调度方法 - Google Patents

一种用于集成电路芯片最终测试的优化调度方法 Download PDF

Info

Publication number
CN108983722B
CN108983722B CN201810842221.1A CN201810842221A CN108983722B CN 108983722 B CN108983722 B CN 108983722B CN 201810842221 A CN201810842221 A CN 201810842221A CN 108983722 B CN108983722 B CN 108983722B
Authority
CN
China
Prior art keywords
integrated circuit
circuit chips
batch
test
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810842221.1A
Other languages
English (en)
Other versions
CN108983722A (zh
Inventor
钱斌
黄元元
胡蓉
吴丽萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunming University of Science and Technology
Original Assignee
Kunming University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunming University of Science and Technology filed Critical Kunming University of Science and Technology
Priority to CN201810842221.1A priority Critical patent/CN108983722B/zh
Publication of CN108983722A publication Critical patent/CN108983722A/zh
Application granted granted Critical
Publication of CN108983722B publication Critical patent/CN108983722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32015—Optimize, process management, optimize production line
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及到一种用于集成电路芯片最终测试的优化调度方法，属于电子产品车间生产过程的智能优化调度技术领域。本发明以大批量集成电路芯片最终测试的过程为数学模型和优化目标，针对该模型提出了混合分布估计算法对其进行相应的优化；其中调度模型根据集成电路芯片的测试时间来建立，优化目标为最小化总测试时间。本发明可以在较短时间内对集成电路芯片最终测试提供具体实施方案，从而缩短其测试时间，最大化其生产效益。

Description

一种用于集成电路芯片最终测试的优化调度方法
技术领域
本发明涉及到一种用于集成电路芯片最终测试的优化调度方法，属于电子产品车间生产过程的智能优化调度技术领域。
背景技术
半导体技术进步为基础的全球信息化产业的飞速发展，半导体制造业的战略地位变得尤为重要。其产业化规模与技术水平影响国家的综合实力。据统计，2013年全年，全球的半导体产业销售额达3055.8亿美元，而我国半导体的进口额超过2300亿美元，已接近甚至超过原油的进口额，中国半导体市场持续升温，其需求额超过全球市场份额的一半。我国已成为全球最大的电子产品消费市场，而电子产品诸如手机、电脑、电视等大都在中国制造，这使得中国电子产业链逐步成熟起来，从而催生了本土半导体厂商的崛起。随着信息产业的蓬勃发展，半导体制造业已经成为国民经济的前驱发展产业。因此，如何提高设备利用率，对客户需求快速做出响应，并对有限的资源进行合理的分配利用成为了半导体制造业调度的目标。
半导体集成电路生产线有前端工艺和后端工艺之分。前端工艺经过大量学者的研究，针对每个问题大都得到很好的优化方案，这就使得后端工艺流程中的问题凸显出来。对后端测试阶段集成电路芯片的优化调度可以有效地提高整个工艺流程的生产效益。设备产能约束，以及工件加工过程中所需要的机器手、托盘等附属资源的约束，这就使得问题进一步复杂化。后端测试阶段的调度问题大多数为NP-hard，其解空间随问题规模的增大呈指数增长，采用传统的数学规划的方法不能在较短时间内实现对问题的求解。因此，对该问题求解算法的研究具有较高的理论价值，并可为电子产品车间生产调度提供切实指导。
本发明考虑半导体芯片制造系统高度复杂性的特点，研究多种资源约束下集成电路芯片最终测试阶段的批处理机调度优化问题。并采用混合分布估计算法对其进行求解，得出近似最优调度方案。为工厂的后端测试阶段集成电路芯片的优化调度提供解决方案，从而为工厂实现节能降耗，从而最大化半导体厂商的生产效益。
发明内容
本发明需要解决的技术问题是在相对较少的时间内为大批量的集成芯片测试提供合理的测试方案，让各个批量测试机得到合理的利用，从而实现节能降耗。
本发明的技术方案是：本发明涉及到一种用于集成电路芯片最终测试的优化调度方法，在相对较少的时间内为大批量的集成芯片测试提供合理的测试方案。通过确定大批量的集成芯片测试确定数学模型，并提出了混合分布估计算法对总测试时间Cj进行相应的优化；具体过程如下：
Figure BDA0001745829480000021
假设具有同等测试时间的集成电路芯片才可以组批，即相同族中的集成电路芯片才可以组批，不同族中的集成电路芯片必须分放于不同批。所以我们先根据集成电路芯片测试时间时间不同而将其分为不同的族，再对各族分别进行组批(分解的过程)，然后对所有批进行排序。
针对各族中的集成电路芯片满足以下约束：
Figure BDA0001745829480000022
Figure BDA0001745829480000023
Figure BDA0001745829480000024
cti≤cts i＝1，2...s (4)
其中，n表示集成电路芯片数，m表示集成芯片的附属资源种类，s表示批次，
Figure BDA0001745829480000025
表示第j个集成电路芯片所需第k种附属资源的数量，Tk表示第k种附属资源可利用的数量，B表示批量测试机的最大容量，cti表示第i批的测试时间，cts表示批量测试机的的测试时间，xij＝1则表示集成电路芯片j被分配到第i批进行测试，否则xij＝0；附属资源包括工件加工过程中所需要的机器手、托盘等资源。
公式(1)确保每批中集成电路芯片所需不同附属资源数量都不超过其可利用数量，公式(2)确保每批集成电路芯片所需附属资源总数不大于批量测试机的最大容量，公式(3)保证所有集成电路芯片都会被分配到某个批次中进行测试，公式(4)为每批的测试时间不能超过批量测试机的测试时间。
所述混合分布估计算法对该模型进行优化的具体步骤如下：
A、概率模型初始化：算法在初始化时(gen＝0)，gen表示迭代次数，设定二维概率矩阵
Figure BDA0001745829480000032
(j1，j分别集成电路芯片数，j1∈(1，...，n)，j∈(1，...，n))，这样既能保证每个位置上集成电路芯片出现的概率是相等的，又能保证该矩阵的行列概率和为1。具体表示如下：
Figure BDA0001745829480000031
B、概率模型的更新：选择种群中Q个优质个体(即种群中总测试时间Cj较小的10％个体)，通过统计，学习Q个优质个体中集成电路芯片的分布情况。概率模型更新的过程实际上是混合分布估计算法在加强学习的过程，算法通过不断的迭代，优质解的分布情况会更准确的被描述出来，这样会更好的指导下一代优质解的生成(集成电路芯片较优的排序)。
C、采样生成新种群：设置种群规模为popsize(popsize＝100)，对二维概率矩阵P(gen)(表示上一代的概率矩阵)进行轮盘赌采样生成第gen+1代种群中的每个个体的每个位置上集成电路芯片j。
D、基于Swap邻域和基于Insert邻域的局部搜索：本发明中，针对问题的特点在混合分布估计算法中设计了两个局部搜索操作，进一步增强探索当前最好解(集成电路芯片较优的排序)的能力，它们分别是基于Swap邻域和基于Insert邻域的局部搜索。
E、终止条件：反复迭代到gen＝100后，输出最优种群即找到最小的总测试时间Cj对应集成电路芯片的测试顺序。
本发明的有益效果是：1、根据当前集成电路芯片的测试问题提炼出了数学规划模型；2、针对该模型提出了混合分布估计算法算法，对该问题进行求解；本发明可以在较短时间内对集成电路芯片最终测试提供具体实施方案，从而缩短其测试时间，最大化其生产效益。
附图说明
图1为本发明的整体流程图；
图2为混合分布估计算法的Insert操作图；
图3为混合分布估计算法的Swap操作图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明。
实施例1：假设某工厂需要对10个集成电路芯片进行测试，它们分布属于两个不同的族，附属资源有两种类型，具体见表一，其中j表示集成电路芯片，其中btf表示集成电路芯片所属族，ntb表示集成电路芯片所需附属资源类型，js集成电路芯片所需附属资源的数量
Figure BDA0001745829480000041
为附属资源数量(即两种尺寸对应可测试最多的集成电路芯片个数)，两个族的集成电路芯片测试时间分别为2和6，批量处理机的最大限制为10。
表一10个集成电路芯片测试问题相关约束
Figure BDA0001745829480000042
对于上述实例，使用混合分布估计算法对该方案进行优化求解，算法的具体实施步骤见图1-3所示。具体实施方式是先初始化概率矩阵，随机采样生成popsize个新个体，对最好的个体进行局部搜索操作，再从种群中挑选出Q个优质个体，并用其对概率模型进行更新。混合分布估计算法独立运行20次，每次的运行结果(总测试时间Cj)如表二所示。
表二不同迭代次数得到的总测试时间Cj
Figure BDA0001745829480000043
从上表中可以发现混合分布估计算法可以有效的解决该问题，从而有效的缩短总测试时间Cj。
上面结合附图对本发明的具体实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (2)

1.一种用于集成电路芯片最终测试的优化调度方法，其特征在于：以集成电路芯片的测试过程建立模型，以总测试时间Cj为优化目标，并利用混合分布估计算法对Cj进行相应的优化；具体过程如下：
Figure FDA0002704266290000011
假设具有同等测试时间的集成电路芯片才可以组批，即相同族中的集成电路芯片才可以组批，不同族中的集成电路芯片必须分放于不同批，先根据集成电路芯片测试时间不同而将其分为不同的族，再对各族分别进行组批，然后对所有批进行排序；
针对各族中的集成电路芯片满足以下约束：
Figure FDA0002704266290000012
Figure FDA0002704266290000013
Figure FDA0002704266290000014
cti≤cts i＝1，2...s ④
其中，n表示集成电路芯片数，m表示集成芯片的附属资源种类，s表示批次，
Figure FDA0002704266290000015
表示第j个集成电路芯片所需第k种附属资源的数量，Tk表示第k种附属资源可利用的数量，B表示批量测试机的最大容量，cti表示第i批的测试时间，cts表示批量测试机的测试时间，xij＝1则表示集成电路芯片j被分配到第i批进行测试，否则xij＝0；
公式①确保每批中集成电路芯片所需不同附属资源数量都不超过其可利用数量，公式②确保每批集成电路芯片所需附属资源总数不大于批量测试机的最大容量，公式③保证所有集成电路芯片会被分配到某个批次中进行测试，公式④为每批的测试时间不能超过批量测试机的测试时间。
2.根据权利要求1所述的用于集成电路芯片最终测试的优化调度方法，其特征在于：利用混合分布估计算法对Cj进行相应的优化的具体步骤如下：
A、概率模型初始化：算法在初始化时即gen＝0时，gen表示迭代次数，设定二维概率矩阵
Figure FDA0002704266290000022
其中j1，j分别集成电路芯片数，j1∈(1，...，n)，j∈(1，...，n))，这样既能保证每个位置上集成电路芯片出现的概率是相等的，又能保证该矩阵的行列概率和为1，具体表示如下：
Figure FDA0002704266290000021
B、概率模型的更新：选择种群中Q个优质个体，即种群中总测试时间Cj较小的10％个体，通过统计，学习Q个优质个体中集成电路芯片的分布情况；
C、采样生成新种群：设置种群规模为popsize，对二维概率矩阵P(gen)进行轮盘赌采样生成第gen+1代种群中的每个个体的每个位置上集成电路芯片j；
D、基于Swap邻域和基于Insert邻域的局部搜索：进一步增强探索当前最好解即集成电路芯片较优的排序的能力；
E、终止条件：反复迭代并输出最优种群即找到最小的总测试时间Cj对应集成电路芯片的测试顺序。
CN201810842221.1A 2018-07-27 2018-07-27 一种用于集成电路芯片最终测试的优化调度方法 Active CN108983722B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810842221.1A CN108983722B (zh) 2018-07-27 2018-07-27 一种用于集成电路芯片最终测试的优化调度方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810842221.1A CN108983722B (zh) 2018-07-27 2018-07-27 一种用于集成电路芯片最终测试的优化调度方法

Publications (2)

Publication Number Publication Date
CN108983722A CN108983722A (zh) 2018-12-11
CN108983722B true CN108983722B (zh) 2021-01-05

Family

ID=64551628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810842221.1A Active CN108983722B (zh) 2018-07-27 2018-07-27 一种用于集成电路芯片最终测试的优化调度方法

Country Status (1)

Country Link
CN (1) CN108983722B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109901050B (zh) * 2019-02-25 2021-02-05 哈尔滨师范大学 一种三维系统芯片测试资源优化方法及系统
CN113426682B (zh) * 2021-06-04 2023-06-30 江苏暖阳半导体科技有限公司 一种MiniLED的检测分选工艺
CN113688593B (zh) * 2021-08-11 2023-10-13 上海交通大学 一种三维集成电路片间混合键合布局布线优化方法
CN115831800B (zh) * 2023-02-14 2023-05-05 青岛青软晶尊微电子科技有限公司 基于多元库的芯片生产工艺、装置及电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6519498B1 (en) * 2000-03-10 2003-02-11 Applied Materials, Inc. Method and apparatus for managing scheduling in a multiple cluster tool
CN104537425B (zh) * 2014-11-20 2019-02-05 昆明理工大学 一种汽车空调出风口的生产装配过程的优化调度方法
CN105069523A (zh) * 2015-07-28 2015-11-18 昆明理工大学 一种有时间限制的配送车辆调度方法
CN107817773A (zh) * 2017-10-30 2018-03-20 昆明理工大学 一种半导体芯片终端测试系统的优化调度方法
CN107657311B (zh) * 2017-11-03 2019-10-29 电子科技大学 基于多目标粒子群算法的测试优选方法

Also Published As

Publication number Publication date
CN108983722A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
CN108983722B (zh) 一种用于集成电路芯片最终测试的优化调度方法
US9037279B2 (en) Clustering for prediction models in process control and for optimal dispatching
CN106527381B (zh) 一种面向并行批处理机动态调度的快速评估方法
CN110286588B (zh) 一种考虑能耗的装配线再平衡优化方法
CN111798935B (zh) 基于神经网络的普适性化合物结构-性质相关性预测方法
Chandrasekaran et al. Test scheduling of core based system-on-chip using modified ant colony optimization
CN104572587B (zh) 数据矩阵相乘的加速运算方法和装置
WO2020063721A1 (en) Wafer processing method and apparatus, storage medium and electronic device
CN103136631B (zh) 基于产品族排序实现最小总完工时间的批调度方法
Xianzhou et al. An improved genetic algorithm for dual-resource constrained flexible job shop scheduling
CN110990121B (zh) 一种基于应用画像的Kubernetes调度策略
CN109214410A (zh) 一种提升多标签分类正确率的方法及系统
CN113092981A (zh) 晶圆数据检测方法及系统、存储介质及测试参数调整方法
CN103744935A (zh) 一种计算机快速海量数据聚类处理方法
CN109034479B (zh) 一种基于差分进化算法的多目标调度方法及装置
CN105786610B (zh) 计算密集型任务向云服务器中卸载的方法
CN113392566A (zh) 一种基于差分的仿真优化设计方法
Ashayeri et al. An aggregated optimization model for multi-head SMD placements
CN116701001B (zh) 目标任务分配方法、装置、电子设备及存储介质
CN103489007A (zh) 基于样本先验信息的支持向量机核函数选择方法及应用
CN109583579A (zh) 计算装置及相关产品
CN109240644A (zh) 一种用于伊辛芯片的局部搜索方法及电路
CN108304352A (zh) 加速寿命试验样本分配方法及终端设备
CN109376080B (zh) 时间适配的自动化缺陷定位方法和装置
CN104572588A (zh) 矩阵求逆处理方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant