CN107817773A

CN107817773A - 一种半导体芯片终端测试系统的优化调度方法

Info

Publication number: CN107817773A
Application number: CN201711052267.5A
Authority: CN
Inventors: 钱斌; 何雨洁; 胡蓉
Original assignee: Kunming University of Science and Technology
Current assignee: Kunming University of Science and Technology
Priority date: 2017-10-30
Filing date: 2017-10-30
Publication date: 2018-03-20

Abstract

本发明涉及一种半导体芯片终端测试系统的优化调度方法，方法为：通过确定半导体芯片后端加工过程最终测试阶段的调度模型和优化目标，并使用基于改进的教与学算法的优化调度方法对目标进行优化；其中，调度模型依据半导体芯片后端加工过程的最终测试阶段，每个芯片在每台设备上的工序数、到达时间和测试时间来建立，同时优化目标为最小化最大完成时间。本发明提出了半导体芯片后端加工过程的最终测试阶段的调度模型和优化目标，可在短时间内获得半导体芯片最终测试阶段调度问题的优良解，从而保证芯片在出场时候能够具有较高的合格率，使工艺过程的表达更加清晰准确。

Description

一种半导体芯片终端测试系统的优化调度方法

技术领域

本发明涉及一种半导体芯片终端测试系统的优化调度方法，属于生产车间智能优化调度领域。

背景技术

半导体制造属于典型的资金密集型产业，其投入资金的绝大部分都被机器设备所占用。为了在日益激烈的市场竞争中取得优势，许多半导体企业都把更多的注意力放在了提高设备的使用效率上面。鉴于在企业设备及其它资源产能有限的条件下，通过合理的调度可以对设备利用率、交货期、库存情况等产生极大的影响，本发明选择以如何产生最有效的调度为切入点，针对半导体芯片测试生产线进行优化研究。

半导体制造一般包括四个阶段：晶圆制造(wafer fabrication)，晶圆测试(waferprobe)，封装(assembly)和芯片测试(final testing)。其中，晶圆制造阶段负责在晶圆上执行光刻(Photolithography)、蚀刻(Etching)、扩散(Diffusion)、离子注入(Ionimplant) 等步骤，使其表面形成一个个晶粒；随后在晶圆测试阶段，针测(Probe)仪器对每个晶粒进行电性测试，并将不合格的晶粒用墨点标记出来；到了封装阶段，不合格晶粒会被舍弃，而合格的晶粒会被固定在一个基座上与基座插脚进行连接，然后封装成一块集成电路芯片(Integrated Circuit，IC)；芯片测试阶段是半导体制造的最后一个阶段，在这里将封装好的芯片置于多种环境下进行各项产品性能检测。芯片测试阶段主要工序包括功能测试(Test)、热循环测试(Cycling)、老化测试(Burn-in)以及外观测试(Scan)。

在半导体制造过程中，晶圆制造与晶圆测试两个阶段一般被称为前端制造，而封装和芯片测试两个阶段则被称为后端制造。由于在前端制造中存在的生产调度问题已被众多学者所研究，运作效率得到大幅提升，导致后端制造逐渐成为半导体制造的瓶颈，开始引起广泛关注。

半导体芯片最终测试阶段主要是包括加工工序不同的同种半导体IC工件以及相同加工工序的不同半导体IC工件重复访问多台并行测试机和对其烘干的两类测试设备。每批加工完成的半导体芯片需要依据企业或客户的不同要求对其进行不同次数的测试。一般而言，部分逻辑性的集成产品，只需在一种测试机上测试一次即可，但多数半导体IC工件则需要几次最终测试。显然，针对该类半导体IC工件在进行最终测试的时候，同一种工件可能需要几次在不同的并行机上进行测试工作，即多工序现象，依据客户的不同的要求产品到达被加工的机器的时间不同，即带到达时间的现象，这种问题就是典型的带到达时间、多工序、加工约束和序相关设置时间的并行机调度问题(PMSP_AMPS)。

发明内容

本发明所要解决的技术问题是在较短时间内获得半导体集成电路的生产制造过程中的优化调度问题的优良解的问题，提供了一种半导体芯片终端测试系统的优化调度方法。

本发明的技术方案是：一种半导体芯片终端测试系统的优化调度方法，通过确定半导体芯片后端加工过程最终测试阶段的调度模型和优化目标，并使用基于改进的教与学算法的优化调度方法对目标进行优化；其中，调度模型依据半导体芯片后端加工过程的最终测试阶段，每个芯片在每台设备上的工序数、到达时间和测试时间来建立，同时优化目标为最小化最大完成时间C_max(π)：

j＝1,2,..s_m，l＝1,2,…,S_T_j

式中，测试设备数为s_m，每个芯片k∈(1,2,…,s_c)需要Test_S_k道测试工序，同种芯片的不同工序需要按先后顺序加工；所有工序只能由待测试的芯片集合S中满足加工约束的设备加工，S中包含了s_c块芯片；芯片的测试时间与不同的测试设备有关，任何设备同一时刻只能测试一种芯片；不同种芯片间带序相关设置时间，设置时间依赖于测试顺序，同种芯片间的设置时间为0；为总工序数，π＝[π₁,π₂,…,π_{S_Test}]为待测试的s_c个芯片的基于工序的排列，该排列中的产品从左往右根据一定规则和加工约束分配到各台设备上加工，π_i∈(1,2,…,s_c),i＝1,2,…,S_Test；S_T_j为第j台设备上测试的工序总数，得到为第j台设备上所测试芯片基于工序的排列，l＝1,2,…,S_T_j；为的测试时间， l＝0,1,2,…,S_T_j，为与之间的设置时间，l＝0,1,2,…,S_T_j，当l＞1且时为的开始测试时间l＝0,1,2,…,S_T_j，为前一次测试所用的设备号， l＝0,1,2,…,S_T_j，当是首次测试时则为在前一个设备上的排列中从左往右的位置，是芯片l首次到达第j台设备的时间；优化的目标为在所有需测试芯片排序的集合Π中找到一个使得最大完成时间C_max(π)最小。

所述基于改进的教与学算法的优化调度方法具体为：

Step1、编码方式：采用基于随机键编码方式对半导体芯片的工序排序进行实数编码，然后根据LOV规则建立实数编码与整数编码之间的一一映射关系，进而实现从实数编码向半导体芯片工序排序的转换；

Step2、种群初始化：采用随机方法产生初始化种群，直至初始解的数量达到种群规模的要求；其中，种群规模为NP；

Step3、对当代种群依次进行“教”阶段和“学”阶段的操作，产生候选种群：

①“教”阶段：班级中每个学员根据X_teacher和学员平均值mean之间的差异性进行学习，按下面的公式实现“教”阶段：

difference＝r_n×(X_teacher-TF_n×mean)

其中：和分别表示第n个学员学习前和学习后的值；是所有学员的平均值，TF_n＝round[1+rand(0,1)]为教学因子，r_n＝rand(0,1)为学习步长，上述阶段完成后，更新学员，每个学员根据学习后的成绩和学习之前的成绩进行对比，如果更新后的适配值更优，则替代；

②“学”阶段：对“教”阶段更新后的每一个学员学习后的值n＝1,…,NP 在班级中随机选取一个学习对象m＝1,…,NP，通过分析自己和学员的差异进行学习调整，每个学员根据学习后的成绩和学习之前的成绩进行对比，如果更新后的适配值更优，则替代；具体实现如下：

Step4、基于问题的局部搜索：将候选种群中适配值最优的前n个优势个体作为“选中个体”，对每一个“选中个体”依次执行“Swap”和“Insert”操作，如果局部搜索得到的个体优于“选中个体”则将其替换，并将当代种群作为新一代种群；

Step5、终止条件：设定终止条件为算法运行时间T＝50×s_c，如果满足，则输出“最优个体”；否则转至步骤Step3，反复迭代，直至满足终止条件为止。

本发明的有益效果是：本发明提出了半导体芯片后端加工过程的最终测试阶段的调度模型和优化目标，可在短时间内获得半导体芯片最终测试阶段调度问题的优良解，从而保证芯片在出场时候能够具有较高的合格率，使工艺过程的表达更加清晰准确；采用依据算法步骤得到的当前种群的“最优个体”更新下一代个体，能够更好的引导算法进行全局搜索；在种群的更新过程中采用算法中的“教”阶段和“学”阶段的思想不断更新个体和种群，不仅能够使得优势个体的历史信息得到充分利用，还可以保证算法的全局搜索具有一定的宽度；在全局搜索中利用“Insert”操作对当前区域进行扰动，有利于算法跳出局部最优，进而使得算法的搜索领域更为广泛；结合“Swap”领域搜索的局部搜索使得算法的局部开发能力得到显著提高，解的质量得到明显改善。

附图说明

图1为本发明中半导体芯片制造后端测试过程示意图；

图2为本发明的整体算法流程图；

图3为本发明中问题解的表达示意图；

图4为本发明的基本“Insert”领域变化示意图；

图5为本发明的基本“Swap”领域变化示意图。

具体实施方式

实施例1：如图1-5所示，一种半导体芯片终端测试系统的优化调度方法，通过确定半导体芯片后端加工过程最终测试阶段的调度模型和优化目标，并使用基于改进的教与学算法的优化调度方法对目标进行优化；其中，调度模型依据半导体芯片后端加工过程的最终测试阶段，每个芯片在每台设备上的工序数、到达时间和测试时间来建立，同时优化目标为最小化最大完成时间C_max(π)：

j＝1,2,..s_m，l＝1,2,…,S_T_j

式中，测试设备数为s_m，每个芯片k∈(1,2,…,s_c)需要Test_S_k道测试工序，同种芯片的不同工序需要按先后顺序加工；所有工序只能由待测试的芯片集合S中满足加工约束的设备加工，S中包含了s_c块芯片；芯片的测试时间与不同的测试设备有关，任何设备同一时刻只能测试一种芯片；不同种芯片间带序相关设置时间，设置时间依赖于测试顺序，同种芯片间的设置时间为0；为总工序数，π＝[π₁,π₂,…,π_{S_Test}]为待测试的s_c个芯片的基于工序的排列，该排列中的产品从左往右根据一定规则和加工约束分配到各台设备上加工，π_i∈(1,2,…,s_c),i＝1,2,…,S_Test；S_T_j为第j台设备上测试的工序总数，得到为第j台设备上所测试芯片基于工序的排列，l＝1,2,…,S_T_j；为的测试时间， l＝0,1,2,…,S_T_j，为与之间的设置时间，l＝0,1,2,…,S_T_j，当l＞1且时的开始测试时间l＝0,1,2,…,S_T_j，为前一次测试所用的设备号， l＝0,1,2,…,S_T_j，当是首次测试时则为在前一个设备上的排列中从左往右的位置，是芯片l首次到达第j台设备的时间；优化的目标为在所有需测试芯片排序的集合Π中找到一个使得最大完成时间C_max(π)最小。

进一步地，可以设置所述基于改进的教与学算法的优化调度方法具体为：

Step2、种群初始化：采用随机方法产生初始化种群，直至初始解的数量达到种群规模的要求；其中，种群规模为NP＝2*s_c；

difference＝r_n×(X_teacher-TF_n×mean)

实施例2：如图1-5所示，一种半导体芯片终端测试系统的优化调度方法，一种半导体芯片终端测试系统的优化调度方法，通过确定半导体芯片后端加工过程最终测试阶段的调度模型和优化目标，并使用基于改进的教与学算法的优化调度方法对目标进行优化；其中，调度模型依据半导体芯片后端加工过程的最终测试阶段，每个芯片在每台设备上的工序数、到达时间和测试时间来建立，同时优化目标为最小化最大完成时间C_max(π)。

所述基于改进的教与学算法的优化调度方法的具体步骤如下：

如：编码方式：采用基于随机键编码方式对半导体芯片的工序排序进行实数编码，然后根据LOV规则建立实数编码与整数编码之间的一一映射关系，进而实现从实数编码向半导体芯片工序排序的转换。以待测试的芯片排序进行编码，譬如有5 个待测试芯片，3台设备，工序集合为{3,2,3,1,2}，随机编码后产生一个测试芯片排序为[1,2,3,1,5,2,3,1,5,4,3]。芯片集合{3,2,3,1,2}中一号位置的3表示第一个待测试芯片需要进行3次测试(即3道工序)，二号位置的2表示第二个待测试芯片需要进行 2次测试，三号位置的2表示第二个待测试芯片需要进行2次测试，依次类推；芯片测试排序[1,2,3,1,5,2,3,1,5,4,3]中，一号位置的1表示第一个芯片的第1次测试，二号位置的2表示第二个芯片的第1次测试，三号位置的3表示第三个芯片的第1次测试，四号位置的1表示第一个芯片的第2次测试，五号位置的5表示第五个芯片的第1次测试，依次类推。

difference＝r_n×(X_teacher-TF_n×mean)

为了验证本发明所提的改进TLBO算法的有效性和鲁棒性，将改进的TLBO与标准TLBO进行对比。具体的对比试验如下：

首先，采用随机生成的方法生成不同规模的测试问题，芯片需要测试的工序在[1,3]上随机产生，所有工序至少可在一台设备上进行操作；芯片进行第i次测试的测试时间在[1,100]上随机产生，任一两种芯片间的设置时间在[1,30]上随机产生，芯片到达测试设备的到达时间在[1,100]上随机产生。用于测试的问题规模n×m的组合包含：10×5，20×5，30×5，50×5，40×10，50×10，60×10，70×10，80×10，90 ×20，90×30和100×30。改进的TLBO参数设置如下：种群规模popsize＝2×n，针对不同规模的问题训练的时间为T＝50×n(单位：ms)。所有的算法和测试程序均有Delphi 2010版编码实现，操作系统为Win10，CPU主频为2.2GHz，内存为4GB。没种算法均独立重复运行20次，其中AVG表示最优值均值，SD表示标准差。

从表1可知，除在问题70×10上标准教与学的AVG占优外，改进的TLBO算法的AVG优于其他规模标准TLBO的AVG，这表明了改进的TLBO算法的有效性，也证明了改进的TLBO算法是求解半导体芯片后端加工过程的最终测试阶段优化调度问题的一种有效算法。

表1不同问题规模情况下所求得的目标函数值

上面结合附图对本发明的具体实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims

1.一种半导体芯片终端测试系统的优化调度方法，其特征在于：通过确定半导体芯片后端加工过程最终测试阶段的调度模型和优化目标，并使用基于改进的教与学算法的优化调度方法对目标进行优化；其中，调度模型依据半导体芯片后端加工过程的最终测试阶段，每个芯片在每台设备上的工序数、到达时间和测试时间来建立，同时优化目标为最小化最大完成时间C_max(π)：

<mrow> <msub> <mi>C</mi> <mrow> <mi>m</mi> <mi>a</mi> <mi>x</mi> </mrow> </msub> <mrow> <mo>(</mo> <msup> <mi>&pi;</mi> <mo>*</mo> </msup> <mo>)</mo> </mrow> <mo>=</mo> <munder> <mrow> <mi>m</mi> <mi>i</mi> <mi>n</mi> </mrow> <mrow> <mi>&pi;</mi> <mo>&Subset;</mo> <mi>&Pi;</mi> </mrow> </munder> <msub> <mi>C</mi> <mrow> <mi>m</mi> <mi>a</mi> <mi>x</mi> </mrow> </msub> <mrow> <mo>(</mo> <mi>&pi;</mi> <mo>)</mo> </mrow> </mrow>

<mrow> <msup> <mi>&pi;</mi> <mo>*</mo> </msup> <mo>=</mo> <mi>arg</mi> <mo>{</mo> <msub> <mi>C</mi> <mrow> <mi>m</mi> <mi>a</mi> <mi>x</mi> </mrow> </msub> <mrow> <mo>(</mo> <mi>&pi;</mi> <mo>)</mo> </mrow> <mo>}</mo> <mo>&RightArrow;</mo> <mi>m</mi> <mi>i</mi> <mi>n</mi> <mo>,</mo> <mo>&ForAll;</mo> <mi>&pi;</mi> <mo>&Element;</mo> <mi>&Pi;</mi> </mrow>

j＝1,2,..s_m，l＝1,2,…,S_T_j

式中，测试设备数为s_m，每个芯片k∈(1,2,…,s_c)需要Test_S_k道测试工序，同种芯片的不同工序需要按先后顺序加工；所有工序只能由待测试的芯片集合S中满足加工约束的设备加工，S中包含了s_c块芯片；芯片的测试时间与不同的测试设备有关，任何设备同一时刻只能测试一种芯片；不同种芯片间带序相关设置时间，设置时间依赖于测试顺序，同种芯片间的设置时间为0；为总工序数，π＝[π₁,π₂,…,π_{S_Test}]为待测试的s_c个芯片的基于工序的排列，该排列中的产品从左往右根据一定规则和加工约束分配到各台设备上加工，π_i∈(1,2,…,s_c),i＝1,2,…,S_Test；S_T_j为第j台设备上测试的工序总数，得到为第j台设备上所测试芯片基于工序的排列，,l＝1,2,…,S_T_j；为的测试时间，l＝0,1,2,…,S_T_j，为与之间的设置时间，l＝0,1,2,…,S_T_j，当l＞1且时为的开始测试时间l＝0,1,2,…,S_T_j，为前一次测试所用的设备号，l＝0,1,2,…,S_T_j，当是首次测试时则为在前一个设备上的排列中从左往右的位置，是芯片l首次到达第j台设备的时间；优化的目标为在所有需测试芯片排序的集合Π中找到一个使得最大完成时间C_max(π)最小。

2.根据权利要求1所述的半导体芯片终端测试系统的优化调度方法，其特征在于：所述基于改进的教与学算法的优化调度方法具体为：

difference＝r_n×(X_teacher-TF_n×mean)

②“学”阶段：对“教”阶段更新后的每一个学员学习后的值n＝1,…,NP在班级中随机选取一个学习对象m＝1,…,NP，通过分析自己和学员的差异进行学习调整，每个学员根据学习后的成绩和学习之前的成绩进行对比，如果更新后的适配值更优，则替代；具体实现如下：

<mrow> <msubsup> <mi>X</mi> <mrow> <msup> <mi>new</mi> <mo>&prime;</mo> </msup> </mrow> <mi>n</mi> </msubsup> <mo>=</mo> <mfenced open = "{" close = ""> <mtable> <mtr> <mtd> <msubsup> <mi>X</mi> <mrow> <mi>n</mi> <mi>e</mi> <mi>w</mi> </mrow> <mi>n</mi> </msubsup> <mo>+</mo> <msub> <mi>r</mi> <mi>n</mi> </msub> <mo>&times;</mo> <mo>(</mo> <msubsup> <mi>X</mi> <mrow> <mi>n</mi> <mi>e</mi> <mi>w</mi> </mrow> <mi>n</mi> </msubsup> <mo>-</mo> <msubsup> <mi>X</mi> <mrow> <mi>n</mi> <mi>e</mi> <mi>w</mi> </mrow> <mi>m</mi> </msubsup> <mo>)</mo> <mo>,</mo> <mi>f</mi> <mo>(</mo> <msubsup> <mi>X</mi> <mrow> <mi>n</mi> <mi>e</mi> <mi>w</mi> </mrow> <mi>m</mi> </msubsup> <mo>)</mo> <mo><</mo> <mi>f</mi> <mo>(</mo> <msubsup> <mi>X</mi> <mrow> <mi>n</mi> <mi>e</mi> <mi>w</mi> </mrow> <mi>n</mi> </msubsup> <mo>)</mo> </mtd> </mtr> <mtr> <mtd> <msubsup> <mi>X</mi> <mrow> <mi>n</mi> <mi>e</mi> <mi>w</mi> </mrow> <mi>n</mi> </msubsup> <mo>+</mo> <msub> <mi>r</mi> <mi>n</mi> </msub> <mo>&times;</mo> <mo>(</mo> <msubsup> <mi>X</mi> <mrow> <mi>n</mi> <mi>e</mi> <mi>w</mi> </mrow> <mi>m</mi> </msubsup> <mo>-</mo> <msubsup> <mi>X</mi> <mrow> <mi>n</mi> <mi>e</mi> <mi>w</mi> </mrow> <mi>n</mi> </msubsup> <mo>)</mo> <mo>,</mo> <mi>f</mi> <mo>(</mo> <msubsup> <mi>X</mi> <mrow> <mi>n</mi> <mi>e</mi> <mi>w</mi> </mrow> <mi>n</mi> </msubsup> <mo>)</mo> <mo><</mo> <mi>f</mi> <mo>(</mo> <msubsup> <mi>X</mi> <mrow> <mi>n</mi> <mi>e</mi> <mi>w</mi> </mrow> <mi>m</mi> </msubsup> <mo>)</mo> </mtd> </mtr> </mtable> </mfenced> </mrow>