CN108963062B - 基于热电效应的鳍基设备 - Google Patents

基于热电效应的鳍基设备 Download PDF

Info

Publication number
CN108963062B
CN108963062B CN201810545835.3A CN201810545835A CN108963062B CN 108963062 B CN108963062 B CN 108963062B CN 201810545835 A CN201810545835 A CN 201810545835A CN 108963062 B CN108963062 B CN 108963062B
Authority
CN
China
Prior art keywords
fin
fins
epitaxial layers
semiconductor material
lattice constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810545835.3A
Other languages
English (en)
Other versions
CN108963062A (zh
Inventor
P·施泰因曼
帕尼特·H·苏瓦纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN108963062A publication Critical patent/CN108963062A/zh
Application granted granted Critical
Publication of CN108963062B publication Critical patent/CN108963062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen

Abstract

本发明涉及基于热电效应的鳍基设备，其揭露一种包括半导体鳍片的结构以及形成包括半导体鳍片的结构的方法。形成由N型半导体材料组成的第一鳍片以及由P型半导体材料组成的第二鳍片。形成耦接该第一鳍片的一末端至该第二鳍片的一末端的导电带。

Description

基于热电效应的鳍基设备
技术领域
本发明涉及半导体设备制造以及集成电路，更具体而言，涉及包括半导体鳍片的结构以及形成包括半导体鳍片的结构的方法。
背景技术
热电效应可应用于各种设备，例如温度传感器，热电发电机，以及热电冷却机。热电偶是一种被广泛使用的基于热电效应来运作的温度传感器。热电偶可以用于测量温度以及评估温度变化。由于热电效应，热电偶产生可被用来测量温度的温度相关电压。
鳍型场效应晶体管(FinFET)是一种非平面设备结构，相较于平面型场效应晶体管，其可更密集地封装在一集成电路中。FinFET可以包括一鳍片，该鳍片由半导体材料本体、形成于该鳍片本体的部分中的重掺杂源、漏区域、以及在源漏区域之间围绕该鳍片本体缠绕的栅极电极所组成。
先进半导体工艺节点遭受过大的局部发热，这可能是在操作期间由高开关频率及/或高断态(off-state)泄漏电流所引起的。该局部发热的产生可能得益于片上热管理(on-chip thermal management)，以及片上的热传感和工程热传递。
因此，需要包括半导体鳍片的改善结构以及形成包括半导体鳍片的一结构的方法。
发明内容
在本发明的一实施例中，一种方法包括：形成有N型半导体组成的第一鳍片，形成有P型半导体材料组成的第二鳍片，以及形成耦接该第一鳍片的一末端至该第二鳍片的一末端的导电带。
于本发明的一实施例中，一种结构包括：由N型半导体材料组成的第一鳍片，由P型半导体材料组成的第二鳍片，该第二鳍片具有一末端，以及耦接该第一鳍片的一末端至该第二鳍片的一末端的导电带。
附图说明
纳入并构成本说明书的一部分的附图用于说明本发明的各种实施例，连同上面所给出的本发明的一般描述以及下面给出的各实施例的详细描述，用于解释本发明的各实施例。
图1为根据本发明的实施例所示的处理方法在初始制造阶段的结构的顶视图。
图2为显示处于接续图1的制造阶段的该结构的顶视图。
图2A为沿着图2中的线2A-2A所取的图2所示结构的截面图。
图2B为根据本发明的替换实施例所示的类似于图2A所示的截面图。
图3为根据本发明的替换实施例所示的处理方法在初始制造阶段的结构的顶视图。
图4是沿着图3的线4-4所取的图3所示结构的截面图。
图5为显示处于接续图3的制造阶段的该结构的顶视图。
图6为根据本发明的替代实施例所示的处理方法的处于接续图1的制造阶段的该结构的N型半导体鳍片的截面图。
图7为根据本发明的替换实施例所示的处理方法的处于接续图1的制造阶段的该结构的P型半导体鳍片的截面图。
图8为显示处于接续图6的制造阶段的该N型半导体鳍片的截面图。
图9为显示处于接续图7的制造阶段的该P型半导体鳍片的截面图。
具体实施方式
参照图1，根据本发明的实施例，一衬底10可以是一绝缘体上硅衬底的一块状衬底或一设备层，其被掺杂以产生交替掺杂区域12及14。区域12可以通过掩膜注入(maskedimplantation)到衬底10的外延层中而形成，区域14可以通过互补掩膜注入到衬底10的该外延层中而形成。区域12和14由具有相反导电类型(即N型和P型)的半导体材料所构成。于衬底10是由硅所组成的一实施例中，区域12可以包括可有效地赋予该构成半导体材料N型导电性的来自于周期表的V族(例如，磷(P)和/或砷(As))的N型掺杂剂的浓度，区域14可以由硅锗(SiGe)合金组成，并且包括可有效地赋予该构成半导体材料P型导电性的来自于周期表的III族(例如硼(B)、铝(Al)、镓(Ga)和/或铟(In))的P型掺杂剂的浓度。
参考图2及图2A，其中，相同的附图标记是指图1中的类似特征，在一后续制造阶段，鳍片16,18使用衬底10的区域12,14而形成，并在相对于区域12,14的顶面朝垂直方向突出。鳍片16,18是以可通过光刻和蚀刻工艺，例如自对准双图案化(SADP)或自对准四图案化(SAQP)，而形成的纵向平行线所设置的三维体。鳍片16在相对末端25之间纵向延伸，鳍片18同样在相对末端27之间纵向延伸。形成浅沟槽隔离区域20以隔离鳍片16,18，浅沟槽隔离区域20可以由介电材料组成，例如硅的氧化物(例如二氧化硅(SiO2))。
通过图案化区域12所形成的鳍片16是由N型半导体材料所构成。通过图案化区域14所形成的鳍片18是由P型半导体材料所构成。于该代表性实施例中，一单鳍片16被描绘为由各区域12形成，一单鳍片18被描绘为由各区域14形成。然而，多个鳍片16可由各区域12形成及/或多个鳍片18可由各区域14形成。于该代表性实施例中，鳍片16由多个区域12中的每一个形成以及鳍片18由多个区域14中的每一个形成。然而，区域12的最小数目是一个，区域14的最小数目是一个，并且多个区域12的最大数目以及多个区域14的最大数目是受到设备设计的限制。
通过将鳍片16和鳍片18以交替的方式用导电带或连接件24连接，以使用鳍片16，18形成片上结构(on-chip structure)22。与鳍片18连接的鳍片16彼此相邻，连接件24在鳍片16的末端25以及鳍片18的末端27之间延伸。连接件24可以是通过中段工艺(MOL)处理而形成的电导特征(例如，金属特征)，例如，形成在最底层金属化层的层间介电层(未图示)中的沟槽硅化层的特征。
鳍片16,18在由连接件24连接时会形成多个段，这些段来回延伸以定义用于电流流动的连续弯曲路径。通过结构22的电流被限制朝一个方向通过其中一个鳍片16的完整长度，然后朝反向方向通过其中一个鳍片18的完整长度，并且由连接件24提供电流方向的变化。方向的变化由连接件24提供，其作为提供鳍片16及鳍片18之间连接的桥梁。由鳍片16所定义的节段由具有一导电类型的半导体材料所组成，由鳍片18所定义的节段由具有相反导电类型的半导体材料所组成。于该代表性实施例中，结构22的段中的每一个节段包括鳍片16中的一个或鳍片18中的一个。于一替换实施例中，各节段可包括与相关联的连接件24并联连接的两个或多个鳍片16或与相关联的连接件24并联连接的两个或多个鳍片18。
鳍片16中的一个的端部25与鳍片18中的一个的端部27在其极值处终止结构22的节段。这些终止末端25,27缺少一个连接件24，但包括可用于建立一外部互连至结构22的导电特征23。当连接件24形成时，导电特征23以相同方式形成在自由并且没有通过连接件24连接至其他节段的鳍片16中的一个的终止末端25以及鳍片18中的一个的终止末端27。这些终止末端25可以代表结构22的连接节段的输入及输出位置。
一集成电路的设备结构26可以形成在衬底10上以作为芯片的一部分。设备结构26可例如是场效应晶体管，特别地，可以是使用鳍片与鳍片16,18一起形成而建构的鳍式场效应晶体管。在芯片操作期间，设备结构26被驱动并产生热能来加热衬底10，其提供由热传导传递至鳍片16,18的温度梯度。
由具有不同导电类型的半导体材料所组成的鳍片16，18，通过自由电荷载流子的运动响应该温度梯度以通过该热电效应产生电流。如果自由电荷载流子为正(鳍片18的半导体材料是P型)，正电荷载流子将向鳍片18的较冷末端移动。类似的，负自由电荷(鳍片16的半导体材料为N型)将向鳍片16的较冷末端移动。
一外部设备42可耦接至鳍片16上用于终止结构22的末端25处的导电特征23，以及鳍片18上用于终止结构22的末端27处的导电特征23。结构22和外部设备42之间的耦合可以通过例如由后段工艺(BEOL)处理所形成的附加上覆金属层来促进。可位于芯片外的外部设备42可以包括能够接收和放大由结构22通过热电效应产生的一电流的温度测量电子器件，并产生代表衬底10上的结构22的热环境的温度测量值。在这种操作模式下，结构22可作为热电偶通过该热电效应提供温度感测。或者，外部设备42可以是从结构22接收一电流以便获取在结构22通过设备结构26的操作加热时所生成的热电能量的负载。或者，外部设备42可以是向结构22提供电流，然后导致结构22通过热电效应的操作而作为一Peltier冷却器的电源。在这种操作模式下，结构22可以用于连接芯片上的热管理以冷却设备结构26。
参照图2B，其中相同的附图标记表示图2A中的类似特征，根据替换实施例，鳍片16,18可位于介电层21上，其中，是通过横向蚀刻衬底10底切鳍片16,18而具有一空腔，然后使用具有热导率小于衬底10的该半导体材料的该热导率的介电材料，例如二氧化硅(SiO2)，填充所形成的空腔而形成介电层21。介电层21提供鳍片16,18与衬底10的完全热隔离，并且可用于提高与有效产生热电功率的能力有关的质量因素。
参考图3及图4，其中，相同的附图标记指的是图1中的类似特征，根据替代实施例，通过引入交替压缩应变和拉伸应变，可以降低鳍片16和鳍片18的热导率。于一实施例中，可以对衬底10进行修改以向鳍片16,18提供交替压缩和拉伸应变。具体而言，衬底10可以是在其顶面包括一SRB层28的应变松弛缓冲(SRB)衬底。形成SRB层28以解释在衬底10和生长于衬底10上具有不同晶格结构的外延半导体材料之间的晶格失配。一个例子是硅锗(SiGe)外延生长在由硅构成的衬底上。SRB层28的半导体材料的锗含量随着与硅衬底10的距离的增加而逐渐增加(例如，线性或逐步分级)。结果，SRB层28的半导体材料的晶体结构逐渐从衬底10附近的硅的晶体结构转变到位于SRB层28顶部的给定成分的硅锗合金的晶体结构。例如，位于SRB层28的顶面的成分可以是二十(20)原子百分比的锗和八十(80)原子百分比的硅。
外延层30以及32形成在SRB层28的顶面上。外延层30可通过在SRB层28的该顶面上外延生长其半导体材料(例如，硅)的一均匀层，然后图案化半导体材料层而形成。外延层32从SRB层28的顶面上的区域外延生长到通过图案化被打开且未被该外延层覆盖的区域中。化学机械抛光(CMP)工艺可用于移除形貌并提供一平面化表面。
外延层30可以由与SRB层28的半导体材料晶格不匹配的一材料(例如，硅)所组成以引入拉伸应力。例如，硅在其顶面上具有比SRB层28的硅锗更小的晶格常数，并包括由拉伸应力引起的拉伸应变。外延层32可以由与外延层30的半导体材料以及SRB层28的半导体材料晶格不匹配的一材料(例如，硅锗)所组成。例如，外延层32的组成物可以是在其顶面具有二十(20)原子百分比的锗以及八十(80)原子百分比的硅的组成物的SRB层28上的四十(40)原子百分比的锗以及六十(60)原子百分比的硅。由于有较高的锗含量，所以外延层32的硅锗将具有比SRB层28位于其顶面处更大的晶格常数，并将包括由压缩应力所引起的压缩应变。
参考图5，其中相同的附图标记是指图3及图4中的类似特征，于一后续制造阶段，该工艺继续在外延层30,32上沉积一外延层，随后形成区域12,14，以及如图1的上下文中所述从区域12,14形成鳍片16,18。鳍片16,18可以在形成之后被掺杂以通过一组掩膜离子注入来引入掺杂物而具有适当的导电类型。与此实施例相关，可以形成由N型半导体材料组成的多个鳍片16以及由P型半导体材料组成的多个鳍片18，并通过连接件24将其作为一组连接起来。工艺流程如图2所描述的那样继续，以完成在外延层30,32上的结构22，在结构22的各节段中具有多个鳍片16和多个鳍片18。
沿着它们各自的长度，鳍片16和鳍片18将以交替方式穿过应变的外延层30,32。应力从应变的外延层30及32被转移到鳍片16的上覆部分，从而引起沿鳍片16的长度方向交替的拉伸和压缩应变。类似的，应力从应变的外延层30及32被转移到鳍片18的上覆部分，从而引起沿鳍片18的长度方向交替的拉伸和压缩应变。
参考图6及图7，其中相同的附图标记指的是图2中的类似特征，根据替换实施例，鳍片16及鳍片18的热导率可通过以一不同方式引入纵向交替的压缩和拉伸应变而减少。具体而言，可对鳍片16及鳍片18的结构进行修改，以提供交替的压缩和拉伸应变。
为此，鳍片16，18由图1和图2的上下文所描绘的区域12,14的该掺杂半导体材料所形成。而后，鳍片16,18沿其长度被图案化以移除间隔开的部分。为此，铺设一蚀刻掩膜35以覆盖鳍片16,18的部分。蚀刻掩膜35可以包括一组虚拟栅极和侧壁间隔件，它们被作为用于在衬底10的不同部分上形成场效应晶体管(例如，设备结构26)的替代金属栅极工艺的一部分。鳍片16,18的未掩蔽部分通过蚀刻工艺被移除。鳍片16,18的未掩蔽部分可以被完全地移除，如代表实施例中所示。在替换实施例中，鳍片16,18的未掩蔽部分可被凹陷而仅部分地移除(例如，移除厚度的80％)。鳍片16的掩蔽部分36和鳍片18的掩蔽部分38被保留，并且通过开口间隙被纵向隔开。
参考图8及图9，其中相同的附图标记指的是图6及图7中的类似特征，于一后续制造阶段，在位于鳍片16的未掩蔽部分36之间的开口间隙和位于鳍片18的未掩蔽部分38之间的开口间隙中填充一外延生长半导体层的部分40，然后移除蚀刻掩膜35。蚀刻掩膜35的移除可以与在衬底10的不同部分上形成场效应晶体管的替代栅极工艺中的虚拟栅极的移除相一致。可以执行一退火工艺以使掺杂剂从鳍片16的部分36扩散到部分40，以及从鳍片18的部分38扩散到部分40及/或可以使用离子注入以掺杂部分40以匹配鳍片16的导电类型或鳍片18的导电类型。
于一实施例中，半导体层的部分40可以由硅锗合金组成，鳍片16，18可以由硅组成。于另一实施例中，半导体层的部分40可以由硅组成，鳍片16,18可以由硅锗合金组成，这需要图案化该外延层以形成由硅锗合金所构成的鳍片16,18。
上述方法用于集成电路芯片的制作。所得到的集成电路芯片可以由制造者以原始晶片形式(例如，作为具有多个未封装芯片的一单晶片)，作为一裸片，或一封装形式予以分布。在后一种情况下，芯片安装在一单芯片封装中(例如，一塑料载体，其具有附着到一母板或其他更高级别的载体的引脚)或一多芯片封装中(例如，具有表面互连件或埋置互连件中任一个或两者皆有的陶瓷载体)。在任何情况下，该芯片可以与其他芯片、独立电路元件、及/或信号处理设备集成为中间产品或最终产品的一部分。
本文引用的术语如“垂直”、“水平”、“横向”等均是通过举例的方式而不是通过限制的方式来建立参考框架的。诸如“水平”以及“横向”之类的术语指的是平行于一半导体衬底的一顶面的一平面的一方向，而无论其实际的三维空间取向。例如“垂直”和“正常”等术语是指垂直于该“水平”和“横向”方向的一方向。诸如“上方”以及“下方”等术语表示元件或结构相对于彼此及/或将半导体衬底的顶表面作为相对标高的位置。
一特征“连接”或“耦接”到另一元件可以是直接连接或耦接至其他元件，或者，可以存在一个或多个中间元件。如果缺少中间元件，一特征可以“直接连接”或“直接耦接”至另一元件。如果存在至少一个中间元件，一特征可以“间接连接”或“间接耦接”至其他元件。
本发明的各种实施例的描述是为了说明的目的而提出，并不打算穷尽或局限于所公开的实施例。在不脱离所描述的各种实施例的范围和精神的情况下，许多修改和变化对本领域的普通技术人员来说是显而易见的。本文所使用的术语被选择来最好地解释实施例的原理、实际应用或相较于市场上的现有技术的技术改进，或者使本领域的技术人员能够理解本文所揭露的实施例。

Claims (14)

1.一种包括半导体鳍片的结构，包括：
衬底；
多个第一外延层，位于该衬底上；
多个第二外延层，位于该衬底上；
第一鳍片，由N型半导体材料组成，该第一鳍片具有一末端；
第二鳍片，由P型半导体材料组成，该第二鳍片具有一末端；以及
导电带，将该第一鳍片的该末端耦接至该第二鳍片的该末端，
其中，包括拉伸应变的该多个第一外延层及包括压缩应变的该多个第二外延层是在水平方向上以交替方式排列，该第一鳍片及该第二鳍片横跨该多个第一外延层以及该多个第二外延层，从而引起沿该第一鳍片及该第二鳍片的各自长度方向交替的拉伸和压缩应变。
2.根据权利要求1所述的结构，还包括：
第三鳍片，由该N型半导体材料组成，该第三鳍片具有一末端，
其中，该第三鳍片的该末端通过该导电带耦接至该第二鳍片的该末端。
3.根据权利要求2所述的结构，还包括：
第四鳍片，由该P型半导体材料组成，该第四鳍片具有一末端，
其中，该第四鳍片的该末端通过该导电带连接至该第一鳍片的该末端。
4.根据权利要求1所述的结构，其中，该第一鳍片设置成平行于该第二鳍片，且该导电带设置成横向于该第一鳍片以及该第二鳍片。
5.根据权利要求1所述的结构，其中，该第一鳍片以及该第二鳍片位于介电层上。
6.根据权利要求1所述的结构，其中，该第一鳍片由以一交替方式纵向排列的多个第一部分以及多个第二部分组成，该第一鳍片的该第一部分的该N型半导体材料具有第一晶格常数，且该第一鳍片的该第二部分的该N型半导体材料具有大于该第一晶格常数的第二晶格常数。
7.根据权利要求6所述的结构，其中，该第二鳍片由以交替方式纵向排列的多个第一部分以及多个第二部分组成，该第二鳍片的该第一部分的该P型半导体材料具有第一晶格常数，且该第二鳍片的该第二部分的该P型半导体材料具有大于该第一晶格常数的第二晶格常数。
8.根据权利要求1所述的结构，其中，该多个第一外延层具有第一晶格常数，且该多个第二外延层具有大于该第一晶格常数的第二晶格常数。
9.根据权利要求8所述的结构，还包括：
应变松弛缓冲层，设置于该衬底与该第一外延层之间，以及该衬底与该第二外延层之间。
10.根据权利要求1所述的结构，还包括：
外部设备，耦接至该第一鳍片以及该第二鳍片。
11.根据权利要求10所述的结构，其中，该外部设备被配置为接收由该第一鳍片以及该第二鳍片所产生的电流。
12.根据权利要求10所述的结构，其中，该外部设备被配置为提供电流至该第一鳍片以及该第二鳍片。
13.一种用于形成包括半导体鳍片的结构的方法，包括：
形成多个第一外延层于衬底上；
形成多个第二外延层于该衬底上；
形成由N型半导体材料组成的第一鳍片；
形成由P型半导体材料组成的第二鳍片；以及
形成耦接该第一鳍片的一末端至该第二鳍片的一末端的导电带，
其中，包括拉伸应变的该多个第一外延层及包括压缩应变的该多个第二外延层是在水平方向上以交替方式排列，该第一鳍片及该第二鳍片横跨该多个第一外延层以及该多个第二外延层，从而引起沿该第一鳍片及该第二鳍片的各自长度方向交替的拉伸和压缩应变。
14.根据权利要求13所述的方法，其中，该多个第一外延层具有第一晶格常数，且该多个第二外延层具有大于该第一晶格常数的第二晶格常数。
CN201810545835.3A 2017-05-25 2018-05-25 基于热电效应的鳍基设备 Active CN108963062B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/605,289 US20180342661A1 (en) 2017-05-25 2017-05-25 Fin-based devices based on the thermoelectric effect
US15/605,289 2017-05-25

Publications (2)

Publication Number Publication Date
CN108963062A CN108963062A (zh) 2018-12-07
CN108963062B true CN108963062B (zh) 2022-07-05

Family

ID=64109363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810545835.3A Active CN108963062B (zh) 2017-05-25 2018-05-25 基于热电效应的鳍基设备

Country Status (4)

Country Link
US (2) US20180342661A1 (zh)
CN (1) CN108963062B (zh)
DE (1) DE102018207670B4 (zh)
TW (1) TWI741163B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202000001879A1 (it) * 2020-01-31 2021-07-31 St Microelectronics Srl Generatore termoelettrico

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540366A (zh) * 2008-03-19 2009-09-23 雅马哈株式会社 热交换装置
US20100126548A1 (en) * 2008-11-26 2010-05-27 Moon-Gyu Jang Thermoelectric device, thermoelectic device module, and method of forming the thermoelectric device
CN105428515A (zh) * 2014-07-24 2016-03-23 三星电子株式会社 热电元件和包括热电元件的半导体装置
CN106340582A (zh) * 2015-07-07 2017-01-18 台湾积体电路制造股份有限公司 鳍式fet技术的集成热电器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2636119B2 (ja) * 1992-09-08 1997-07-30 工業技術院長 熱電素子シートとその製造方法
US6060656A (en) 1997-03-17 2000-05-09 Regents Of The University Of California Si/SiGe superlattice structures for use in thermoelectric devices
US6597051B2 (en) * 2001-05-22 2003-07-22 Yeda Research And Development Co. Ltd. Thermoelectric infrared detector
US7038234B2 (en) 2001-12-12 2006-05-02 Hi-Z Technology, Inc. Thermoelectric module with Si/SiGe and B4C/B9C super-lattice legs
US20050060884A1 (en) * 2003-09-19 2005-03-24 Canon Kabushiki Kaisha Fabrication of nanoscale thermoelectric devices
US6969679B2 (en) * 2003-11-25 2005-11-29 Canon Kabushiki Kaisha Fabrication of nanoscale thermoelectric devices
EP2221893A3 (en) * 2007-08-21 2013-09-18 The Regents of the University of California Nanostructures Having High Performance Thermoelectric Properties
US20120070947A1 (en) * 2010-09-16 2012-03-22 Globalfoundries Inc. Inducing stress in fin-fet device
US8441092B2 (en) * 2010-12-06 2013-05-14 Stmicroelectronics Pte. Ltd. Thermoelectric cooler system, method and device
US10312426B2 (en) 2011-03-08 2019-06-04 Purdue Research Foundation Giant cross-plane seebeck effect in oxide metal semiconductor superlattices for spin-magnetic thermoelectric devices
KR20160021752A (ko) 2013-06-18 2016-02-26 인텔 코포레이션 집적된 열전 냉각
KR101679833B1 (ko) * 2014-09-11 2016-11-28 고려대학교 산학협력단 열전발전모듈 및 그 제조방법
US10193047B2 (en) * 2015-08-14 2019-01-29 Toyota Motor Engineering & Manufacturing North America, Inc. Electronic assemblies incorporating heat flux routing structures for thermoelectric generation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540366A (zh) * 2008-03-19 2009-09-23 雅马哈株式会社 热交换装置
US20100126548A1 (en) * 2008-11-26 2010-05-27 Moon-Gyu Jang Thermoelectric device, thermoelectic device module, and method of forming the thermoelectric device
CN105428515A (zh) * 2014-07-24 2016-03-23 三星电子株式会社 热电元件和包括热电元件的半导体装置
CN106340582A (zh) * 2015-07-07 2017-01-18 台湾积体电路制造股份有限公司 鳍式fet技术的集成热电器件

Also Published As

Publication number Publication date
DE102018207670A1 (de) 2018-11-29
TWI741163B (zh) 2021-10-01
US11038092B2 (en) 2021-06-15
US20180342661A1 (en) 2018-11-29
US20190319180A1 (en) 2019-10-17
TW201901926A (zh) 2019-01-01
CN108963062A (zh) 2018-12-07
DE102018207670B4 (de) 2022-03-10

Similar Documents

Publication Publication Date Title
TWI688096B (zh) 具有二極體隔離之堆疊奈米片場效電晶體
US10504890B2 (en) High density nanosheet diodes
US10930563B2 (en) Formation of stacked nanosheet semiconductor devices
US9064951B2 (en) Deep depleted channel MOSFET with minimized dopant fluctuation and diffusion levels
US9735160B2 (en) Method of co-integration of strained silicon and strained germanium in semiconductor devices including fin structures
TWI685947B (zh) 全包圍閘奈米片互補反相器結構及其製造方法
CN106537554B (zh) 包括鳍松弛的半导体装置的制造方法及相关结构
CN106558507B (zh) 测试结构及其形成方法、测试方法
CN106340582A (zh) 鳍式fet技术的集成热电器件
US20200006147A1 (en) Co-integration of high carrier mobililty pfet and nfet devices on the same substrate using low temperature condensation
CN108963062B (zh) 基于热电效应的鳍基设备
CN103700631A (zh) 无结mos fet器件的制备方法
CN104637944B (zh) 用于具有多个半导体器件层的半导体结构的系统和方法
US20190273142A1 (en) Fin-type fet with low source or drain contact resistance
US10297691B2 (en) Method for forming semiconductor device with P/N stacked layers
US10665715B2 (en) Controlling gate length of vertical transistors
CN106024717B (zh) 带隙改性Ge CMOS集成器件及其制备方法
TWI662711B (zh) 半導體元件及其製作方法
TWI663731B (zh) 半導體元件及其製作方法
TW202406095A (zh) 具有碳摻雜釋放層的單體互補場效電晶體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210304

Address after: California, USA

Applicant after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GF

GR01 Patent grant
GR01 Patent grant