CN108886068B - 太阳能电池、太阳能电池组件和太阳能电池的制造方法 - Google Patents

太阳能电池、太阳能电池组件和太阳能电池的制造方法 Download PDF

Info

Publication number
CN108886068B
CN108886068B CN201680083910.8A CN201680083910A CN108886068B CN 108886068 B CN108886068 B CN 108886068B CN 201680083910 A CN201680083910 A CN 201680083910A CN 108886068 B CN108886068 B CN 108886068B
Authority
CN
China
Prior art keywords
type
doped region
solar cell
silicon substrate
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680083910.8A
Other languages
English (en)
Other versions
CN108886068A (zh
Inventor
东方田悟司
重松正人
松山谦太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN108886068A publication Critical patent/CN108886068A/zh
Application granted granted Critical
Publication of CN108886068B publication Critical patent/CN108886068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/044—PV modules or arrays of single PV cells including bypass diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明的太阳能电池，在n型硅衬底(1)上设置有低掺杂区域(11)、和具有比该n型低掺杂区域(11)高的n型掺杂浓度的第一主面侧高掺杂区域(12)。将第一主面侧高掺杂区域(12)配置在n型低掺杂区域(11)与p型非晶硅层(3)之间。

Description

太阳能电池、太阳能电池组件和太阳能电池的制造方法
技术领域
本发明涉及太阳能电池、太阳能电池组件和太阳能电池的制造方法。
背景技术
现有技术中，作为太阳能电池组件，具有专利文献1所述的旁路二极管。该太阳能电池组件包括：串联连接的多个太阳能电池串、和串联连接的多个旁路二极管。太阳能电池串具有串联连接的多个太阳能单电池。由串联连接的2个太阳能电池串构成1个单元。各个旁路二极管与互不相同的1个单元(以下称作串单元)并联连接。
如果太阳能电池串内的太阳能单电池被障碍物的影子遮挡，且阴影的面积变大，则电流就会流过与包含该太阳能单电池的串单元并联连接的旁路二极管。像这样，将包含被阴影盖到的太阳能电池的串单元旁路，从而防止太阳能电池组件的输出变为零。
现有技术文献
专利文献
专利文献1：日本特开2013-157457号公报
发明内容
发明要解决的课题
在上述专利文献1所述的太阳能电池组件中，在某个太阳能电池被阴影遮盖的情况下，包含该太阳能电池的串单元被旁路，所以该串单元内的所有太阳能电池无助于发电。因此，影响到该串单元内的没有被阴影遮挡的太阳能电池的发电，发电性能大幅降低。
本发明的目的在于，提供一种在被阴影遮挡的情况下能够抑制在太阳能电池组件中发生的发电性能降低的太阳能单电池和包括其的太阳能电池组件。
用于解决课题的方法
作为本发明的一个方式的太阳能电池包括：第一导电型的硅衬底；和位于硅衬底的第一主面侧的第二导电型的非晶硅层，硅衬底具有：被掺杂成第一导电型的低掺杂区域；和第一主面侧高掺杂区域，该第一主面侧高掺杂区域设置于低掺杂区域与非晶硅层之间，且具有比低掺杂区域高的第一导电型的掺杂浓度。
其中，上述“位于硅衬底的第一主面侧的第二导电型的非晶硅层”这一特征，在第二导电型的非晶硅层与硅衬底的第一主面侧接触的情况下满足。另外，上述“位于硅衬底的第一主面侧的第二导电型的非晶硅层”这一特征，在第二导电型的非晶硅层例如在将本征半导体层等层夹在与硅衬底的第一主面之间的状态下与硅衬底的第一主面相对的情况下也满足。
发明效果
根据作为本发明的1个方式的太阳能电池，能够抑制在被阴影遮挡的情况下太阳能电池组件中发生的发电性能降低。
附图说明
图1是表示第一实施方式的太阳能电池组件的主要部分的示意结构图。
图2是上述太阳能电池组件的太阳能电池的示意截面图。
图3是表示上述太阳能电池的电压-电流特性的1个试验例的曲线图。
图4是表示参考例的太阳能电池的一部分结构的示意截面图。
图5是第一实施方式的太阳能电池的与图4对应的示意截面图。
图6是表示参考例的太阳能电池组件的主要部分的结构图。
图7是第二实施方式的太阳能电池主要部分的示意截面图。
图8是第三实施方式的太阳能电池主要部分的示意截面图。
图9是第三实施方式的变形例中的太阳能电池主要部分的示意截面图。
图10是第四实施方式的太阳能电池的示意截面图。
图11是第四实施方式的变形例中的太阳能电池的示意截面图。
图12是表示本发明的实施方式的高掺杂区域形成方法的变形例的图。
图13是表示第一实施方式的太阳能电池组件的主要部分的示意截面图。
具体实施方式
下面，参照附图对本发明的实施方式(以下称作实施方式)进行详细的说明。在该说明中，具体的形状、材料、数值、方向等是为了容易理解本发明而举的例子，能够根据用途、目的、规格等适当进行更改。另外，在以下的说明中，在包含多个实施方式和变形例等的情况下，一开始就想到了适当组合使用它们的特征部分。另外，实施方式的说明中参照的附图只是示意图，附图中所描绘的构成要素的尺寸比率等有时与实物不同。在本说明书中的“大致**”的记载，以大致整个区域为例进行说明，是指既包括整个区域也包括实质上被视作整个区域。
(第一实施方式)
图1是表示第一实施方式的太阳能电池组件50的主要部分的示意结构图。
如图1所示，该太阳能电池组件50包括：6个太阳能电池串20、和3个旁路二极管30。6个太阳能电池串20串联连接。太阳能电池串20具有利用配线件16串联连接的12个太阳能电池10。3个旁路二极管30串联连接。由串联连接的2个太阳能电池串构成1个单元(以下称作串单元)22。各个旁路二极管30与互不相同的1个串单元22并联连接。
此外，图1中虚线A所示的电流是因太阳能电池10的发电而产生的电流。另外，图1中的斜线所示的1个太阳能电池10k是因未图示的障碍物而被阴影遮挡的太阳能电池。将在后面参照图3等对产生被阴影遮挡的太阳能电池10k时的太阳能电池组件50的发电机理进行详细的阐述。
图2是太阳能电池10的示意截面图。如图2所示，该太阳能电池10包括：作为第一导电型的n型晶体硅衬底(以下称作n型硅衬底)1、第一i型非晶硅层2、作为第二导电型的p型非晶硅层(以下称作p型非晶硅层)3、第二i型非晶硅层4、和n型非晶硅层5。n型硅衬底1虽然可以是n型多晶硅衬底，但优选是n型单晶硅衬底。
第一i型非晶硅层2设置于n型硅衬底1的第一主面上。另外，p型非晶硅层3设置于n型硅衬底1的第一主面一侧。详细来讲，p型非晶硅层3设置于第一i型非晶硅层2的n型硅衬底1一侧的相反侧。第二i型非晶硅层4设置于n型硅衬底1的第二主面上。n型非晶硅层5设置于第二i型非晶硅层4的n型硅衬底1一侧的相反侧。此外，在n型硅衬底1与非晶硅层的界面或者其附近也可以含有微量的氧原子。
第一i型非晶硅层2、p型非晶硅层3、第二i型非晶硅层4和n型非晶硅层5具有抑制光生载流子的复合的功能。这些硅层2、3、4、5优选通过化学气相沉积法(CVD)尤其是等离子体CVD法成膜(形成)。作为硅层2、3、4、5的成膜所使用的原料气体，优选使用SiH4、Si2H6等含硅气体、或者将这些气体与H2的混合气体。作为用于形成p型或者n型非晶硅层3、5的掺杂气体，例如优选使用B2H6或者PH3等。P、B这些杂质的添加量为微量即可，也能使用SiH4和H2等混合气体。
第一和第二i型非晶硅层2、4优选i型氢化非晶硅层(i型a-Si：H)，p型非晶硅层3优选p型氢化非晶硅层(p型a-Si：H)。另外，n型非晶硅层5优选n型氢化非晶硅层(n型a-Si：H)。i型a-Si：H层能够使用将SiH4用H2稀释后的原料气体采用CVD法形成。p型a-Si：H层的成膜使用在SiH4中添加B2H6进行氢稀释的原料气体。n型a-Si：H层的成膜使用替代B2H6而包含PH3的原料气体。此外，各个非晶硅层2～5不一定需要被氢化。另外，各半导体层的成膜法没有特别的限制。在第一和第二i型非晶硅层2、4中，因制造方面的原因也可以含有微量的掺杂剂。
如图2所示，n型硅衬底1具有低掺杂区域11、和第一主面侧高掺杂区域12。低掺杂区域11被掺杂成n型。另外，第一主面侧高掺杂区域12设置于低掺杂区域11与p型非晶硅层3之间，具有比低掺杂区域11高的n型掺杂浓度。将在后面参照图3对低掺杂区域11和第一主面侧高掺杂区域12的n型掺杂浓度进行详细阐述。第一主面侧高掺杂区域12设置于低掺杂区域11的p型非晶硅层3一侧的整个面。第一主面侧高掺杂区域12是掺杂比低掺杂区域11多的n型掺杂剂的n+区域。低掺杂区域11和第一主面侧高掺杂区域12分别使用离子注入法、热扩散法、等离子体掺杂法或者外延生长法等形成。作为n型掺杂剂，使用P、As、Sb等，特别优选使用P。P优选在通过混合POCl3气体后进行热处理此抑制了缺陷产生的状态下进行掺杂。在使用离子注入法的情况下，为了减少因离子注入而产生的缺陷，优选并用高温退火和RTA(快速热退火，Rapid Thermal Annealing)。
在使用热扩散法或等离子体掺杂法形成第一主面侧高掺杂区域12的情况下，形成随着远离n型硅衬底1的低掺杂区域11浓度逐渐增大的浓度梯度。在使用外延生长法的情况下，例如与使用热扩散法的情况相比，能够使掺杂浓度在低掺杂区域11与第一主面侧高掺杂区域12的边界位置急剧升高，另外，容易使掺杂浓度在整个第一主面侧高掺杂区域12中均匀化。
假设太阳能电池10从n型非晶硅层5一侧接受光。如图2所示，在太阳能电池10中，在受光侧的相反一侧的背面侧，在p型非晶硅层3上依次设置有透明导电层6和背侧集电极7。另外，在太阳能电池10中，在作为受光侧的正侧在n型非晶硅层5上依次设置有透明导电层8和正侧集电极9。透明导电层6形成于p型非晶硅层3的大概整个背面区域，透明导电层8形成于n型非晶硅层5的正侧面的大致整个区域。各个透明导电层6、8具有透光性和导电性。各个透明导电层6、8例如由In2O3、ZnO、SnO2、或者TiO2等金属氧化物构成。也可以在这些金属氧化物中掺杂Sn、Zn、W、Sb、Ti、Ce、Zr、Mo、Al、Ga等掺杂剂。
背侧和正侧集电极7、9例如通过以包括多个副栅线部、根数比副栅线部少的主栅线部的图案对导电性膏进行丝网印刷而形成。背侧集电极7优选形成比正侧集电极9大的面积，背侧集电极7的副栅线部优选形成得比正侧集电极9的副栅线部多。此外，电极的结构并没有特别的限制，所以例如也可以由形成于透明导电层上的大致整个区域的金属层构成背侧集电极。
上面假设了太阳能电池10从n型非晶硅层5一侧受光，但是太阳能电池也可以从p型非晶硅层一侧受光。另外，太阳能电池也可以从p型非晶硅层一侧和n型非晶硅层一侧两者受光。优选将n型硅衬底1的第一主面侧作为非光入射面(背面)。其原因在于，在高掺杂区域中，载流子的迁移率变小。因此，如果将高掺杂区域作为光入射面(受光面)，则在高掺杂区域内产生的载流子容易复合，所以与所照射的光的强度有关的短路光电流密度就会下降。通过将高掺杂区域作为与光入射面的相反一面，能够抑制短路光电流密度的下降。此处，太阳能电池10的光入射面是指光主要入射的主面，入射到太阳能电池10的光线中的超过50％～100％从光入射面入射。背面是指光入射面的相反一侧的面，是形成于透明导电层上的集电极的面积较大的主面。
图13是使用图2所示的太阳能电池10而构成的太阳能电池组件50的截面图。在太阳能电池组件50中，太阳光主要从箭头S所示的方向入射。太阳能电池组件50包括：多个太阳能电池10；设置于多个太阳能电池10的光入射面侧的正面侧保护部件51；和设置于多个太阳能电池10的光入射面一侧的背面侧保护部件54。另外，太阳能电池组件10包括：填充在正面侧保护部件51与太阳能电池10之间的正面侧密封部件52；和填充在背面侧保护部件54与太阳能电池10之间的背面侧密封部件53。多个太阳能电池10在其正侧集电极9朝向太阳能电池组件50的光入射面一侧，背侧集电极7朝向太阳能电池组件50的背面侧的状态下被各个保护部件夹着。
正面侧保护部件51是由具有使有助于太阳能电池10发电的波长区域的光充分透过的透明性的材料(例如玻璃、树脂材料等)构成的板材。背面侧保护部件54是由玻璃、树脂材料构成的板材或者片状材料，不一定需要具有光透过性。在正面侧密封部件52和背面侧密封部件53中，也可以使用聚烯烃、乙烯-醋酸乙烯共聚物等太阳能电池组件中通常使用的密封材料。背面侧密封部件53也可以包含氧化钛(TiO2)、氧化锌(ZnO2)等的颗粒，例如也可以将其着色成白色。在这种太阳能电池组件50中，以形成第一主面侧高掺杂区域12的n型硅衬底1的第一主面朝向太阳能电池组件50的背面侧的方式配置太阳能电池10。
图3是表示太阳能电池10的电压-电流特性的1个试验例的曲线图。在该试验例中，在低掺杂区域11中掺杂的P的平均掺杂浓度为1.8×1015cm-3左右。在图3中，实线f表示在第一主面侧高掺杂区域12中掺杂的P的平均浓度为1×1018cm-3时的电压-电流特性。另外，虚线g表示在第一主面侧高掺杂区域12中掺杂的P的平均浓度为5×1018cm-3时的电压-电流特性。另外，点划线r表示在第一主面侧高掺杂区域12中掺杂的P的平均浓度为1×1019cm-3时的电压-电流特性。另外，实线h表示仅由低掺杂区域构成n型硅衬底且没有设置第一主面侧高掺杂区域的参考例的太阳能电池的电压-电流特性。
如实线h所示，在没有设置第一主面侧高掺杂区域的参考例中的太阳能电池的情况下，即使电压降增大至15V，电流也不流动。另一方面，在实线f所示的太阳能电池的情况下，当电压降达到2V左右以上时，电流逐渐流动，电流值最终收敛在3A左右。另外，在P的平均浓度为5×1018cm-3以上的虚线g和点划线r所示的太阳能电池的情况下，当电压降达到1.5V以上时，电流开始急剧流动。然后，在电流为6A的情况下，能够获得电压降大致达到2V以下这样良好的电压-电流特性。
图4是表示参考例的太阳能电池110的一部分结构的示意截面图。太阳能电池110具有P的平均掺杂浓度为1×1014cm-3～1×1016cm-3的n型晶体硅衬底101。太阳能电池110具有在n型晶体硅衬底101上依次层叠i型非晶硅层111和p型非晶硅层112而成的结构。另外，图5是本实施方式的太阳能电池10的与图4对应的示意截面图。太阳能电池10具有n型硅衬底1，该硅衬底具有低掺杂区域11和第一主面侧高掺杂区域12。在太阳能电池10中，具有在n型硅衬底1上依次层叠i型非晶硅层11和p型非晶硅层12而成的结构。在参考例的太阳能电池110中，低掺杂区域和第一主面侧高掺杂区域没有设置于n型晶体硅衬底101上，且n型晶体硅衬底101具有一定的n型掺杂浓度，这一点不同于太阳能电池10。
太阳能电池10的发电性能与参考例的太阳能电池110的发电性能相同，这一点已得到确认。此外，本实施方式的变形例的太阳能电池的发电性能和在以下的实施方式及其变形例中说明的太阳能电池的发电性能，与参考例的太阳能电池110的发电性能相同，这一点也已得到确认。
图6是表示参考例的太阳能电池组件150的主要部分的示意结构图。在太阳能电池组件150中，替代太阳能电池10使用图4所示的太阳能电池110，仅这一点不同于本实施方式的太阳能电池组件50。下面，将图1所示的本实施方式的太阳能电池组件50中产生被阴影遮挡的太阳能电池10时的发电性能，与参考例的太阳能电池组件150中产生被阴影遮挡的太阳能电池110时的发电性能进行比较。在参考例的太阳能电池组件150中，也是串联连接的2个太阳能电池串120构成串单元122。各个旁路二极管130与互不相同的1个串单元122并联连接。
假设在图6所示的参考例的太阳能电池组件150中阴影遮挡了1个太阳能电池110k。在这种情况下，如图3的参考例h所示，为了使电流流过太阳能电池110k，需要过大的电压降。于是，在这种情况下，如图6所示，电流流过与串单元122并联连接的旁路二极管130，具有太阳能电池110k的串单元122被旁路。因此，电流流过图6的箭头D所示的虚线上的路径，位于该串单元220内的斜线区域中的24个太阳能电池110无助于发电。于是就产生大的输出损失。
与之相对地，假设在图1所示的本实施方式的太阳能电池组件50中阴影遮挡了1个太阳能电池10k。在此情况下，如图3的虚线g所示，电流因小幅电压降就急剧流过太阳能电池10k内。因此，流过太阳能电池组件50的电流一般不会太大，所以上述小的电压与上述并不太大的电流的乘积所表示的太阳能电池10k中的消耗电力被抑制得较小。由此，考虑到串单元22内中没有被阴影遮挡的太阳能电池10k以外的大多数太阳能电池10进行发电，那么在本实施方式的太阳能电池组件50中，与参考例的太阳能电池组件150相比输出损失大幅减少。此外，在本实施方式的情况下，各个串单元22与1个旁路二极管30并联连接。这是因为，在相同的串单元22内的多个太阳能电池10上被阴影遮挡的情况下，将该相同的串单元22旁路的方案有时能够减少输出损失。
根据第一实施方式，在n型硅衬底11内设置n型低掺杂区域11和具有比其高的掺杂浓度的n型第一主面侧高掺杂区域12，n型第一主面侧高掺杂区域12设置于n型低掺杂区域11与p型非晶硅层3之间。因低电压降电流也能流过被阴影遮挡的太阳能电池10k内。这样，就能抑制在太阳能电池10被阴影遮挡的情况下而发生的太阳能电池组件50的发电性能降低。
此外，在上述第一实施方式中，对在n型硅衬底1的第一主面侧依次层叠第一i型非晶硅层2和p型非晶硅层3来形成抑制复合的层(以下称作复合抑制层)的情况进行了说明。另外，提及了第一i型非晶硅层优选i型氢化非晶硅层(i型a-Si：H)，p型非晶硅层3优选p型氢化非晶硅层(p型a-Si：H)。但是，也可以在n型硅衬底1的第一主面侧上形成这些层以外的复合抑制层。能够在n型硅衬底1的第一主面侧适当形成包含这些层的由从下述(1)～(6)中选择的材料构成的复合抑制层。(1)p型a-Si：H；(2)p型a-SiC：H；(3)i型或者p型a-Si：H与高浓度的p型a-Si：H的层叠体(i型或者p型a-Si：H/高浓度的p型a-Si：H的层叠体)；(4)i型或者p型a-Si：H/高浓度的氢化微晶硅(p型μc-Si：H)的层叠体；(5)i型或者p型a-SiC：H/高浓度的p型a-Si：H的层叠体；(6)i型或者p型a-SiC：H/高浓度的p型μc-Si：H的层叠体。另外，还能够形成除此之外的包括p型层的复合抑制层，例如形成包括没有被氢化的p型层的复合抑制层。此处，上述“高浓度”是指，如果以“p型a-Si：H/高浓度的p型a-SiC：H的层叠体”为例进行说明，则与前者相比后者的掺杂浓度较高。即，该记载表示将掺杂量各异的两层层叠而成的结构。
此外，对在n型硅衬底1的第二主面侧依次层叠第二i型非晶硅层4和n型非晶硅层5来形成复合抑制层的情况进行了说明。另外，提及了第二i型非晶硅层4优选i型氢化非晶硅层(i型a-Si：H)，n型非晶硅层5优选n型氢化非晶硅层(n型a-Si：H)。但是，也可以在n型硅衬底1的第二主面侧上形成这些层以外的复合抑制层。能够在n型硅衬底1的第二主面侧适当形成包含这些层的由从下述(7)～(12)中选择的材料构成的复合抑制层。(7)n型a-Si：H；(8)n型a-SiC：H；(9)i型或者n型a-Si：H与高浓度的n型a-Si：H的层叠体(i型或者n型a-Si：H/高浓度的n型a-Si：H的层叠体)；(10)i型或者n型a-Si：H/高浓度的n型氢化微晶硅(n型μc-Si：H)的层叠体；(11)i型或者n型a-SiC：H/高浓度的n型a-Si：H的层叠体；(12)i型或者n型a-SiC：H/高浓度的n型μc-Si：H的层叠体。另外，还能够形成除此之外的包括n型层的复合抑制层，例如形成包括没有被氢化的n型层的复合抑制层。此处，上述“高浓度”是指，如果以“n型a-Si：H/高浓度的n型a-SiC：H的层叠体”为例进行说明，则与前者相比后者的掺杂浓度较高。即，该记载表示将掺杂量各异的两层层叠而成的结构。
另外，对在在位于n型硅衬底1的第一和第二主面侧的复合抑制层上不形成保护层的例子进行了说明。但是，也可以在位于n型硅衬底1的第一和第二主面侧的复合抑制层的至少一层上形成保护层。保护层具有例如用于抑制复合抑制层的损伤并抑制光的反射的功能。保护层优选采用光透过性高的材料构成，优选采用氧化硅(SiO2)、氮化硅(SiN)、或者氮氧化硅(SiON)等构成。
另外，也可以在n型硅衬底1的表面设置纹理结构(未图示)。纹理结构是用于抑制表面反射从而增大n型硅衬底1的光吸收量的表面凹凸结构，例如仅形成于受光面或者受光面和背面两者。纹理结构能够通过使用碱性溶液对单晶硅衬底的(100)面实施各向异性蚀刻而形成，在单晶硅衬底的表面形成以(111)面为斜面的金字塔形状的凹凸结构。纹理结构的凹凸的高度例如是1μm～15μm。
另外，当然，各层1～5、11、12的层厚能够根据规格适当变动。例如，n型硅衬底1的厚度能够是50μm～300μm。n型第一主面侧高掺杂区域12的厚度例如能够是200nm以下，但只要是数nm～500nm的范围即可，优选15nm～200nm，更优选50nm～100nm。另外，位于n型硅衬底1的第一和第二主面侧的复合抑制层的各个厚度能够是1nm～50nm，优选2nm～15nm。
另外，低掺杂区域11的表面掺杂浓度是1×1014～1×1016cm-3，在第一主面侧高掺杂区域12中的P的表面掺杂浓度是1×1018cm-3以上的情况下能够获得很好的结果。第一主面侧高掺杂区域12的P的表面掺杂浓度的合适范围的一例是2×1018cm-3～2.5×1018cm-3。如上所述，在第一和第二i型非晶硅层2、4中也可以包含微量的掺杂剂，在此情况下，第一主面侧高掺杂区域12的P的表面掺杂浓度是比上述的合适浓度范围低的范围，例如优选0.5×1018cm-3～2.0×1018cm-3。但是，低掺杂区域和第一主面侧高掺杂区域的表面掺杂浓度并不局限于这些数值。其原因在于，通过形成表面掺杂浓度比低掺杂区域11高的第一主面侧高掺杂区域12，能够获得本发明的效果。即使在第一主面侧高掺杂区域12的平均掺杂浓度小于1×1018cm-3的情况下，如果例如低掺杂区域11的表面掺杂浓度为1×1015cm-3以上(更优选5×1015cm-3以上)，则因2V左右的小幅电压降就有电流流动。因此，在此情况下，与图3的h所示的15V的电压降之前电流不流动的参考例相比，也格外容易发挥隧道效果。于是，在这种情况下，也能抑制因规格不同在太阳能电池被阴影遮挡的情况下产生的太阳能电池组件的输出损失。此时，第一主面侧高掺杂区域12中的P的表面掺杂浓度为1×1019cm-3以上，更优选5×1019cm-3以下。
另外，对将第一主面侧高掺杂区域12设置于低掺杂区域11的p型非晶硅层3侧的整个面的例子进行了说明。但是，也可以将第一主面侧高掺杂区域设置于低掺杂区域的p型非晶硅层侧的一部分表面。例如，既可以将第一主面侧高掺杂区域仅设置于与厚度方向大致正交的方向的两端部，或者也可以将其仅设置于该大致正交的方向的中央部。
另外，还对第一导电型为n型且第二导电型为p型的例子进行了说明。但是，第一导电型也可以是p型，第二导电型也可以是n型。
另外，还对太阳能电池组件50包括6个太阳能电池串20，太阳能电池串20具有12个太阳能电池10的例子进行了说明。但是，太阳能电池组件也可以具有6以外个数的太阳能电池串，各个太阳能电池串也可以具有12以外个数的太阳能电池。另外，还对在由串联连接的2个太阳能电池串20组成的串单元22并联连接1个旁路二极管30的例子进行了说明。但是，也可以在由串联连接的2个以外个数(也包括1个)的太阳能电池串组成的串单元中并联连接1个旁路二极管。另外，太阳能电池组件也可以不具有旁路二极管。
(第二实施方式)
图7是第二实施方式的太阳能电池210的主要部分的示意截面图。在图7中省略透明导电层和集电极的图示。在第二实施方式的太阳能电池中，与第一实施方式的太阳能电池相同的构成要素标注相同的附图标记并省略其说明。在第二实施方式的太阳能电池中，对于与第一实施方式的太阳能电池共通的作用效果和变形例省略其说明，仅对与第一实施方式的太阳能电池不同的结构、作用效果和变形例进行说明。
在第二实施方式中，对于n型晶体硅衬底201，除了低掺杂区域11和第一主面侧高掺杂区域12之外，还具有第二主面侧高掺杂区域213，这一点与第一实施方式不同。
第二主面侧高掺杂区域213设置于n型晶体硅衬底201的第二主面侧。第二主面侧高掺杂区域213设置于低掺杂区域11与n型非晶硅层5之间。第二主面侧高掺杂区域213设置于低掺杂区域11的n型非晶硅层5一侧的整个面。
第二主面侧高掺杂区域213具有比低掺杂区域11高的n型平均掺杂浓度。第二主面侧高掺杂区域213的n型平均掺杂浓度既可以与第一主面侧高掺杂区域12的n型平均掺杂浓度相同也可以不同。第二主面侧高掺杂区域213的n型平均掺杂浓度能够适当变动，但是优选1×1018cm-3以上，例如2×1018cm-3～2.5×1018cm-3。如上所述，第一和第二i型非晶硅层2、4中也可以包含微量的掺杂剂，在此情况下，第二主面侧高掺杂区域213的n型平均掺杂浓度是比上述的合适浓度范围低的范围，例如优选0.5×1018cm-3～2.0×1018cm-3。
第二主面侧高掺杂区域213的层厚既可以与第一主面侧高掺杂区域12的层厚相同也可以不同。第二主面侧高掺杂区域213的层厚能够根据规格适当变动。第二主面侧高掺杂区域213的层厚例如能够是200nm以下，但只要是数nm～500nm的范围即可，优选15nm～200nm，更优选50nm～100nm。如果在n型晶体硅衬底201中的n型非晶硅层5一侧(第二主面侧)设置n型高掺杂区域，则光生载流子的复合得以抑制，从而能够提高输出。
根据第二实施方式，在低掺杂区域11与n型非晶硅层5之间设置表面掺杂浓度比低掺杂区域11高的第二主面侧高掺杂区域213，所以能够抑制光生载流子的复合从而增大输出。特别是优选将第一主面侧高掺杂区域12的n型表面掺杂浓度设定为1×1018cm-3以上，将第二主面侧高掺杂区域213的n型表面掺杂浓度设定微1×1017cm-3以上。在这种情况下，能够显著地发挥抑制被阴影遮挡的太阳能电池10k时的太阳能电池组件50的输出降低的效果、和抑制光生载流子的复合的效果。此外，此时，第一主面侧高掺杂区域12的n型表面掺杂浓度优选1×1018cm-3以上，更优选5×1019cm-3以下。
在第二实施方式中，对第二主面侧高掺杂区域213设置于低掺杂区域11的n型非晶硅层5一侧的整个面的例子进行了说明。但是，第二主面侧高掺杂区域也可以仅设置于低掺杂区域的n型非晶硅层一侧的一部分表面上。例如，将第二主面侧高掺杂区域仅设置于与厚度方向大致正交的方向的两端部，或者也可以仅设置于该大致正交的方向的中央部。或者也可以散布在面内。
(第三实施方式)
图8是第三实施方式的太阳能电池310的主要部分的示意截面图。在图8中省略透明导电层和集电极的图示。在第三实施方式的太阳能电池310中，与第二实施方式的太阳能电池210相同的构成要素标注相同的附图标记并省略其说明。在第三实施方式的太阳能电池310中，对于与第一和第二实施方式的太阳能电池10、210共通的作用效果和变形例省略其说明。在第三实施方式的太阳能电池310中，仅对与第一和第二实施方式的太阳能电池10、210不同的结构、作用效果和变形例进行说明。
在第三实施方式中，n型晶体硅衬底301包括n型低掺杂区域11、第一主面侧高掺杂区域12和第二主面侧高掺杂区域213，这一点与第二实施方式相同。另一方面，在第三实施方式中，n型晶体硅衬底301包括以覆盖n型低掺杂区域11的两侧面的方式设置的第一和第二侧方高掺杂区域314a、314b，这一点不同于第二实施方式。
如图8所示，n型晶体硅衬底301在与n型低掺杂区域11的厚度方向大致正交的方向的一方侧具有第一侧方高掺杂区域314a。另外，n型晶体硅衬底301在与n型低掺杂区域11的厚度方向大致正交的方向的另一方侧具有第二侧方高掺杂区域314b。第一和第二侧方高掺杂区域314a、314b分别在n型晶体硅衬底301的厚度方向上延伸。第一侧方高掺杂区域314a在上述大致正交的方向的一侧将第一主面侧高掺杂区域12与第二主面侧高掺杂区域213连结。另外，第二侧方高掺杂区域314b在上述大致正交的方向的另一侧将第一主面侧高掺杂区域12与第二主面侧高掺杂区域213连结。
第一和第二侧方高掺杂区域314a、314b分别具有比低掺杂区域11高的n型平均掺杂浓度。第一侧方高掺杂区域314a的n型平均掺杂浓度也可以与第一主面侧高掺杂区域12和第二主面侧高掺杂区域213中的1个以上区域的n型平均掺杂浓度相同。另外，第一侧方高掺杂区域314a的n型平均掺杂浓度也可以与所有区域12、213的n型平均掺杂浓度不同。另外，第二侧方高掺杂区域314b的n型平均掺杂浓度也可以与第一主面侧高掺杂区域12、第二主面侧高掺杂区域213和第一侧方高掺杂区域314a中的1个以上区域的n型平均掺杂浓度相同。另外，第二侧方高掺杂区域314b的n型平均掺杂浓度也可以与所有区域12、213、314a的n型平均掺杂浓度不同。第一和第二侧方高掺杂区域314a、314b分别优选具有1×1018cm-3以上、例如2×1018cm-3～2.5×1018cm-3的n型平均掺杂浓度。第一和第二侧方高掺杂区域314a、314b各自的与衬底厚度方向垂直方向的层厚能够根据规格适当变动。第一和第二侧方高掺杂区域314a、314b各自的与衬底厚度方向垂直方向的层厚例如能够是200nm以下，但只要是数nm～500nm的范围即可，优选15nm～200nm，更优选50nm～100nm。
根据第三实施方式，n型晶体硅衬底301的两侧面被第一和第二侧方高掺杂区域314a、314b覆盖，所以能够降低n型晶体硅衬底301的两侧面的表面复合，提高发电性能。
另外，由于以包围n型晶体硅衬底301的低掺杂区域11的方式设置n型高掺杂区域，所以通过使用POCl3气体的热扩散等方法能够在低掺杂区域11的周围同时且容易地形成各个高掺杂区域12、213、314a、314b。因此，能够减少太阳能电池310的制造工时，缩短循环时间。在这种情况下，高掺杂区域12、213、314a、314b全部优选具有1×1018cm-3以上且相同的n型平均掺杂浓度，更优选具有1×1019cm-3以上、5×1019cm-3以下的n型平均掺杂浓度。
此外，在第三实施方式中，对第一和第二侧方高掺杂区域314a、314b以覆盖n型低掺杂区域11的两侧面的方式设置的例子进行了说明。但是，侧方高掺杂区域也可以仅设置于n型低掺杂区域11的单侧侧面。
另外，对第一和第二侧方高掺杂区域314a、314b将第一主面侧高掺杂区域12与第二主面侧高掺杂区域213连结的例子进行了说明。但是，至少1个侧方高掺杂区域也可以不将第一主面侧高掺杂区域与第二主面侧高掺杂区域连结。至少1个侧方高掺杂区域也可以仅设置于低掺杂区域侧面的一部分。另外，在不存在第二主面侧高掺杂区域的情况下，也可以将侧方高掺杂区域设置于低掺杂区域侧面的至少一部分。另外，如图9所示，即如第三实施方式的变形例中的太阳能电池410的主要部分的示意截面图所示，也可以不在n型硅衬底401的第一主面侧的中央部设置n型高掺杂区域。如图9所示，第一主面侧高掺杂区域也可以仅设置于n型硅衬底401的与厚度方向大致正交的方向的两端部。此外，在图9中，省略了透明导电层和集电极的图示。
(第四实施方式)
图10是第四实施方式的太阳能电池510的示意截面图。在第四实施方式的太阳能电池510中，对于与第一实施方式的太阳能电池10共通的作用效果和变形例，省略其说明，仅对与第一实施方式的太阳能电池10不同的结构、作用效果和变形例进行说明。
在第四实施方式的太阳能电池510中，在n型晶体硅衬底501的第一主面侧设置p型半导体层550和n型半导体层560，这一点不同于第一～第三实施方式。
如图10所示，太阳能电池510包括：n型晶体硅衬底(以下简称衬底)501；和形成于衬底501的第一主面上的p型半导体层550和n型半导体层560。p型半导体层550和n型半导体层560具有在厚度方向上相互重叠的部分，在重叠部分的厚度方向之间设置有绝缘层570。衬底501的受光面相当于衬底501的第一主面的相反一侧的面。太阳能电池510具有n型低掺杂区域511和n型第一主面侧高掺杂区域512。n型第一主面侧高掺杂区域512具有比n型低掺杂区域511高的n型平均掺杂浓度。n型第一主面侧高掺杂区域512形成于n型低掺杂区域511的受光面的相反一侧的整个面。
n型第一主面侧高掺杂区域512的一部分设置于n型低掺杂区域511与p型半导体层550之间。p型半导体层550例如由在第一实施方式中说明过的i型非晶硅层与p型非晶硅层的层叠结构构成。p型半导体层550优选由从上述(1)～(6)中选择的材料组成的复合抑制层构成。
n型第一主面侧高掺杂区域512的另外一部分设置于n型低掺杂区域511与n型半导体层560之间。n型半导体层560例如由在第一实施方式中说明过的i型非晶硅层与n型非晶硅层的层叠结构构成。n型半导体层560优选由从上述(7)～(12)中选择的材料组成的复合抑制层构成。
在p型半导体层550的衬底501一侧的相反侧设置有p侧电极580。p侧电极580由设置于p型半导体层550上的透明导电层、和设置于透明导电层上的集电极组成。另外，在n型半导体层560的衬底501一侧的相反侧设置有n侧电极590。n侧电极590由设置于n型半导体层560上的透明导电层、和设置于透明导电层上的集电极组成。通过将p侧电极580和n侧电极590两者配置在衬底501的受光面一侧的相反侧，来抑制遮光损失。
作为各个透明导电层的材质和制造方法，能够优选使用在第一实施方式中说明过的材质和制造方法。各个集电极也可以使用导电性膏形成，优选通过电解镀形成。上述背侧和正侧集电极例如由Ni、Cu、Ag等金属构成，可以是Ni层与Cu层的层叠结构，为了提高耐腐蚀性也可以在最表面具有锡(Sn)层。作为透明导电层和集电极的最佳层叠结构，有作为透明导电层的氧化铟锡(ITO)与作为集电极的Cu的层叠结构。
p侧电极580与n侧电极590相互不接触地电分离。太阳能电池510包括仅形成于n型晶体硅衬底501的背面侧的一对电极。在发电区域产生的空穴被p侧电极收集，电子被n侧电极收集。
p型半导体层550与n型半导体层560均层叠在n型晶体硅衬底501的背面上，在该背面上形成p型区域和n型区域。p型区域与n型区域例如在1个方向上交替配置且以相互咬合的俯视呈梳齿状的图案形成。在图10所示的例子中，p型半导体层550的一部分在n型半导体层560的一部分上重叠，在n型晶体硅衬底501的背面上无间隙地形成各半导体层(p型区域、n型区域)。在p型半导体层550与n型半导体层560重叠的部分设置有绝缘层570。绝缘层570例如由氧化硅、氮化硅、或者氮氧化硅等构成。在各层和各个区域中，掺杂浓度、层厚和各层的制造方法根据规格适当变动。浓度、层厚、各层的制造方法能够采用在第一实施方式及其变形例中说明的。
根据第四实施方式，形成于低掺杂区域511的受光面侧的相反一侧的整个面上的第一主面侧高掺杂区域512的一部分，位于n型低掺杂区域511与p型半导体层550之间。另外，第一主面侧高掺杂区域512的其他一部分位于n型低掺杂区域511与n型半导体层560之间。因此，仅通过在低掺杂区域511的受光面侧的相反一侧设置1个高掺杂区域512，就能一次形成与第二实施方式的第一和第二主面侧高掺杂区域12、213对应的层。这样就能很容易获得抑制产生被阴影遮挡的太阳能电池的情况下的太阳能电池组件的输出降低的效果、和抑制光生载流子的复合效果。
在第四实施方式中，对在n型低掺杂区域511的整个面设置第一主面侧高掺杂区域512的例子进行了说明。但是，也可以不在n型低掺杂区域的整个面设置第一主面侧高掺杂区域。图11是第四实施方式的变形例的太阳能电池610的示意截面图。在该变形例中，与第四实施方式相同的构成要素标注相同的附图标记并省略其说明。如图11所示，在该变形例中，第一主面侧高掺杂区域612仅设置于n型晶体硅衬底601中的n型低掺杂区域611与p型半导体层550之间的一部分上。如该变形例所示，即使不在n型低掺杂区域611与n型半导体层560之间设置第一主面侧高掺杂区域612，也能抑制产生了被阴影遮挡的太阳能电池610时的太阳能电池组件的输出下降。此外，也可以将第一主面侧高掺杂区域设置在n型晶体硅衬底中的n型低掺杂区域与p型半导体层之间的整个区域，另一方面，完全不设置在n型晶体硅衬底中的n型低掺杂区域与n型半导体层之间。另外，也可以将第一主面侧高掺杂区域设置在n型晶体硅衬底中的n型低掺杂区域与p型半导体层之间的整个区域，并且仅设置于n型晶体硅衬底中的n型低掺杂区域与n型半导体层之间的一部分上。另外，也可以将第一主面侧高掺杂区域仅设置于n型晶体硅衬底中的n型低掺杂区域与p型半导体层之间的一部分上，并且仅设置于n型晶体硅衬底中的n型低掺杂区域与n型半导体层之间的一部分上。
(变形例)
在上述各个实施方式中，采用离子注入法、热扩散法、等离子体掺杂法或者外延生长法等形成高掺杂区域，但是作为热扩散法的1个例子，规定导电型的高掺杂区域也可以采用以下的方法形成：在使包含该规定导电型掺杂剂的溶液与晶体硅衬底的表面接触的工序之后，进行该晶体硅衬底的热处理工序，由此使该规定导电型掺杂剂在晶体硅衬底上扩散。另外，也可以采用以下方法形成：作为所述溶液准备包含规定导电型掺杂剂且使硅氧化的溶液，使该溶液与该晶体硅衬底接触，在晶体硅衬底的表面形成包含该规定导电型掺杂剂的硅氧化层，之后，通过热处理工序使规定导电型掺杂剂从该硅氧化层向晶体硅衬底的表面扩散。例如，n型高掺杂区域可以使用包含P、As、Sb等n型掺杂剂的溶液形成，特别优选使用作为n型掺杂剂的P，对该情况举第三实施方式的变形例进行详细的说明。
图12是表示本变形例中的高掺杂区域12、213、314a和314b的形成方法的图。此外，与第三实施方式相同或者类似的部分标注相同的符号。
首先，准备含P的硅的氧化用化学液体，其具有在表面具有有纹理结构的n型晶体硅衬底301的表面形成硅氧化层370的功能。n型晶体硅衬底301是具有比高掺杂区域12、213、314a和314b低的n型掺杂浓度的低掺杂区域11。接着，将在表面具有纹理结构的n型晶体硅衬底301浸渍在上述氧化用化学液体中，在n型晶体硅衬底301的整个表面形成具有数
Figure BDA0001807925160000181
程度的厚度且含有P的氧化层370(S1)。接下来，在氮气气氛或氧气气氛下，对在表面具有含有P的氧化层370的n型晶体硅衬底301进行热处理(S2)。通过该热处理，包含在氧化层370中的P从n型晶体硅衬底301的表面向内部扩散，在n型晶体硅衬底301与氧化层370的界面及其附近形成P的浓度比其他区域高的作为n+区域的高掺杂区域12、213、314a和314b。然后，将n型晶体硅衬底301浸渍在氢氟酸(HF)溶液中除去氧化层370，使高掺杂区域12、213、314a和314b从n型晶体硅衬底301的表面(S3)露出。
在S1的湿法工艺工序中使用的硅的氧化用化学液体只要是包含n型掺杂剂的酸性水溶液且具有使硅的表面氧化的功能的水溶液即可，在本变形例中，使用85质量百分比浓度的硝酸水溶液与70质量百分比浓度的磷酸水溶液的混合液。对于各水溶液的混合比率，在体积比率中，硝酸水溶液:磷酸水溶液为10:90～50:50的范围即可，优选20:80或者40:60。S1工序中的处理温度例如是20℃～100℃，优选50℃～80℃程度的范围。
上述酸性水溶液并非局限于包含磷酸(正磷酸)和硝酸的溶液，例如也可以替代硝酸或者与硝酸一起还包含盐酸、双氧水等其他酸。作为n型掺杂剂源的磷酸中可以使用偏磷酸，或者也可以在酸性水溶液中包含磷酸以外的含P化合物。
上述举例表示了使用酸性水溶液的方法，但是只要不使用会使n型晶体硅衬底301溶解的碱性水溶液，也能使用中性的化学液体等其他化学液体。
S2中所示的热处理是掺杂剂的热扩散处理，是在氧气或者氮气气氛下实施的，尤其优选在氧气气氛下进行。或者，也可以在水蒸气气氛下进行热处理。热处理的温度优选700℃～1000℃的范围，更优选800℃～950℃的范围，但是也能适当进行调整。热处理时间例如是10～60分钟左右，能够适当进行调整。
由硅的氧化用化学液体形成的含P的氧化层370，既可以覆盖n型晶体硅衬底301的整个面，也可以部分地或者形成岛状。氧化层370的厚度和形成面积，能够根据形成氧化层370时包含在硅的氧化用化学液体中的多种酸水溶液的混合比率和各个酸水溶液的浓度、以及形成氧化层370时的温度和形成时间等进行调整。另外，对于P向n型晶体硅衬底301的扩散，通过调整热处理的温度及其热处理时间等，也能够调整P的扩散深度和P浓度。
以上，在第三实施方式的变形例中，对使包含规定导电型掺杂剂的溶液与衬底接触后，通过规定的热处理使规定导电型掺杂剂向衬底扩散从而形成高掺杂区域的方法进行了说明，但是第一、第二和第四实施方式中的高掺杂区域也可以采用同样的方法形成。例如，也可以在n型晶体硅衬底301的整个表面形成含P的氧化层370之后，除去一部分氧化层370然后进行热处理，由此在表面形成具有高掺杂区域和低掺杂区域两者的n型晶体硅衬底301。另外，也可以在n型晶体硅衬底301的整个表面形成含P的氧化层370，通过热处理在n型晶体硅衬底301的整个表面形成高掺杂区域，之后通过蚀刻等除去所形成的高掺杂区域的一部分，由此形成在表面具有高掺杂区域和低掺杂区域两者的n型晶体硅衬底301。
如上所述，通过湿法工艺和热处理形成了高掺杂区域的n型晶体硅衬底301，经过与上述各个实施方式同样的制造工序制成太阳能电池。太阳能电池的制造工序包括：在除去氧化层370后的n型晶体硅衬底301的第一主面侧形成p型非晶硅层的工序。另外，太阳能电池的制造工序优选包括：在除去氧化层370后的n型晶体硅衬底301的第二主面侧形成n型非晶硅层的工序。在使用基于湿法工艺和热处理的掺杂剂扩散方法的情况下，也能形成具有良好的电压-电流特性的太阳能电池，获得最佳的结果。此外，本变形例所示的高掺杂区域的形成方法只是1个例子。除了本变形例所示的方法之外，也能够通过旋涂法、喷涂法等，在晶体硅衬底的表面涂敷包含掺杂剂的溶液之后进行热处理，通过这种方法形成高掺杂区域。
附图标记的说明
1、201、301、401、501、601 n型硅衬底
2 第一i型非晶硅层
3 p型非晶硅层
4 第二i型非晶硅层
5 n型非晶硅层
10、210、310、410、510、610 太阳能电池
11、511、611 低掺杂区域
12、512、612 第一主面侧高掺杂区域
16 配线件
20 太阳能电池串
30 旁路二极管
50 太阳能电池组件
213 第二主面侧高掺杂区域
314a 第一侧方高掺杂区域
314b 第二侧方高掺杂区域
550 p型半导体层
560 n型半导体层
370 氧化层。

Claims (13)

1.一种太阳能电池，其特征在于，包括：
第一导电型的硅衬底；和
位于所述硅衬底的第一主面侧的第二导电型的非晶硅层，
所述硅衬底具有：
被掺杂成所述第一导电型的低掺杂区域；
第一主面侧高掺杂区域，该第一主面侧高掺杂区域设置于所述低掺杂区域与所述非晶硅层之间的整个面，且具有比所述低掺杂区域高的所述第一导电型的掺杂浓度；和
侧方高掺杂区域，该侧方高掺杂区域以与所述第一主面侧高掺杂区域连结而将在所述硅衬底的厚度方向上延伸的侧面覆盖的方式设置，且具有比所述低掺杂区域高的所述第一导电型的掺杂浓度。
2.如权利要求1所述的太阳能电池，其特征在于：
包括位于所述硅衬底的第二主面侧的所述第一导电型的非晶硅层，
所述硅衬底具有第二主面侧高掺杂区域，该第二主面侧高掺杂区域设置于所述低掺杂区域与所述第一导电型的非晶硅层之间，且具有比所述低掺杂区域高的所述第一导电型的掺杂浓度。
3.如权利要求1所述的太阳能电池，其特征在于：
所述第一主面侧高掺杂区域的表面掺杂浓度为1×1018cm-3以上。
4.如权利要求1所述的太阳能电池，其特征在于：
所述低掺杂区域由n型晶体硅构成，
所述第一主面侧高掺杂区域是被掺杂了比所述低掺杂区域多的n型掺杂剂的n+区域。
5.如权利要求2所述的太阳能电池，其特征在于，还包括：
第一集电极，其设置在所述第二导电型的非晶硅层上；和
第二集电极，其设置在所述第一导电型的非晶硅层上，
所述第一集电极的形成面积大于所述第二集电极的形成面积。
6.一种太阳能电池，其特征在于，包括：
第一导电型的硅衬底；
位于所述硅衬底的第一主面侧的第二导电型的非晶硅层；和
在所述硅衬底的所述第一主面侧，在与所述硅衬底的厚度方向大致正交的方向上与所述第二导电型的非晶硅相邻的第一导电型的非晶硅层，
所述硅衬底具有：
被掺杂成所述第一导电型的低掺杂区域；
第一高掺杂区域，其设置在所述低掺杂区域与所述第二导电型的非晶硅层之间，具有比所述低掺杂区域高的所述第一导电型的掺杂浓度；和
第二高掺杂区域，其设置在所述低掺杂区域与所述第一导电型的非晶硅层之间，具有比所述低掺杂区域高的所述第一导电型的掺杂浓度。
7.一种太阳能电池组件，其特征在于：
包括多个串联连接的权利要求1～6中任一项所述的太阳能电池。
8.如权利要求7所述的太阳能电池组件，其特征在于：
包括与所述多个太阳能电池中所含的串联连接的2个以上的所述太阳能电池并联连接的旁路二极管。
9.一种太阳能电池的制造方法，其特征在于，包括：
将n型晶体硅衬底浸渍在包含n型掺杂剂的酸性水溶液中，在该衬底的表面形成包含n型掺杂剂的硅氧化层的工序；
对所述n型晶体硅衬底进行热处理，使所述n型掺杂剂从所述硅氧化层向所述n型晶体硅衬底的内部扩散，至少在所述n型晶体硅衬底的与所述硅氧化层的界面形成所述n型掺杂剂的浓度比其他区域高的n+区域的工序；
除去所述硅氧化层，使所述n型晶体硅衬底的所述n+区域露出的工序；和
在所述硅氧化层被除去之后的所述n型晶体硅衬底的第一主面侧形成p型非晶硅层的工序。
10.如权利要求9所述的太阳能电池的制造方法，其特征在于，包括：
在所述硅氧化层被除去之后的所述n型晶体硅衬底的第二主面侧形成n型非晶硅层的工序。
11.如权利要求9所述的太阳能电池的制造方法，其特征在于：
所述酸性水溶液中包含磷酸和硝酸。
12.如权利要求9～11中任一项所述的太阳能电池的制造方法，其特征在于：
在形成所述硅氧化层后，除去该硅氧化层的一部分。
13.如权利要求9～11中任一项所述的太阳能电池的制造方法，其特征在于：
在形成所述n+区域后，通过蚀刻除去该n+区域的一部分。
CN201680083910.8A 2016-03-23 2016-12-22 太阳能电池、太阳能电池组件和太阳能电池的制造方法 Active CN108886068B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-057960 2016-03-23
JP2016057960 2016-03-23
PCT/JP2016/088582 WO2017163520A1 (ja) 2016-03-23 2016-12-22 太陽電池、太陽電池モジュールおよび太陽電池の製造方法

Publications (2)

Publication Number Publication Date
CN108886068A CN108886068A (zh) 2018-11-23
CN108886068B true CN108886068B (zh) 2022-02-01

Family

ID=59901037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680083910.8A Active CN108886068B (zh) 2016-03-23 2016-12-22 太阳能电池、太阳能电池组件和太阳能电池的制造方法

Country Status (5)

Country Link
EP (1) EP3435426B1 (zh)
JP (1) JP6706808B2 (zh)
CN (1) CN108886068B (zh)
ES (1) ES2817539T3 (zh)
WO (1) WO2017163520A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044384A (ja) * 2019-09-11 2021-03-18 パナソニック株式会社 太陽電池セル

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110121A (ja) * 1991-10-17 1993-04-30 Sharp Corp 太陽電池
CN1343376A (zh) * 1999-03-11 2002-04-03 默克专利股份有限公司 用于生产半导体p,p+ 和n,n+区的掺杂糊剂
JP2006237363A (ja) * 2005-02-25 2006-09-07 Sanyo Electric Co Ltd 光起電力素子
WO2010000716A2 (de) * 2008-07-01 2010-01-07 Institut Für Solarenergieforschung Gmbh Heterojunction-solarzelle mit absorber mit integriertem dotierprofil
DE102012104289A1 (de) * 2012-05-16 2013-11-21 Roth & Rau Ag Heterokontakt-Solarzelle und Verfahren zu deren Herstellung
JP2014093418A (ja) * 2012-11-02 2014-05-19 Mitsubishi Electric Corp 光起電力装置およびその製造方法、光起電力モジュール
JP5785466B2 (ja) * 2011-09-21 2015-09-30 信越化学工業株式会社 太陽電池および太陽電池の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054256B2 (en) * 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
US20140261660A1 (en) * 2013-03-13 2014-09-18 Intermolecular , Inc. TCOs for Heterojunction Solar Cells

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110121A (ja) * 1991-10-17 1993-04-30 Sharp Corp 太陽電池
CN1343376A (zh) * 1999-03-11 2002-04-03 默克专利股份有限公司 用于生产半导体p,p+ 和n,n+区的掺杂糊剂
JP2006237363A (ja) * 2005-02-25 2006-09-07 Sanyo Electric Co Ltd 光起電力素子
WO2010000716A2 (de) * 2008-07-01 2010-01-07 Institut Für Solarenergieforschung Gmbh Heterojunction-solarzelle mit absorber mit integriertem dotierprofil
JP5785466B2 (ja) * 2011-09-21 2015-09-30 信越化学工業株式会社 太陽電池および太陽電池の製造方法
DE102012104289A1 (de) * 2012-05-16 2013-11-21 Roth & Rau Ag Heterokontakt-Solarzelle und Verfahren zu deren Herstellung
JP2014093418A (ja) * 2012-11-02 2014-05-19 Mitsubishi Electric Corp 光起電力装置およびその製造方法、光起電力モジュール

Also Published As

Publication number Publication date
WO2017163520A1 (ja) 2017-09-28
JPWO2017163520A1 (ja) 2018-12-27
CN108886068A (zh) 2018-11-23
EP3435426A4 (en) 2019-04-03
ES2817539T3 (es) 2021-04-07
JP6706808B2 (ja) 2020-06-10
EP3435426B1 (en) 2020-07-01
EP3435426A1 (en) 2019-01-30

Similar Documents

Publication Publication Date Title
US9929294B2 (en) Photoelectric conversion device, manufacturing method thereof, and photoelectric conversion module
KR101631450B1 (ko) 태양 전지
KR101387718B1 (ko) 태양 전지 및 이의 제조 방법
US11961930B2 (en) Crystalline silicon solar cell and preparation method therefor, and photovoltaic assembly
KR101614190B1 (ko) 태양전지 및 이의 제조 방법
JP2003273383A (ja) 太陽電池素子およびその製造方法
US10600926B2 (en) Solar cell and method of manufacturing the same
US20130125964A1 (en) Solar cell and manufacturing method thereof
TWI650874B (zh) 高光電變換效率太陽電池及其製造方法
WO2018025643A1 (ja) 太陽電池セルおよび太陽電池セルの製造方法
KR20120087513A (ko) 태양 전지 및 그 제조 방법
KR20170143074A (ko) 양면 수광형 실리콘 태양전지 및 그 제조 방법
JP6706779B2 (ja) 太陽電池および太陽電池モジュール
US10784396B2 (en) Solar cell, solar cell module, and production method for solar cell
CN108886068B (zh) 太阳能电池、太阳能电池组件和太阳能电池的制造方法
KR102581909B1 (ko) 태양 전지 및 태양 전지 제조 방법
CN110800114B (zh) 高效背面电极型太阳能电池及其制造方法
US10923610B2 (en) Solar cell and solar cell module
KR20180064265A (ko) 태양 전지 제조 방법 및 태양 전지
KR101976753B1 (ko) 태양 전지 제조 방법 및 태양 전지
KR20170090781A (ko) 태양 전지 및 이의 제조 방법
KR20180042104A (ko) 태양 전지 제조 방법
KR20180043915A (ko) 태양전지 및 이의 제조방법
WO2013039101A1 (ja) 太陽電池の製造方法および太陽電池

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant