CN108878421A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN108878421A CN108878421A CN201710315276.2A CN201710315276A CN108878421A CN 108878421 A CN108878421 A CN 108878421A CN 201710315276 A CN201710315276 A CN 201710315276A CN 108878421 A CN108878421 A CN 108878421A
- Authority
- CN
- China
- Prior art keywords
- groove
- laying
- spacer material
- material layer
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 51
- 125000006850 spacer group Chemical group 0.000 claims abstract description 44
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 32
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 11
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 238000011049 filling Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 230000006835 compression Effects 0.000 description 11
- 238000007906 compression Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，所述装置包括：衬底，所述衬底包括具有第一沟槽的NMOS区；以及第一隔离结构，包括：在所述第一沟槽的底面和所述第一沟槽的下部的侧壁上的第一衬垫层；在所述第一衬垫层上填充所述第一沟槽的下部的第一隔离材料层；在所述第一沟槽的上部的侧壁上的第二衬垫层；和在所述第一隔离材料层和所述第二衬垫层上填充所述第一沟槽的上部的第二隔离材料层。本申请实施例可以提高NMOS器件的性能。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。
背景技术
隔离结构一般用来隔离不同的器件，例如隔离NMOS器件与PMOS器件，或者隔离不同的NMOS器件。
现有技术中，在形成用于隔离结构的沟槽后，会在沟槽的底面和侧壁上形成硅的氧化物层作为衬垫层，之后，在沟槽中填充隔离材料，从而形成隔离结构。
本申请的发明人发现：作为衬垫层的硅的氧化物层的压应力比较大，会向NMOS器件的沟道引入压应力，不利于电子迁移，从而降低NMOS器件的性能。
发明内容
本申请的一个目的在于提高NMOS器件的性能。
根据本申请的一方面，提供了一种半导体装置，包括：衬底，所述衬底包括具有第一沟槽的NMOS区；以及第一隔离结构，包括：在所述第一沟槽的底面和所述第一沟槽的下部的侧壁上的第一衬垫层；在所述第一衬垫层上填充所述第一沟槽的下部的第一隔离材料层；在所述第一沟槽的上部的侧壁上的第二衬垫层；和在所述第一隔离材料层和所述第二衬垫层上填充所述第一沟槽的上部的第二隔离材料层。
在一个实施例中，所述第二衬垫层包括SiOxNy。
在一个实施例中，所述第二衬垫层包括SiON。
在一个实施例中，所述第一衬垫层包括硅的氧化物层。
在一个实施例中，所述第二衬垫层的厚度为10埃至100埃。
在一个实施例中，所述衬底还包括具有第二沟槽的PMOS区；所述装置还包括：第二隔离结构，包括：在所述第二沟槽的底面和侧壁上的第一衬垫层；和在所述第一衬垫层上填充所述第二沟槽的第一隔离材料层。
在一个实施例中，所述装置还包括：在所述NMOS区除所述第一沟槽之外的区域上的第一硬掩模层。
在一个实施例中，所述第二隔离材料层的上表面与所述第一硬掩模层的上表面基本齐平。
根据本申请的另一方面，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括：衬底，所述衬底包括具有第一沟槽的NMOS区；以及在所述NMOS区除所述第一沟槽之外的区域上的第一硬掩模层；在所述第一沟槽的底面和侧壁上形成第一衬垫层；形成第一隔离材料层，以填充所述第一沟槽并覆盖所述第一硬掩模层；执行回刻工艺，以去除所述第一隔离材料层的一部分和所述第一衬垫层的一部分，从而露出所述第一沟槽的上部；在所述第一沟槽的上部的侧壁上形成含氮的氧化物层作为第二衬垫层；在形成第二衬垫层之后，形成第二隔离材料层，以填充所述第一沟槽的上部。
在一个实施例中，所述第二衬垫层包括SiOxNy。
在一个实施例中，所述第二衬垫层包括SiON。
在一个实施例中，所述第一衬垫层包括硅的氧化物层。
在一个实施例中，形成所述第二衬垫层的源气体包括NO、N2O或NH3。
在一个实施例中，形成所述第二衬垫层的源气体中氮的剂量为1×1014至1×1016atoms/cm3。
在一个实施例中，所述第二衬垫层的厚度为10埃至100埃。
在一个实施例中，所述回刻工艺去除的第一隔离材料层的厚度为10埃-2000埃。
在一个实施例中，形成所述第二衬垫层的工艺包括：快速退火工艺；或快速热氧化工艺和快速热氮化工艺；或原子层沉积；或化学气相沉积。
在一个实施例中，所述第二隔离材料层的上表面与所述第一硬掩模层的上表面基本齐平。
在一个实施例中，所述衬底还包括具有第二沟槽的PMOS区；所述衬底结构还包括在所述PMOS区除所述第二沟槽之外的区域上的第二硬掩模层；所述第一衬垫层还形成在所述第二沟槽的底面和侧壁上；所述第一隔离材料层还填充所述第二沟槽并覆盖所述第二硬掩模层；所述执行回刻工艺包括：在所述PMOS区上方形成掩模层；以所述掩模层为掩模去除所述NMOS区上的第一隔离材料层的一部分和第一衬垫层的一部分，从而露出所述第一沟槽的上部；以及去除所述掩模层。
在一个实施例中，所述方法还包括：去除所述第一硬掩模层和所述第二硬掩模层。
本申请实施例提供的半导体装置中，第一隔离结构的衬垫层包括下部的第一衬垫层和上部包括含氮的氧化物层的第二衬垫层，上部含氮的氧化物层的第二衬垫层的压应力比现有的硅的氧化物层的衬垫层的压应力小，因此，与现有的衬垫层相比，本申请包括上下两部分的衬垫层有利于提高后续在NMOS区中形成的NMOS器件的性能。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：
图1是根据本申请一个实施例的半导体装置的制造方法的简化流程图；
图2A-图2G示出了根据本申请一个实施例的半导体装置的制造方法的各个阶段的示意图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
图1是根据本申请一个实施例的半导体装置的制造方法的简化流程图。图2A-图2G示出了根据本申请一个实施例的半导体装置的制造方法的各个阶段的示意图。
下面结合图1、图2A-图2G对根据本申请一个实施例的半导体装置的制造方法进行详细说明。
如图1所示，首先，在步骤102，提供衬底结构。
如图2所示，衬底结构包括衬底201，衬底201包括具有第一沟槽202的NMOS区。衬底结构还包括在NMOS区除第一沟槽202之外的区域上的第一硬掩模层204。
在一个实施例中，衬底201还可以包括具有第二沟槽203的PMOS区，衬底结构还可以包括在PMOS区除第二沟槽203之外的区域上的第二硬掩模层205。
示例性地，衬底201例如可以是硅衬底等其他半导体衬底。第一硬掩模层204和第二硬掩模层205例如可以是硅的氮化物等。
应理解，这里的NMOS区和PMOS区可以理解为在后续形成隔离结构之后要形成NMOS器件和PMOS器件的区域。在一个实施例中，NMOS区可以包括P阱，PMOS区可以包括N阱。在一个实施例中，可以在形成P阱和N阱后在衬底201上形成图案化的第一硬掩模层204和第二硬掩模层205，然后以第一硬掩模层204和第二硬掩模层205为掩模对衬底201进行刻蚀，从而形成第一沟槽202和第二沟槽203。
接下来，在步骤104，在第一沟槽202的底面和侧壁上形成第一衬垫层206，如图2B所示。这里，在衬底结构包括第二沟槽203的情况下，第一衬垫层206还形成在第二沟槽203的底面和侧壁上。
例如，可以通过现场水汽生成(ISSG)工艺等热生长工艺形成第一衬垫层206。在一个实施例中，第一衬垫层206可以是硅的氧化物层，例如二氧化硅。第一衬垫层206有利于修复形成第一沟槽202和第二沟槽203的刻蚀工艺对衬底201的表面造成的损伤，并且可以增加后续在第一沟槽202和第二沟槽203中的填充材料与衬底201的结合力。
然后，在步骤106，形成第一隔离材料层207，以填充第一沟槽202并覆盖第一硬掩模层204，如图2C所示。这里，在衬底结构包括第二沟槽203的情况下，第一隔离材料层207还填充第二沟槽203并覆盖第二硬掩模层205。
在一个实现方式中，可以在图2B所示的结构上沉积第一隔离材料层207，例如硅的氧化物等电介质材料，然后对第一隔离材料层207进行平坦化。。
之后，在步骤108，执行回刻工艺，以去除第一隔离材料层207的一部分和第一衬垫层206的一部分，从而露出第一沟槽202的上部，如图2D所示。在一个实施例中，回刻工艺去除的第一隔离材料层207的厚度为10埃-2000埃，例如100埃、500埃、1000埃、1500埃等。
在一个实现方式中，可以在PMOS区上方形成掩模层，例如光致抗蚀剂；然后以掩模层为掩模去除NMOS区上的第一隔离材料层207的一部分和第一衬垫层206的一部分，从而露出第一沟槽202的上部；之后去除掩模层。
需要说明的是，本文中提及的第一沟槽202的上部和下部是相对的概念，例如，可以将第一沟槽202位于相对靠上位置的任意部分称为第一沟槽202的上部，剩下的部分即为第一沟槽202的下部。
之后，在步骤110，在第一沟槽202的上部的侧壁上形成含氮的氧化物层作为第二衬垫层208，如图2E所示。在一个实施例中，第二衬垫层208可以包括SiOxNy，x和y可以是任意正数，例如SiON。第二衬垫层208的厚度优选可以为约10埃至约100埃，例如30埃、50埃、80埃等。
优选地，通过快速退火(RTA)工艺来形成第二衬垫层208，或者，通过快速热氧化(RTO)工艺和快速热氮化(RTN)工艺来形成第二衬垫层208，以尽可能降低第二衬垫层208的压应力。在一个实施例中，形成第二衬垫层208的源气体可以包括但不限于NO、N2O或NH3。在一个实施例中，形成第二衬垫层208的源气体中氮的剂量优选为1×1014至1×1016atoms/cm3，例如，2×1014atoms/cm3、5×1014atoms/cm3、1×1015atoms/cm3、5×1015atoms/cm3等，从而尽可能降低第二衬垫层208的压应力。
作为示例，通过ISSG工艺形成的二氧化硅的压应力为约-408.7Mpa，而通过RTO和RTN形成的厚度相近的含氮的硅的氧化物层的压应力仅为-222.9Mpa，可见，含氮的硅的氧化物层的压应力明显减小，这将有利于改善NMOS器件的性能，例如提高NMOS器件的响应速度，也即增大在同等栅极偏压下漏极的电流。
另外，也可以通过原子层沉积或化学气相沉积等沉积工艺来形成第二衬垫层208。
之后，在步骤112，形成第二隔离材料层209，以填充第一沟槽202的上部，从而形成第一隔离结构301。这里，在衬底结构包括第二沟槽203的情况下，可以同时形成第二隔离结构302，如图2F所示。
第一隔离结构301包括在第一沟槽202的底面和第一沟槽202的下部的侧壁上的第一衬垫层206、在第一衬垫层206上填充第一沟槽202的下部的第一隔离材料层207、在第一沟槽202的上部的侧壁上的第二衬垫层208以及在第一隔离材料层206和第二衬垫层208上填充第一沟槽202的上部的第二隔离材料层209。第一隔离结构301中的第二隔离材料层209的上表面可以高于NMOS区的上表面。在一个实施例中，第二隔离材料层209的上表面与第一硬掩模层204的上表面基本齐平。注意，本文中提到的“基本齐平”是即在工艺偏差范围内的齐平。
第二隔离结构302包括在第二沟槽203的底面和侧壁上的第一衬垫层206以及在第一衬垫层206上填充第二沟槽203的第一隔离材料层207。第二隔离结构302中的第一隔离材料层207的上表面可以高于PMOS区的上表面。在一个实施例中，第二隔离结构302中的第一隔离材料层207的表面与第二硬掩模层205的上表面基本齐平。
在一个实现方式中，可以在图2E所示的结构上沉积第二隔离材料层209，然后对第二隔离材料层209和第一隔离材料层207进行平坦化，从而形成第一隔离结构301和第二隔离结构302。
之后，可选地，如图2G所示，还可以去除第一硬掩模层204和第二硬掩模层205。
之后，可以进行标准的CMOS工艺，例如，可以在NMOS区中形成NMOS器件，在PMOS区中形成PMOS器件。
通过上述实施例的制造方法形成了一种新颖的隔离结构，也即第一隔离结构。另外，在衬底结构包括第二沟槽的情况下，可以同时形成第一隔离结构和第二隔离结构。第一隔离结构的衬垫层包括下部的第一衬垫层和上部包括含氮的氧化物层的第二衬垫层，上部含氮的氧化物层的第二衬垫层的压应力比现有的硅的氧化物层的衬垫层的压应力小，因此，与现有的衬垫层相比，本申请包括上下两部分的衬垫层有利于提高后续在NMOS区中形成的NMOS器件的性能。
本申请还提供了一种半导体装置，该半导体装置可以但不限于通过上面给出的制造方法来制造。
参见图2G，在一个实施例中，半导体装置包括：
衬底201，衬底201包括具有第一沟槽202(参见图2E)的NMOS区；以及
第一隔离结构301。
这里，第一隔离结构301的具体结构可以参照上面的描述，在此不再赘述。
在一个实施例中，参见图2G，衬底201还可以包括具有第二沟槽203(参见图2E)的PMOS区。该实施例中的半导体装置还可以包括上面描述的第二隔离结构302。
在一个实施例中，参见图2F，半导体装置还可以包括在NMOS区除第一沟槽202之外的区域上的第一硬掩模层204。在一个实施例中，第二隔离材料层209的上表面可以与第一硬掩模层204的上表面基本齐平。
在一个实施例中，参见图2F，半导体装置还可以包括在PMOS区除第二沟槽203之外的区域上的第二硬掩模层205。
至此，已经详细描述了根据本申请实施例的半导体装置及其制造方法。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本申请的精神和范围。
Claims (20)
1.一种半导体装置，其特征在于，包括：
衬底，所述衬底包括具有第一沟槽的NMOS区；以及
第一隔离结构，包括：
在所述第一沟槽的底面和所述第一沟槽的下部的侧壁上的第一衬垫层；
在所述第一衬垫层上填充所述第一沟槽的下部的第一隔离材料层；
在所述第一沟槽的上部的侧壁上的第二衬垫层；和
在所述第一隔离材料层和所述第二衬垫层上填充所述第一沟槽的上部的第二隔离材料层。
2.根据权利要求1所述的装置，其特征在于，所述第二衬垫层包括SiOxNy。
3.根据权利要求2所述的装置，其特征在于，所述第二衬垫层包括SiON。
4.根据权利要求1所述的装置，其特征在于，所述第一衬垫层包括硅的氧化物层。
5.根据权利要求1所述的装置，其特征在于，所述第二衬垫层的厚度为10埃至100埃。
6.根据权利要求1所述的装置，其特征在于，所述衬底还包括具有第二沟槽的PMOS区；所述装置还包括：
第二隔离结构，包括：
在所述第二沟槽的底面和侧壁上的第一衬垫层；和
在所述第一衬垫层上填充所述第二沟槽的第一隔离材料层。
7.根据权利要求1所述的装置，其特征在于，还包括：
在所述NMOS区除所述第一沟槽之外的区域上的第一硬掩模层。
8.根据权利要求7所述的装置，其特征在于，所述第二隔离材料层的上表面与所述第一硬掩模层的上表面基本齐平。
9.一种半导体装置的制造方法，其特征在于，包括：
提供衬底结构，所述衬底结构包括：
衬底，所述衬底包括具有第一沟槽的NMOS区；以及
在所述NMOS区除所述第一沟槽之外的区域上的第一硬掩模层；
在所述第一沟槽的底面和侧壁上形成第一衬垫层；
形成第一隔离材料层，以填充所述第一沟槽并覆盖所述第一硬掩模层；
执行回刻工艺，以去除所述第一隔离材料层的一部分和所述第一衬垫层的一部分，从而露出所述第一沟槽的上部；
在所述第一沟槽的上部的侧壁上形成含氮的氧化物层作为第二衬垫层；
在形成第二衬垫层之后，形成第二隔离材料层，以填充所述第一沟槽的上部。
10.根据权利要求9所述的方法，其特征在于，所述第二衬垫层包括SiOxNy。
11.根据权利要求10所述的方法，其特征在于，所述第二衬垫层包括SiON。
12.根据权利要求9所述的方法，其特征在于，所述第一衬垫层包括硅的氧化物层。
13.根据权利要求9所述的方法，其特征在于，形成所述第二衬垫层的源气体包括NO、N2O或NH3。
14.根据权利要求9所述的方法，其特征在于，形成所述第二衬垫层的源气体中氮的剂量为1×1014至1×1016atoms/cm3。
15.根据权利要求9所述的方法，其特征在于，所述第二衬垫层的厚度为10埃至100埃。
16.根据权利要求9所述的方法，其特征在于，所述回刻工艺去除的第一隔离材料层的厚度为10埃-2000埃。
17.根据权利要求9所述的方法，其特征在于，形成所述第二衬垫层的工艺包括：
快速退火工艺；或
快速热氧化工艺和快速热氮化工艺；或
原子层沉积；或
化学气相沉积。
18.根据权利要求9所述的方法，其特征在于，所述第二隔离材料层的上表面与所述第一硬掩模层的上表面基本齐平。
19.根据权利要求9所述的方法，其特征在于，所述衬底还包括具有第二沟槽的PMOS区；所述衬底结构还包括在所述PMOS区除所述第二沟槽之外的区域上的第二硬掩模层；
所述第一衬垫层还形成在所述第二沟槽的底面和侧壁上；
所述第一隔离材料层还填充所述第二沟槽并覆盖所述第二硬掩模层；
所述执行回刻工艺包括：
在所述PMOS区上方形成掩模层；
以所述掩模层为掩模去除所述NMOS区上的第一隔离材料层的一部分和第一衬垫层的一部分，从而露出所述第一沟槽的上部；以及
去除所述掩模层。
20.根据权利要求19所述的方法，其特征在于，还包括：
去除所述第一硬掩模层和所述第二硬掩模层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710315276.2A CN108878421B (zh) | 2017-05-08 | 2017-05-08 | 半导体装置及其制造方法 |
| US15/974,353 US10615253B2 (en) | 2017-05-08 | 2018-05-08 | Semiconductor device having separation structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710315276.2A CN108878421B (zh) | 2017-05-08 | 2017-05-08 | 半导体装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108878421A true CN108878421A (zh) | 2018-11-23 |
| CN108878421B CN108878421B (zh) | 2021-07-06 |
Family
ID=64013773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710315276.2A Active CN108878421B (zh) | 2017-05-08 | 2017-05-08 | 半导体装置及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10615253B2 (zh) |
| CN (1) | CN108878421B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11581216B2 (en) * | 2021-05-03 | 2023-02-14 | Nanya Technology Corporation | Semiconductor device structure with multiple liners and method for forming the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080020542A1 (en) * | 2006-07-24 | 2008-01-24 | Josef Maynollo | Semiconductor devices and methods of manufacture thereof |
| CN102054740A (zh) * | 2009-10-30 | 2011-05-11 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN104124193A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 沟槽隔离结构的形成方法 |
| US20150054086A1 (en) * | 2013-08-21 | 2015-02-26 | Micron Technology, Inc. | Semiconductor Device and Method for Manufacturing Same |
| CN105826379A (zh) * | 2015-01-08 | 2016-08-03 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| CN106531680A (zh) * | 2015-09-09 | 2017-03-22 | 旺宏电子股份有限公司 | 隔离结构及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8318576B2 (en) * | 2011-04-21 | 2012-11-27 | Freescale Semiconductor, Inc. | Decoupling capacitors recessed in shallow trench isolation |
| US8829642B2 (en) * | 2012-03-29 | 2014-09-09 | The Institute of Microelectronics, Chinese Academy of Science | Semiconductor device and method for manufacturing the same |
| WO2014084132A1 (ja) * | 2012-11-30 | 2014-06-05 | ピーエスフォー ルクスコ エスエイアールエル | 装置及びその製造方法 |
| US8823132B2 (en) * | 2013-01-08 | 2014-09-02 | United Microelectronics Corp. | Two-portion shallow-trench isolation |
-
2017
- 2017-05-08 CN CN201710315276.2A patent/CN108878421B/zh active Active
-
2018
- 2018-05-08 US US15/974,353 patent/US10615253B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080020542A1 (en) * | 2006-07-24 | 2008-01-24 | Josef Maynollo | Semiconductor devices and methods of manufacture thereof |
| CN102054740A (zh) * | 2009-10-30 | 2011-05-11 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN104124193A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 沟槽隔离结构的形成方法 |
| US20150054086A1 (en) * | 2013-08-21 | 2015-02-26 | Micron Technology, Inc. | Semiconductor Device and Method for Manufacturing Same |
| CN105826379A (zh) * | 2015-01-08 | 2016-08-03 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| CN106531680A (zh) * | 2015-09-09 | 2017-03-22 | 旺宏电子股份有限公司 | 隔离结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180323257A1 (en) | 2018-11-08 |
| CN108878421B (zh) | 2021-07-06 |
| US10615253B2 (en) | 2020-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734082B2 (en) | Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape | |
| CN104282616B (zh) | 形成浅沟槽隔离结构的方法 | |
| CN101621073A (zh) | 半导体器件及半导体器件的制造方法 | |
| CN107958871B (zh) | 半导体装置及其制造方法 | |
| CN107452679A (zh) | 半导体装置及其制造方法 | |
| US20150064929A1 (en) | Method of gap filling | |
| CN102341906B (zh) | 通过减少非均匀性沉积的包括沟道半导体合金的晶体管中的阈值电压变异的减少 | |
| US20160233105A1 (en) | Method of forming a trench in a semiconductor device | |
| CN109427666A (zh) | 半导体装置及其制造方法 | |
| CN103943621B (zh) | 浅沟槽隔离结构及其形成方法 | |
| TW200529317A (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
| CN110880472A (zh) | 具有浅沟槽隔离结构的半导体器件及其制备方法 | |
| US7977187B2 (en) | Method of fabricating a buried-gate semiconductor device and corresponding integrated circuit | |
| US9130014B2 (en) | Method for fabricating shallow trench isolation structure | |
| KR20100059297A (ko) | 반도체 소자의 제조 방법 | |
| CN108878421A (zh) | 半导体装置及其制造方法 | |
| TW200537641A (en) | Method of fabricating a shallow trench isolation | |
| CN108091611A (zh) | 半导体装置及其制造方法 | |
| CN103545241A (zh) | 浅沟槽隔离制造方法 | |
| US8633113B2 (en) | Method for fabricating a bottom oxide layer in a trench | |
| JP2021513213A (ja) | 縦型電界効果トランジスタ（ｖｆｅｔ）デバイスを形成する方法およびｖｆｅｔデバイス | |
| US8664050B2 (en) | Structure and method to improve ETSOI MOSFETS with back gate | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| CN109830433A (zh) | 制作半导体元件的方法 | |
| US7713827B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |