CN108878394A - 功率封装结构及其引线框 - Google Patents
功率封装结构及其引线框 Download PDFInfo
- Publication number
- CN108878394A CN108878394A CN201810846759.XA CN201810846759A CN108878394A CN 108878394 A CN108878394 A CN 108878394A CN 201810846759 A CN201810846759 A CN 201810846759A CN 108878394 A CN108878394 A CN 108878394A
- Authority
- CN
- China
- Prior art keywords
- pin
- group
- protruding portion
- package structure
- power package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本申请公开了功率封装结构及其引线框。该引线框包括:第一组引脚,所述第一组引脚的第一表面提供用于内部电连接的第一接触面,以及第二组引脚,所述第二组引脚的第一表面提供用于内部电连接的第二接触面,所述第二组引脚分别包括导电条和在导电条的至少一个侧边延伸的多个突出部,其中,所述多个突出部的宽度方向与所述导电条的侧边平行,并且,所述多个突出部的宽度随着与所述导电条的侧边之间的距离而变化。该功率封装结构中的引线框采用引脚的突出部提供与一组导电柱电连接的接触面,以提高电流承载能力和减小产品尺寸。
Description
技术领域
本发明涉及集成半导体技术领域,更具体地,涉及功率封装结构及其引线框。
背景技术
在消费类电子产品中,例如,充电器、液晶电视、医疗电子等设备中,广泛地使用功率封装结构产品,例如,大电流DC-DC变换器。功率封装结构产品的主要性能参数包括大电流和低功耗。为了实现低功耗,就要求电流路径上的内部电阻较小。功率封装结构产品的内部电阻不仅包括芯片内的有源元件的导通电阻,而且包括在封装结构中引入的接触电阻和布线电阻。因此,功率封装结构产品采用的封装结构也是影响性能参数的主要因素。
在用于功率封装结构产品的封装结构中,采用倒装芯片(flip-chip)方式将芯片电连接至引线框,以代替传统的键合线连接方式。传统的键合线连接可以比较灵活地采用通用的引线框,但对于倒装芯片连接,往往需要针对芯片的焊垫布局开发对应的引线框。如果只是考虑增大电流通道的截面积,那么开发出的引线框的接触面的面积比较大,从而导致最终产品尺寸比较大。
因此,针对功率封装结构产品,期望可以提供兼顾大电流、低功耗和小产品尺寸需求的功率封装结构。
发明内容
鉴于上述问题,本发明的目的在于提供一种功率封装封结构及其引线框,其中引线框采用引脚的突出部提供与一组导电柱电连接的接触面以提高电流承载能力和减小产品尺寸。
根据本发明的一方面,提供了一种用于功率封装结构的引线框,包括:第一组引脚,所述第一组引脚的第一表面提供用于内部电连接的第一接触面,以及第二组引脚,所述第二组引脚的第一表面提供用于内部电连接的第二接触面,所述第二组引脚分别包括导电条和在所述导电条的至少一个侧边延伸的多个突出部,其中,所述多个突出部的宽度方向与所述导电条的侧边平行,并且,所述多个突出部的宽度随着与所述导电条的侧边之间的距离而变化。
优选地,所述第一组引脚呈指状;所述第二组引脚呈分支状。
优选地,所述第二接触面的形状包括台阶形状。
优选地,所述台阶形状的阶数大于等于2。
优选地,所述多个突出部的宽度随着与所述导电条的侧边之间的距离增加而减小。
优选地,所述多个突出部的宽度随着与所述导电条的侧边之间的距离增加而增加。
优选地,所述第一组引脚包括与其第一表面相对的第二表面以及从所述第二表面突出的管脚部分;所述第二组引脚包括与其第一表面相对的第二表面以及从所述第二表面突出的管脚部分。
优选地,所述第二组引脚中彼此相邻引脚的多个突出部交错排列。
优选地,所述第二组引脚中彼此相邻引脚的多个突出部之间的最小间距大于等于500微米。
根据本发明的另一方面,提供了一种功率封装结构,包括:引线框,包括不同形状的第一组引脚和第二组引脚;芯片,包括分别与第一组引脚和第二组引脚形状对应的第一组焊垫和第二组焊垫;多个导电柱,将所述芯片固定在所述引线框上并且实现二者之间的电连接;以及封装体,用于覆盖所述引线框、所述芯片和所述多个导电柱,其中,所述第一组引脚的第一表面提供与所述多个导电柱的底端电连接的第一接触面,所述第二组引脚的第一表面提供与所述多个导电柱的底端电连接的第二接触面,所述第二组引脚分别包括导电条和在所述导电条的至少一个侧边延伸的多个突出部,其中,所述多个突出部的宽度方向与所述导电条的侧边平行,并且,所述多个突出部的宽度随着与所述导电条的侧边之间的距离而变化。
优选地,所述第一引脚呈指状;所述第二引脚呈分支状。
优选地,所述多个突出部中的每个突出部上设置有一组导电柱。
优选地,所述第二接触面的形状包括台阶形状。
优选地,所述台阶形状的阶数大于等于2。
优选地,所述导电柱的位置和数量与所述台阶形状的位置和数量相对应。
优选地,每个所述台阶形状对应的所述导电柱的数量大于或等于2。
优选地,所述多个突出部的宽度随着与所述导电条的侧边之间的距离增加而减小。
优选地,所述一组导电柱中导电柱的直径随着与所述导电条的侧边之间的距离增加而减小。
优选地,所述多个突出部的宽度随着与所述导电条的侧边之间的距离增加而增加。
优选地,所述一组导电柱中导电柱的直径随着与所述导电条的侧边之间的距离增加而增加。
优选地,所述第一组引脚包括与其第一表面相对的第二表面以及从所述第二表面突出的管脚部分;所述第二组引脚包括与其第一表面相对的第二表面以及从所述第二表面突出的管脚部分。
优选地,所述管脚部分的表面从所述封装体中露出,用于与外部电路之间的电连接。
优选地,所述第二组引脚中彼此相邻引脚的多个突出部交错排列。
优选地,所述第二组引脚中彼此相邻引脚的多个突出部之间的最小间距大于等于500微米。
优选地,所述导电柱的形状包括圆柱或圆角型长方体。
根据本发明的实施例的功率封装封结构,其中,引线框的第一组引脚提供大致矩形的接触面,第二组引脚的多个突出部分别提供台阶状的接触面。进一步地,在接触面上可以连接多个导电柱。突出部的宽度随着与所述导电条的侧边之间的距离而变化。与采用矩形接触面的引脚相比,采用台阶状接触面的引脚可以提供更大的接触面积。该接触面允许连接一组导电柱,从而增加了导电柱的数量。因此,根据该实施例的功率封装结构使用的引线框可以提高电流承载能力和减小产品尺寸。
根据本发明的优选实施例的功率封装结构,其中,采用不同尺寸的一组导电柱连接在第二组引脚的接触面上,与采用单一尺寸的一组导电柱相比,可以提高电流路径的截面积与封装面积之间的比例。因此,该优选实施例的功率封装结构与不同尺寸的导电柱相结合,可以进一步提高电流承载能力和减小产品尺寸。
根据本发明的优选实施例的功率封装结构,其中,导电柱形状为圆柱或圆角长方体,导电柱与芯片焊垫的形状匹配,圆柱或圆角长方体导电柱可以与焊垫具备更多的接触面积,增加导电路径。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据本发明第一实施例的功率封装封结构的内部透视图。
图2示出图1所示功率封装结构中的引线框的俯视图。
图3a示出图1所示功率封装结构中的芯片的仰视图。
图3b示出图3a的替代实施例的所示功率封装结构中的芯片的仰视图。
图4示出图1所示功率封装结构的截面图。
图5示出根据第二实施例的功率封装结构中引线框的俯视图。
图6示出根据第二实施例的功率封装结构中芯片的仰视图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现,以下将描述其中一些示例。
图1示出根据本发明第一实施例的功率封装封结构的内部透视图。
如图所示,功率封装结构100包括引线框110、位于引线框110上方的芯片120、以及将芯片120的焊垫与引线框110电连接的导电柱130。为了清楚起见,在图中未示出覆盖引线框110和芯片120的塑封体,并且将引线框110和芯片120分离示出。
在实际的产品中,如箭头所示,芯片120的焊垫接触导电柱130的上端,引线框110的接触面接触导电柱130的下端,从而采用倒装芯片的方法将芯片120安装在引线框110上,并且实现二者之间的电连接。导电柱130是在芯片120的焊垫利用电镀或化学镀方法生长形成的柱状物。导电柱130的下端采用回流焊接固定在引线框110的接触面上。最后,通过塑封体将结合好的引线框110、芯片120和导电柱130全部包封起来,从而形成功率封装结构100。功率封装结构100的封装外形通常为QFN、DFN。
引线框110包括第一组引脚111,以及第二组引脚112和113。第一组引脚111和第二组引脚112和113分别由金属组成,例如铜。第一组引脚111和第二组引脚112和113中的引脚例如分别包括不同厚度的多个部分。例如,该引脚包括相对的第一表面和第二表面,第一表面为平整表面,用于提供与导电柱130相连接的接触面,第二表面上形成有突出的管脚部分。在封装完成后,引脚的主体部分位于塑封体内,仅管脚部分可以暴露在塑封体外,用于与外部电路相连接。
在该实施例中,引脚的主体部分的厚度小于管脚部分的厚度,从而可以提升产品的可靠性,因为管脚部分暴露于塑封体外,与塑封体结合力差一些,暴露部分越多结合力越差,封装结构就容易受到潮湿的影响。因此,除了用于提供管脚必需的面积之外,引脚的大部分面积应当用于主体部分。
在该实施例中,第一组引脚111提供大致矩形的接触面,第二组引脚112和113的多个突出部分别提供台阶状接触面。进一步地,在接触面上可以连接多个导电柱130。突出部的宽度随着与所述导电条的侧边之间的距离而变化。与采用矩形接触面的引脚相比,采用台阶状接触面的引脚可以提供更大的接触面积。该台阶状接触面允许连接多个导电柱,采用多个导电柱130可以增加导电柱的数量。因此,根据该实施例的功率封装结构使用的引线框可以提高电流承载能力和减小产品尺寸。
在该实施例中,突出部的宽度随着与导电条的侧边之间的距离增加而减小,多个导电柱130的直径随着与导电条的侧边之间的距离增加而减小。在替代的实施例中,突出部的宽度随着与所述导电条的侧边之间的距离增加而增加,多个导电柱130的直径随着与导电条的侧边之间的距离增加而增加。在优选的实施例中,多个导电柱130的直径与突出部的宽度变化一致。
在该实施例中,突出部提供的接触面为台阶状,突出部的宽度随着与导电条的侧边之间的距离而阶跃变化。在替代的实施例中,突出部提供的接触面为梯形,突出部的宽度随着与导电条的侧边之间的距离而连续变化。
根据优选实施例的功率封装结构,其中,采用不同尺寸的多个导电柱连接在第二组引脚的接触面上,与采用单一尺寸的多个导电柱相比,可以提高电流路径的截面积与封装面积之间的比例。因此,该优选实施例的功率封装结构使用的引线框与不同尺寸的导电柱相结合,可以进一步提高电流承载能力和减小产品尺寸。
图2示出图1所示功率封装结构中的引线框的俯视图。在图中以虚线框示出了塑封体150。
如图所示,引线框110包括第一组引脚111,以及第二组引脚112和113。第一组引脚111、第二组引脚112和113分别包括彼此相对的第一表面和第二表面,第一表面为平整的表面,用于提供内部电连接的接触面,第二表面上形成有突出的管脚部分111p、112p和113p,用于与外部电路电连接。
进一步地,第一组引脚111中的多个引脚分别为指状,接触面大致为矩形,多个引脚彼此平行或并排排列。第二组引脚112和113中的多个引脚分别为分支状。第二组引脚112包括导电条112a以及在导电条112a上的一个侧边延伸的多个突出部112b。第二组引脚113包括导电条113a以及在导电条113a上的两个相对侧边延伸的多个突出部113b和113c。第二组引脚112的多个突出部112b与相邻的第二组引脚113的多个突出部113b彼此相对且交错排列。
第一组引脚111、第二组引脚112和113中的不同引脚之间的最小间距d至少为500微米。这个封装结构是用在功率封装结构产品上的,这类产品应用时不同的引脚往往有些是高压引脚、有些是低压引脚,因此需要留有一些间距以避免高压击穿。
在该实施例中,第二组引脚112和113的突出部提供两层台阶状的接触面。该突出部的宽度方向与导电条的侧边平行,并且,该突出部的宽度随着与导电条的侧边之间的距离的增加而减小。参照图1所述,在接触面上可以连接两个或更多个导电柱130。在优选的实施例中,多个导电柱130的直径与突出部的宽度变化相对应,例如,随着与导电条的侧边之间的距离的增加而减小。
图3a示出图1所示功率封装结构中的芯片的仰视图。在图中以虚线框示出了塑封体150。
如图所示,芯片120与引脚框110相对的表面上形成有第一组焊垫121、以及第二组焊垫122和123。
在功率封装结构中,芯片120的内部包括控制模块和功率模块,其中,控制模块可以使用尺寸较小的第一组焊垫121,功率模块可以使用尺寸较大的第二组焊垫122和123。
第一组焊垫121包括多个焊垫,所述多个焊垫分别为块状,接触面大致为矩形,多个焊垫彼此平行或并排排列。第二组焊垫123为条状,包括导电条123a以及在导电条123a的端部延伸的突出部123b和123c。芯片120中的第二组焊垫123的突出部123b和123c与引线框110中的第二组引脚113的突出部113b和113c相对应。第二组焊垫122围绕第二组焊垫123,并且与第二组焊垫123的形状互补,从而包括互补的突出部122a。
进一步地,在第一组焊垫121中的各个焊垫上生长导电柱131,在第二组焊垫123和123中的各个焊垫上多个导电柱132和133,导电柱的形状包括圆柱。导电柱131、132和133例如由铜组成。
在该实施例中,第二组焊垫122和123的突出部提供阶数为2的台阶形状的接触面。该突出部的宽度方向与导电条的侧边平行,并且,该突出部的宽度随着与导电条的侧边之间的距离的增加而减小。参照图1所述,在接触面上可以连接两个或更多个导电柱。在优选的实施例中,多个导电柱的直径与突出部的宽度变化相对应,例如,随着与导电条的侧边之间的距离的增加而减小。然而本发明的第一实施例并不限于此,本领域技术人员可根据需要对导电柱的形状、台阶形状的阶数进行其它设置。
图3b示出图3a的替代实施例的所示功率封装结构中的芯片的仰视图。
如图所示,在第一组焊垫121中的各个焊垫上生长导电柱131,在第二组焊垫122和123中的各个焊垫上多个导电柱132和133。导电柱形状为圆角长方体。其优点是与芯片第二组焊垫122和123形状匹配,圆角长方体导电柱可以与焊垫具备更多的接触面积,增加导电路径。导电柱131、132和133例如由铜组成。
图4示出图1所示功率封装结构的截面图。该截面图沿着图2中的线AA截取。在图中以虚线框示出了塑封体150。
如图所示,采用倒装芯片的方法将芯片120安装在引线框110上,并且实现二者之间的电连接。
引线框110包括第一组引脚111,以及第二组引脚112和113。第一组引脚111、第二组引脚112和113分别包括彼此相对的第一表面和第二表面,第一表面为平整的表面,用于提供内部电连接的接触面,第二表面上形成有突出的管脚部分111p、112p和113p,用于与外部电路电连接。
第一组引脚111提供大致矩形的接触面,第二组引脚112和113提供台阶状接触面。第一组引脚111的接触面上连接导电柱131。第二组引脚112和113的突出部提供两层台阶状的接触面,在接触面上可以连接两个或更多个导电柱132和133。在优选的实施例中,多个导电柱132和133的直径与突出部的宽度变化相对应,例如,随着与导电条的侧边之间的距离的增加而减小。如图所示,导电柱的133的直径小于导电柱132的直径。
图5示出根据第二实施例的功率封装结构中引线框的俯视图,图6示出根据第二实施例的功率封装结构中芯片的仰视图。
在图5、图6中以虚线框示出了塑封体150。
如图5所示,引线框210包括第一组引脚211,以及第二组引脚212和213。第一组引脚211、第二组引脚212和213分别包括彼此相对的第一表面和第二表面,第一表面为平整的表面,用于提供内部电连接的接触面,第二表面上形成有突出的管脚部分211p、212p和213p,用于与外部电路电连接。
第一组引脚211中的多个引脚分别为指状,接触面大致为矩形,多个引脚彼此平行或并排排列。第二组引脚212和213中的多个引脚分别为分支状。第二组引脚212包括导电条212a以及在导电条212a上的一个侧边延伸的多个突出部212b。第二组引脚213包括导电条213a以及在导电条213a上的两个相对侧边延伸的多个突出部213b和213c。第二组引脚212的多个突出部212b与第二组引脚213的多个突出部213b彼此相对且交错排列。
如图6所示,芯片220与引脚框210相对的表面上形成有第一组焊垫221、以及第二组焊垫222和223。
在功率封装结构中,芯片220的内部包括控制模块和功率模块,其中,控制模块可以使用尺寸较小的第一组焊垫221,功率模块可以使用尺寸较大的第二组焊垫222和223。
第一组焊垫221包括多个焊垫,所述多个焊垫分别为块状,接触面大致为矩形,多个焊垫彼此平行或并排排列。第二组焊垫223为条状,包括导电条223a以及在导电条223a的端部延伸的突出部223b和223c。芯片220中的第二组焊垫223的突出部223b和223c与引线框210中的第二组引脚213的突出部213b和213c相对应。第二组焊垫222围绕第二组焊垫223,并且与第二组焊垫223的形状互补,从而包括互补的突出部222a。
进一步地,在第一组焊垫221中的各个焊垫上生长导电柱231,在第二组焊垫222和223中的各个焊垫上多个导电柱232和233,导电柱的形状包括圆柱。导电柱231、232和233例如由铜组成。
在一些替代实施例中,在第一组焊垫221中的各个焊垫上生长导电柱231,在第二组焊垫222和223中的各个焊垫上多个导电柱232和233。导电柱形状为圆角长方体。其优点是与芯片第二组焊垫222和223形状匹配,圆角长方体导电柱可以与焊垫具备更多的接触面积,增加导电路径。
根据第二实施例的功率封装结构中的引线框与第一实施例不同之处在于接触面的形状。
在该实施例中,第二组引脚212和213的突出部提供阶数为3的台阶形状的接触面。该突出部的宽度方向与导电条的侧边平行,并且,该突出部的宽度随着与导电条的侧边之间的距离的增加而减小。参照图1所述,在接触面上可以连接三个或更多个导电柱。在优选的实施例中,多个导电柱的直径与突出部的宽度变化相对应,例如,随着与导电条的侧边之间的距离的增加而减小。然而本发明的第二实施例并不限于此,本领域技术人员可根据需要对导电柱的形状、台阶形状的阶数进行其它设置。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化,包括但不限于对电路的局部构造的变更、对元器件的类型或型号的替换。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (25)
1.一种用于功率封装结构的引线框,包括:
第一组引脚,所述第一组引脚的第一表面提供用于内部电连接的第一接触面,以及
第二组引脚,所述第二组引脚的第一表面提供用于内部电连接的第二接触面,所述第二组引脚分别包括导电条和在所述导电条的至少一个侧边延伸的多个突出部,
其中,所述多个突出部的宽度方向与所述导电条的侧边平行,并且,所述多个突出部的宽度随着与所述导电条的侧边之间的距离而变化。
2.根据权利要求1所述的引线框,其中,所述第一组引脚呈指状;
所述第二组引脚呈分支状。
3.根据权利要求1所述的引线框,其中,所述第二接触面的形状包括台阶形状。
4.根据权利要求3所述的引线框,其中,所述台阶形状的阶数大于等于2。
5.根据权利要求1所述的引线框,其中,所述多个突出部的宽度随着与所述导电条的侧边之间的距离增加而减小。
6.根据权利要求1所述的引线框,其中,所述多个突出部的宽度随着与所述导电条的侧边之间的距离增加而增加。
7.根据权利要求1所述的引线框,其中,所述第一组引脚包括与其第一表面相对的第二表面以及从所述第二表面突出的管脚部分;
所述第二组引脚包括与其第一表面相对的第二表面以及从所述第二表面突出的管脚部分。
8.根据权利要求1所述的引线框,其中,所述第二组引脚中彼此相邻引脚的多个突出部交错排列。
9.根据权利要求8所述的引线框,其中,所述第二组引脚中彼此相邻引脚的多个突出部之间的最小间距大于等于500微米。
10.一种功率封装结构,包括:
引线框,包括不同形状的第一组引脚和第二组引脚;
芯片,包括分别与第一组引脚和第二组引脚形状对应的第一组焊垫和第二组焊垫;
多个导电柱,将所述芯片固定在所述引线框上并且实现二者之间的电连接;以及
封装体,用于覆盖所述引线框、所述芯片和所述多个导电柱,
其中,所述第一组引脚的第一表面提供与所述多个导电柱的底端电连接的第一接触面,
所述第二组引脚的第一表面提供与所述多个导电柱的底端电连接的第二接触面,所述第二组引脚分别包括导电条和在所述导电条的至少一个侧边延伸的多个突出部,
其中,所述多个突出部的宽度方向与所述导电条的侧边平行,并且,所述多个突出部的宽度随着与所述导电条的侧边之间的距离而变化。
11.根据权利要求10所述的功率封装结构,其中,所述第一引脚呈指状;
所述第二引脚呈分支状。
12.根据权利要求10所述的功率封装结构,其中,所述多个突出部中的每个突出部上设置有一组导电柱。
13.根据权利要求12所述的功率封装结构,其中,所述第二接触面的形状包括台阶形状。
14.根据权利要求13所述的功率封装结构,其中,所述台阶形状的阶数大于等于2。
15.根据权利要求14所述的功率封装结构,其中,所述导电柱的位置和数量与所述台阶形状的位置和数量相对应。
16.根据权利要求15所述的功率封装结构,其中,每个所述台阶形状对应的所述导电柱的数量大于或等于2。
17.根据权利要求12所述的功率封装结构,其中,所述多个突出部的宽度随着与所述导电条的侧边之间的距离增加而减小。
18.根据权利要求17所述的功率封装结构,其中,所述一组导电柱中导电柱的直径随着与所述导电条的侧边之间的距离增加而减小。
19.根据权利要求12所述的功率封装结构,其中,所述多个突出部的宽度随着与所述导电条的侧边之间的距离增加而增加。
20.根据权利要求12所述的功率封装结构,其中,所述一组导电柱中导电柱的直径随着与所述导电条的侧边之间的距离增加而增加。
21.根据权利要求10所述的功率封装结构,其中,所述第一组引脚包括与其第一表面相对的第二表面以及从所述第二表面突出的管脚部分;
所述第二组引脚包括与其第一表面相对的第二表面以及从所述第二表面突出的管脚部分。
22.根据权利要求21所述的功率封装结构,其中,所述管脚部分的表面从所述封装体中露出,用于与外部电路之间的电连接。
23.根据权利要求10所述的功率封装结构,其中,所述第二组引脚中彼此相邻引脚的多个突出部交错排列。
24.根据权利要求23所述的功率封装结构,其中,所述第二组引脚中彼此相邻引脚的多个突出部之间的最小间距大于等于500微米。
25.根据权利要求10-24任一所述的功率封装结构,其中,所述导电柱的形状包括圆柱或圆角型长方体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810846759.XA CN108878394A (zh) | 2018-07-27 | 2018-07-27 | 功率封装结构及其引线框 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810846759.XA CN108878394A (zh) | 2018-07-27 | 2018-07-27 | 功率封装结构及其引线框 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108878394A true CN108878394A (zh) | 2018-11-23 |
Family
ID=64306346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810846759.XA Pending CN108878394A (zh) | 2018-07-27 | 2018-07-27 | 功率封装结构及其引线框 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108878394A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113257769A (zh) * | 2020-02-10 | 2021-08-13 | 台达电子工业股份有限公司 | 封装结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521691A (ja) * | 1991-12-05 | 1993-01-29 | Hitachi Ltd | 半導体装置及びその組立方法 |
US20050017332A1 (en) * | 2003-07-17 | 2005-01-27 | Elie Awad | Asymmetric partially-etched leads for finer pitch semiconductor chip package |
CN103000592A (zh) * | 2011-08-29 | 2013-03-27 | 富晶电子股份有限公司 | 封装结构 |
CN103633056A (zh) * | 2013-12-06 | 2014-03-12 | 矽力杰半导体技术(杭州)有限公司 | 引线框、封装组件及其制造方法 |
CN208819870U (zh) * | 2018-07-27 | 2019-05-03 | 杭州士兰微电子股份有限公司 | 功率封装结构及其引线框 |
-
2018
- 2018-07-27 CN CN201810846759.XA patent/CN108878394A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521691A (ja) * | 1991-12-05 | 1993-01-29 | Hitachi Ltd | 半導体装置及びその組立方法 |
US20050017332A1 (en) * | 2003-07-17 | 2005-01-27 | Elie Awad | Asymmetric partially-etched leads for finer pitch semiconductor chip package |
CN103000592A (zh) * | 2011-08-29 | 2013-03-27 | 富晶电子股份有限公司 | 封装结构 |
CN103633056A (zh) * | 2013-12-06 | 2014-03-12 | 矽力杰半导体技术(杭州)有限公司 | 引线框、封装组件及其制造方法 |
CN208819870U (zh) * | 2018-07-27 | 2019-05-03 | 杭州士兰微电子股份有限公司 | 功率封装结构及其引线框 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113257769A (zh) * | 2020-02-10 | 2021-08-13 | 台达电子工业股份有限公司 | 封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6380635B1 (en) | Apparatus and methods for coupling conductive leads of semiconductor assemblies | |
CN102714201B (zh) | 半导体封装和方法 | |
CN107026575B (zh) | 堆栈电子结构 | |
CN105826209B (zh) | 一种封装结构及其制造方法 | |
CN104603948A (zh) | 垂直堆叠的功率fet和具有低导通电阻的同步降压转换器 | |
CN102983114B (zh) | 具有超薄封装的高性能功率晶体管 | |
CN103050467B (zh) | 封装结构及其制造方法 | |
US7858447B2 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
KR20120101885A (ko) | 패키지 모듈 | |
CN109360808A (zh) | 多层封装集成电路芯片的叠层集成电路封装结构 | |
CN208819870U (zh) | 功率封装结构及其引线框 | |
CN108878394A (zh) | 功率封装结构及其引线框 | |
EP1246243A3 (en) | Semiconductor package and manufacturing method thereof | |
CN207587728U (zh) | 半导体装置 | |
CN107910313B (zh) | 一种新型半导体封装结构及其封装方法及电子产品 | |
CN1437233A (zh) | 封装的半导体器件及其形成方法 | |
CN208819863U (zh) | 功率封装结构 | |
CN105489578B (zh) | 叠层芯片封装结构 | |
CN109755210A (zh) | 半导体封装 | |
KR101219086B1 (ko) | 패키지 모듈 | |
CN212113711U (zh) | 一种引线框架及to封装结构 | |
CN113508461B (zh) | 半导体装置 | |
CN209374221U (zh) | 可支撑式封装器件和封装组件 | |
CN205984972U (zh) | 一种引线框架结构 | |
JP5264797B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |