CN113257769A - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN113257769A
CN113257769A CN202010662696.XA CN202010662696A CN113257769A CN 113257769 A CN113257769 A CN 113257769A CN 202010662696 A CN202010662696 A CN 202010662696A CN 113257769 A CN113257769 A CN 113257769A
Authority
CN
China
Prior art keywords
base
extension
package structure
distance
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010662696.XA
Other languages
English (en)
Inventor
李芃昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anchorage Semiconductor Co ltd
Original Assignee
Delta Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Inc filed Critical Delta Electronics Inc
Publication of CN113257769A publication Critical patent/CN113257769A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开提供一种封装结构，包括：一导线架，包括一第一部分与一第二部分，该第一部分包括一第一基部与多个第一延伸部，该多个第一延伸部连接该第一基部，该第二部分包括一第二基部与多个第二延伸部，该多个第二延伸部连接该第二基部，且该多个第一延伸部与该多个第二延伸部彼此以交错方式排列；以及一芯片，设置于该导线架的该第一部分中一部分的该多个第一延伸部与该第二部分中一部分的该多个第二延伸部上。

Description

封装结构
技术领域
本公开涉及一种封装结构，特别涉及一种具有梳状导线架的封装结构。
背景技术
在平面型功率元件中，需要芯片中的金属结构来收集电流，之后，藉由锡球或导线将电流引导至导线架(leadframe)或基板。
然而，由于芯片中的金属结构太薄、可传输的电流受到限制、以及在金属结构上存在电压差异，造成元件的开启时间无法同步。
因此，开发一种于元件操作期间可达到均匀且稳定的电流密度及电压的封装结构是众所期待的。
发明内容
有鉴于此，本公开的目的在于提供一种封装结构，可达到均匀且稳定的电流密度及电压。
根据本公开的一实施例，提供一种封装结构，包括：一导线架，包括一第一部分与一第二部分，该第二部分相对于该第一部分，其中该第一部分包括一第一基部与多个第一延伸部，该多个第一延伸部连接该第一基部，该第二部分包括一第二基部与多个第二延伸部，该多个第二延伸部连接该第二基部，且该多个第一延伸部与该多个第二延伸部彼此以交错方式排列；以及一芯片，设置于该导线架的该第一部分中一部分的该多个第一延伸部与该第二部分中一部分的该多个第二延伸部上。
在部分实施例中，该导线架由金属所构成。在部分实施例中，该第一部分与该第二部分为梳状结构。在部分实施例中，该第一部分的该多个第一延伸部朝向该第二部分的该第二基部延伸，以及该第二部分的该多个第二延伸部朝向该第一部分的该第一基部延伸。在部分实施例中，该第一部分的该多个第一延伸部与该第二部分的该多个第二延伸部为共平面。
在部分实施例中，于该第一部分的该第一延伸部与该第二部分的该第二基部之间形成一第一距离。在部分实施例中，于该第一部分的该第一基部与该第二部分的该第二基部之间形成一第二距离。在部分实施例中，该第二距离大于或等于该第一距离的三倍。在部分实施例中，该第一距离介于100微米至500微米。
在部分实施例中，该第一部分的该第一延伸部与该第二部分的该第二延伸部具有一第一厚度。在部分实施例中，该第一部分的该第一基部与该第二部分的该第二基部具有一第二厚度。在部分实施例中，该第二厚度大于或等于该第一厚度的二倍。在部分实施例中，该第二厚度与该第一厚度的差值大于或等于100微米。在部分实施例中，该第二厚度介于200微米至400微米。
在部分实施例中，该第一部分的该第一延伸部具有一底部与一顶部，该底部连接该第一基部，该顶部朝向该第二部分的该第二基部，且该第一延伸部具有一宽度，自该第一延伸部的该底部至该顶部逐渐减小。在部分实施例中，该第一部分的该第一延伸部具有一长度与一平均宽度，该长度大于或等于该平均宽度的三倍。
在部分实施例中，该芯片藉由锡球(solder balls)设置于该第一部分中一部分的该多个第一延伸部与该第二部分中一部分的该多个第二延伸部上。在部分实施例中，该芯片藉由铜柱(copper pillars)设置于该第一部分中一部分的该多个第一延伸部与该第二部分中一部分的该多个第二延伸部上。在部分实施例中，该芯片藉由锡膏(solder paste)、银膏(silver paste)或锡条(solder bar)设置于该第一部分中一部分的该多个第一延伸部与该第二部分中一部分的该多个第二延伸部上。
在部分实施例中，该第一部分中一部分的该第一基部更包括朝向该第二部分的该第二基部延伸至一位置，位于该第一部分中一部分的该第一延伸部下方。在部分实施例中，于该第一部分的该第一基部与该第二部分的该第二基部之间形成一第三距离。在部分实施例中，该第三距离大于或等于该第一距离的三倍。
在部分实施例中，本公开封装结构更包括一封装材料，覆盖该芯片与一部分的该导线架，露出该导线架中该第一部分的该第一基部与该第二部分的该第二基部的侧壁与底部。
在本公开中，提供一种具有特定梳状导线架(comb-like leadframe)的封装结构。考虑了导线架某些适当的尺寸与结构配置，例如，第一基部与第二基部之间的距离可大于或等于第一延伸部与第二基部之间的距离的大约三倍，或是基部的厚度可大于或等于延伸部的厚度的大约二倍，或是延伸部的形状可为梯形等。当第一延伸部与第二基部之间的距离小于100微米时，此时的绝缘距离是不足的。当第一延伸部与第二基部之间的距离大于500微米时，芯片的尺寸将超出延伸部的范围，而影响电流传导。当延伸部的厚度太厚时，则存在着延伸部从封装材料中暴露出来的风险。此外，梯形的延伸部提高了电流传导的均匀性。当沿着芯片收集电流时，它不再仅能藉由芯片中的金属结构传导，而是加上与金属结构结合的“延伸部”。藉由将芯片设置在从梳状导线架的基部突出的延伸部上，可增加供电流传导的总横截面积，进一步增加载流。截面积的增加也同时降低了电阻值，因此，当电流通过时，所产生的电压差会减小，进而在元件操作期间达到均匀且稳定的电流密度与电压。
以下结合附图和具体实施例对本公开进行详细描述，但不作为对本公开的限定。
附图说明
图1根据本公开的一实施例，一种封装结构的剖视图；
图2根据本公开的一实施例，一种封装结构的导线架的立体图；
图3根据本公开的一实施例，一种封装结构的导线架的俯视图；
图4根据本公开的一实施例，一种封装结构的导线架的俯视图；
图5根据本公开的一实施例，一种封装结构的剖视图；以及
图6根据本公开的一实施例，一种封装结构的剖视图。
其中，附图标记
10:封装结构
12:导线架
14:第一部分
16:第二部分
18a:第一基部
18a’:第一基部的延伸部分
18b:第一延伸部
20a:第二基部
20b:第二延伸部
22:芯片
24a:第一延伸部的底部
24b:第一延伸部的顶部
26a:第二延伸部的底部
26b:第二延伸部的顶部
28:锡球
30:封装材料
32a:第一基部与第二基部的侧壁
32b:第一基部与第二基部的底部
34:铜柱
36:锡膏
L:第一延伸部的长度
L’:第二延伸部的长度
S1,S1’:第一距离
S2:第二距离
S3:第三距离
T1:第一厚度
T2:第二厚度
W:第一延伸部的宽度
W’:第二延伸部的宽度
Wav:第一延伸部的平均宽度
Wav’:第二延伸部的平均宽度
具体实施方式
下面结合附图对本公开的结构原理和工作原理作具体的描述：
为了提高功率元件在操作期间其电流密度及电压的均匀性与稳定性，本公开提供一种具有梳状导线架(comb-like leadframe)的封装结构。藉由将功率元件设置在从梳状导线架的基部突出的延伸部上，可因此增加供电流传导的总横截面积，以于元件操作期间达到均匀且稳定的电流密度及电压。
请参阅图1、图2、图3，根据本公开的一实施例，提供一种封装结构10。图1为封装结构10的剖视图。图2为封装结构10的导线架(leadframe)的立体图。图3为封装结构10的导线架的俯视图。
如图1、图2所示，封装结构10包括导线架12，其包含第一部分14与第二部分16，第二部分16相对于第一部分14。第一部分14包括第一基部18a与多个第一延伸部18b(例如，两个第一延伸部18b)，第一延伸部18b连接第一基部18a。第二部分16包括第二基部20a与多个第二延伸部20b(例如，两个第二延伸部20b)，第二延伸部20b连接第二基部20a。根据不同的产品需求，在本公开中，延伸部的数量可以变化，例如，可以是三个，四个或更多，只要至少两个。第一延伸部18b与第二延伸部20b彼此以交错方式排列。在封装结构10中，芯片22设置于导线架12的第一部分14中一部分的第一延伸部18b与第二部分16中一部分的第二延伸部20b上。在部分实施例中，芯片22包括功率元件，例如，高功率元件。
在部分实施例中，导线架12由金属所构成，例如，铜或其他适合的金属材料。在第2图中，第一部分14与第二部分16为梳状结构。第一部分14的第一延伸部18b朝向第二部分16的第二基部20a延伸。第二部分16的第二延伸部20b朝向第一部分14的第一基部18a延伸。第一部分14的第一延伸部18b与第二部分16的第二延伸部20b为共平面。
在图2中，于第一部分14的第一延伸部18b与第二部分16的第二基部20a之间形成第一距离S1。于第一部分14的第一基部18a与第二部分16的第二基部20a之间形成第二距离S2。在部分实施例中，第二距离S2大于或等于第一距离S1的大约三倍。在部分实施例中，第一距离S1介于大约100微米至大约500微米。同样地，于第二部分16的第二延伸部20b与第一部分14的第一基部18a之间形成第一距离S1’。第二距离S2大于或等于第一距离S1’的大约三倍。在部分实施例中，第一距离S1’介于大约100微米至大约500微米。
在图2中，第一部分14的第一延伸部18b与第二部分16的第二延伸部20b具有第一厚度T1。在部分实施例中，第一部分14的第一基部18a与第二部分16的第二基部20a具有第二厚度T2。在部分实施例中，第二厚度T2大于或等于该第一厚度T1的大约二倍。在部分实施例中，第二厚度T2与第一厚度T1的差值大于或等于大约100微米。在部分实施例中，第二厚度T2介于大约200微米至大约400微米。
请参阅图3，第一延伸部18b具有长度L与宽度W，且长度L大于或等于宽度W的大约三倍。同样地，第二延伸部20b具有长度L’与宽度W’，且长度L’大于或等于宽度W’的大约三倍。在图3中，第一延伸部18b与第二延伸部20b的形状为矩形(长方形)。
在部分实施例中，第一延伸部18b与第二延伸部20b为其他适合的形状，例如，梯形，亦适用于本公开，如图4所示。在图4中，第一部分14的第一延伸部18b具有底部24a与顶部24b，第一延伸部18b的底部24a连接第一基部18a，第一延伸部18b的顶部24b朝向第二部分16的第二基部20a。第一延伸部18b具有宽度W，自第一延伸部18b的底部24a至顶部24b逐渐减小。第一部分14的第一延伸部18b具有长度L与平均宽度Wav，且长度L大于或等于平均宽度Wav的大约三倍。同样地，第二部分16的第二延伸部20b具有底部26a与顶部26b，第二延伸部20b的底部26a连接第二基部20a，第二延伸部20b的顶部26b朝向第一部分14的第一基部18a。第二延伸部20b具有宽度W’，自第二延伸部20b的底部26a至顶部26b逐渐减小。第二部分16的第二延伸部20b具有长度L’与平均宽度Wav’，且长度L’大于或等于平均宽度Wav’的大约三倍。
在图1中，芯片22藉由锡球(solder balls)28设置于第一部分14中一部分的第一延伸部18b与第二部分16中一部分的第二延伸部20b上。在图1中，首先，藉由例如，电镀法(electroplating)，将锡球(solder balls)28形成于芯片22上。之后，利用覆晶技术(flipchip technology)藉由锡球28将倒置的芯片22贴附于第一部分14的第一延伸部18b与第二部分16的第二延伸部20b上。
在图1中，在部分实施例中，第一部分14中一部分的第一基部18a更包括朝向第二部分16的第二基部20a延伸形成延伸部分18a’，第一基部18a的延伸部分18a’位于第一部分14中一部分的第一延伸部18a下方。在图1中，于第一部分14的第一基部18a的延伸部分18a’与第二部分16的第二基部20a之间形成第三距离S3。在部分实施例中，第三距离S3大于或等于第一距离S1的大约三倍。
在图1中，封装结构10更包括封装材料(encapsulation material)30，覆盖芯片22与一部分的导线架12，露出导线架12中第一部分14的第一基部18a与第二部分16的第二基部20a的侧壁32a与底部32b。
请参阅图5、图2、图3，根据本公开的一实施例，提供一种封装结构10。图5为封装结构10的剖视图。图2为封装结构10的导线架(leadframe)的立体图。图3为封装结构10的导线架的俯视图。
如图5、图2所示，封装结构10包括导线架12，其包含第一部分14与第二部分16，第二部分16相对于第一部分14。第一部分14包括第一基部18a与多个第一延伸部18b(例如，两个第一延伸部18b)，第一延伸部18b连接第一基部18a。第二部分16包括第二基部20a与多个第二延伸部20b(例如，两个第二延伸部20b)，第二延伸部20b连接第二基部20a。根据不同的产品需求，在本公开中，延伸部的数量可以变化，例如，可以是三个，四个或更多，只要至少两个。第一延伸部18b与第二延伸部20b彼此以交错方式排列。在封装结构10中，芯片22设置于导线架12的第一部分14中一部分的第一延伸部18b与第二部分16中一部分的第二延伸部20b上。在部分实施例中，芯片22包括功率元件，例如，高功率元件。
在部分实施例中，导线架12由金属所构成，例如，铜或其他适合的金属材料。在图2中，第一部分14与第二部分16为梳状结构。第一部分14的第一延伸部18b朝向第二部分16的第二基部20a延伸。第二部分16的第二延伸部20b朝向第一部分14的第一基部18a延伸。第一部分14的第一延伸部18b与第二部分16的第二延伸部20b为共平面。
在图2中，于第一部分14的第一延伸部18b与第二部分16的第二基部20a之间形成第一距离S1。于第一部分14的第一基部18a与第二部分16的第二基部20a之间形成第二距离S2。在部分实施例中，第二距离S2大于或等于第一距离S1的大约三倍。在部分实施例中，第一距离S1介于大约100微米至大约500微米。同样地，于第二部分16的第二延伸部20b与第一部分14的第一基部18a之间形成第一距离S1’。第二距离S2大于或等于第一距离S1’的大约三倍。在部分实施例中，第一距离S1’介于大约100微米至大约500微米。
在图2中，第一部分14的第一延伸部18b与第二部分16的第二延伸部20b具有第一厚度T1。在部分实施例中，第一部分14的第一基部18a与第二部分16的第二基部20a具有第二厚度T2。在部分实施例中，第二厚度T2大于或等于该第一厚度T1的大约二倍。在部分实施例中，第二厚度T2与第一厚度T1的差值大于或等于大约100微米。在部分实施例中，第二厚度T2介于大约200微米至大约400微米。
请参阅图3，第一延伸部18b具有长度L与宽度W，且长度L大于或等于宽度W的大约三倍。同样地，第二延伸部20b具有长度L’与宽度W’，且长度L’大于或等于宽度W’的大约三倍。在第3图中，第一延伸部18b与第二延伸部20b的形状为矩形(长方形)。
在部分实施例中，第一延伸部18b与第二延伸部20b为其他适合的形状，例如，梯形，亦适用于本公开，如图4所示。在图4中，第一部分14的第一延伸部18b具有底部24a与顶部24b，第一延伸部18b的底部24a连接第一基部18a，第一延伸部18b的顶部24b朝向第二部分16的第二基部20a。第一延伸部18b具有宽度W，自第一延伸部18b的底部24a至顶部24b逐渐减小。第一部分14的第一延伸部18b具有长度L与平均宽度Wav，且长度L大于或等于平均宽度Wav的大约三倍。同样地，第二部分16的第二延伸部20b具有底部26a与顶部26b，第二延伸部20b的底部26a连接第二基部20a，第二延伸部20b的顶部26b朝向第一部分14的第一基部18a。第二延伸部20b具有宽度W’，自第二延伸部20b的底部26a至顶部26b逐渐减小。第二部分16的第二延伸部20b具有长度L’与平均宽度Wav’，且长度L’大于或等于平均宽度Wav’的大约三倍。
在图5中，芯片22藉由铜柱(copper pillars)34设置于第一部分14中一部分的第一延伸部18b与第二部分16中一部分的第二延伸部20b上。在图5中，首先，藉由例如，电镀法(electroplating)，将铜柱(copper pillars)34形成于芯片22上。之后，利用覆晶技术(flip chip technology)藉由铜柱34将倒置的芯片22贴附于第一部分14的第一延伸部18b与第二部分16的第二延伸部20b上。
在图5中，在部分实施例中，第一部分14中一部分的第一基部18a更包括朝向第二部分16的第二基部20a延伸形成延伸部分18a’，第一基部18a的延伸部分18a’位于第一部分14中一部分的第一延伸部18a下方。在图5中，于第一部分14的第一基部18a的延伸部分18a’与第二部分16的第二基部20a之间形成第三距离S3。在部分实施例中，第三距离S3大于或等于第一距离S1的大约三倍。
在图5中，封装结构10更包括封装材料(encapsulation material)30，覆盖芯片22与一部分的导线架12，露出导线架12中第一部分14的第一基部18a与第二部分16的第二基部20a的侧壁32a与底部32b。
请参阅图6、图2、图3，根据本公开的一实施例，提供一种封装结构10。图6为封装结构10的剖视图。图2为封装结构10的导线架(leadframe)的立体图。图3为封装结构10的导线架的俯视图。
如图6、图2所示，封装结构10包括导线架12，其包含第一部分14与第二部分16，第二部分16相对于第一部分14。第一部分14包括第一基部18a与多个第一延伸部18b(例如，两个第一延伸部18b)，第一延伸部18b连接第一基部18a。第二部分16包括第二基部20a与多个第二延伸部20b(例如，两个第二延伸部20b)，第二延伸部20b连接第二基部20a。根据不同的产品需求，在本公开中，延伸部的数量可以变化，例如，可以是三个，四个或更多，只要至少两个。第一延伸部18b与第二延伸部20b彼此以交错方式排列。在封装结构10中，芯片22设置于导线架12的第一部分14中一部分的第一延伸部18b与第二部分16中一部分的第二延伸部20b上。在部分实施例中，芯片22包括功率元件，例如，高功率元件。
在部分实施例中，导线架12由金属所构成，例如，铜或其他适合的金属材料。在第2图中，第一部分14与第二部分16为梳状结构。第一部分14的第一延伸部18b朝向第二部分16的第二基部20a延伸。第二部分16的第二延伸部20b朝向第一部分14的第一基部18a延伸。第一部分14的第一延伸部18b与第二部分16的第二延伸部20b为共平面。
在图2中，于第一部分14的第一延伸部18b与第二部分16的第二基部20a之间形成第一距离S1。于第一部分14的第一基部18a与第二部分16的第二基部20a之间形成第二距离S2。在部分实施例中，第二距离S2大于或等于第一距离S1的大约三倍。在部分实施例中，第一距离S1介于大约100微米至大约500微米。同样地，于第二部分16的第二延伸部20b与第一部分14的第一基部18a之间形成第一距离S1’。第二距离S2大于或等于第一距离S1’的大约三倍。在部分实施例中，第一距离S1’介于大约100微米至大约500微米。
在图2中，第一部分14的第一延伸部18b与第二部分16的第二延伸部20b具有第一厚度T1。在部分实施例中，第一部分14的第一基部18a与第二部分16的第二基部20a具有第二厚度T2。在部分实施例中，第二厚度T2大于或等于该第一厚度T1的大约二倍。在部分实施例中，第二厚度T2与第一厚度T1的差值大于或等于大约100微米。在部分实施例中，第二厚度T2介于大约200微米至大约400微米。
请参阅图3，第一延伸部18b具有长度L与宽度W，且长度L大于或等于宽度W的大约三倍。同样地，第二延伸部20b具有长度L’与宽度W’，且长度L’大于或等于宽度W’的大约三倍。在第3图中，第一延伸部18b与第二延伸部20b的形状为矩形(长方形)。
在部分实施例中，第一延伸部18b与第二延伸部20b为其他适合的形状，例如，梯形，亦适用于本公开，如图4所示。在图4中，第一部分14的第一延伸部18b具有底部24a与顶部24b，第一延伸部18b的底部24a连接第一基部18a，第一延伸部18b的顶部24b朝向第二部分16的第二基部20a。第一延伸部18b具有宽度W，自第一延伸部18b的底部24a至顶部24b逐渐减小。第一部分14的第一延伸部18b具有长度L与平均宽度Wav，且长度L大于或等于平均宽度Wav的大约三倍。同样地，第二部分16的第二延伸部20b具有底部26a与顶部26b，第二延伸部20b的底部26a连接第二基部20a，第二延伸部20b的顶部26b朝向第一部分14的第一基部18a。第二延伸部20b具有宽度W’，自第二延伸部20b的底部26a至顶部26b逐渐减小。第二部分16的第二延伸部20b具有长度L’与平均宽度Wav’，且长度L’大于或等于平均宽度Wav’的大约三倍。
在图6中，芯片22藉由锡膏(solder paste)36设置于第一部分14中一部分的第一延伸部18b与第二部分16中一部分的第二延伸部20b上。在图6中，首先，藉由例如，网印法(screen printing)，将锡膏(solder paste)36形成于第一部分14的第一延伸部18b与第二部分16的第二延伸部20b上。之后，利用覆晶技术(flip chip technology)藉由锡膏36将倒置的芯片22贴附于第一部分14的第一延伸部18b与第二部分16的第二延伸部20b上。在部分实施例中，其他适合的导电材料，例如，银膏(silver paste)，亦适用于本公开。
在图6中，在部分实施例中，第一部分14中一部分的第一基部18a更包括朝向第二部分16的第二基部20a延伸形成延伸部分18a’，第一基部18a的延伸部分18a’位于第一部分14中一部分的第一延伸部18a下方。在图6中，于第一部分14的第一基部18a的延伸部分18a’与第二部分16的第二基部20a之间形成第三距离S3。在部分实施例中，第三距离S3大于或等于第一距离S1的大约三倍。
在图6中，封装结构10更包括封装材料(encapsulation material)30，覆盖芯片22与一部分的导线架12，露出导线架12中第一部分14的第一基部18a与第二部分16的第二基部20a的侧壁32a与底部32b。
在本公开中，提供一种具有特定梳状导线架(comb-like leadframe)的封装结构。考虑了导线架某些适当的尺寸与结构配置，例如，第一基部与第二基部之间的距离可大于或等于第一延伸部与第二基部之间的距离的大约三倍，或是基部的厚度可大于或等于延伸部的厚度的大约二倍，或是延伸部的形状可为梯形等。当第一延伸部与第二基部之间的距离小于100微米时，此时的绝缘距离是不足的。当第一延伸部与第二基部之间的距离大于500微米时，芯片的尺寸将超出延伸部的范围，而影响电流传导。当延伸部的厚度太厚时，则存在着延伸部从封装材料中暴露出来的风险。此外，梯形的延伸部提高了电流传导的均匀性。当沿着芯片收集电流时，它不再仅能藉由芯片中的金属结构传导，而是加上与金属结构结合的“延伸部”。藉由将芯片设置在从梳状导线架的基部突出的延伸部上，可增加供电流传导的总横截面积，进一步增加载流。截面积的增加也同时降低了电阻值，因此，当电流通过时，所产生的电压差会减小，进而在元件操作期间达到均匀且稳定的电流密度与电压。
当然，本公开还可有其它多种实施例，在不背离本公开精神及其实质的情况下，熟悉本领域的技术人员当可根据本公开作出各种相应的改变和变形，但这些相应的改变和变形都应属于本公开所附的权利要求的保护范围。

Claims (23)

1.一种封装结构，其特征在于，包括：
一导线架，包括一第一部分与一第二部分，该第二部分相对于该第一部分，其中该第一部分包括一第一基部与多个第一延伸部，该多个第一延伸部连接该第一基部，该第二部分包括一第二基部与多个第二延伸部，该多个第二延伸部连接该第二基部，且该多个第一延伸部与该多个第二延伸部彼此以交错方式排列；以及
一芯片，设置于该导线架的该第一部分中一部分的该多个第一延伸部与该第二部分中一部分的该多个第二延伸部上。
2.根据权利要求1的封装结构，其特征在于，该导线架由金属所构成。
3.根据权利要求1的封装结构，其特征在于，该第一部分与该第二部分为梳状结构。
4.根据权利要求3的封装结构，其特征在于，该第一部分的该多个第一延伸部朝向该第二部分的该第二基部延伸，以及该第二部分的该多个第二延伸部朝向该第一部分的该第一基部延伸。
5.根据权利要求4的封装结构，其特征在于，该第一部分的该多个第一延伸部与该第二部分的该多个第二延伸部为共平面。
6.根据权利要求5的封装结构，其特征在于，于该第一部分的该第一延伸部与该第二部分的该第二基部之间形成一第一距离。
7.根据权利要求6的封装结构，其特征在于，于该第一部分的该第一基部与该第二部分的该第二基部之间形成一第二距离。
8.根据权利要求7的封装结构，其特征在于，该第二距离大于或等于该第一距离的三倍。
9.根据权利要求6的封装结构，其特征在于，该第一距离介于100微米至500微米。
10.根据权利要求1的封装结构，其特征在于，该第一部分的该第一延伸部与该第二部分的该第二延伸部具有一第一厚度。
11.根据权利要求10的封装结构，其特征在于，该第一部分的该第一基部与该第二部分的该第二基部具有一第二厚度。
12.根据权利要求11的封装结构，其特征在于，该第二厚度大于或等于该第一厚度的二倍。
13.根据权利要求12的封装结构，其特征在于，该第二厚度与该第一厚度的差值大于或等于100微米。
14.根据权利要求11的封装结构，其特征在于，该第二厚度介于200微米至400微米。
15.根据权利要求1的封装结构，其特征在于，该第一部分的该第一延伸部具有一底部与一顶部，该底部连接该第一基部，该顶部朝向该第二部分的该第二基部，且该第一延伸部具有一宽度，自该第一延伸部的该底部至该顶部逐渐减小。
16.根据权利要求15的封装结构，其特征在于，该第一部分的该第一延伸部具有一长度与一平均宽度，该长度大于或等于该平均宽度的三倍。
17.根据权利要求1的封装结构，其特征在于，该芯片藉由锡球设置于该第一部分中一部分的该多个第一延伸部与该第二部分中一部分的该多个第二延伸部上。
18.根据权利要求1的封装结构，其特征在于，该芯片藉由铜柱设置于该第一部分中一部分的该多个第一延伸部与该第二部分中一部分的该多个第二延伸部上。
19.根据权利要求1的封装结构，其特征在于，该芯片藉由锡膏、银膏(silver paste)或锡条设置于该第一部分中一部分的该多个第一延伸部与该第二部分中一部分的该多个第二延伸部上。
20.根据权利要求6的封装结构，其特征在于，该第一部分中一部分的该第一基部更包括朝向该第二部分的该第二基部延伸至一位置，位于该第一部分中一部分的该第一延伸部下方。
21.根据权利要求20的封装结构，其特征在于，于该第一部分的该第一基部与该第二部分的该第二基部之间形成一第三距离。
22.根据权利要求21的封装结构，其特征在于，该第三距离大于或等于该第一距离的三倍。
23.根据权利要求1的封装结构，其特征在于，更包括一封装材料，覆盖该芯片与一部分的该导线架，露出该导线架中该第一部分的该第一基部与该第二部分的该第二基部的侧壁与底部。
CN202010662696.XA 2020-02-10 2020-07-10 封装结构 Pending CN113257769A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/786,139 US20210249339A1 (en) 2020-02-10 2020-02-10 Package structures
US16/786,139 2020-02-10

Publications (1)

Publication Number Publication Date
CN113257769A true CN113257769A (zh) 2021-08-13

Family

ID=69784066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010662696.XA Pending CN113257769A (zh) 2020-02-10 2020-07-10 封装结构

Country Status (4)

Country Link
US (1) US20210249339A1 (zh)
EP (1) EP3863048A1 (zh)
CN (1) CN113257769A (zh)
TW (1) TW202131464A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114226A (ja) * 1986-08-27 1988-05-19 デイジタル　イクイプメント　コ−ポレ−シヨン 外側リ−ドテ−プ自動接着方式
US20090045491A1 (en) * 2007-08-15 2009-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and leadframe thereof
CN101562163A (zh) * 2008-04-17 2009-10-21 力成科技股份有限公司 以导线架为基底的半导体封装构造及其适用的导线架
CN202259248U (zh) * 2011-08-30 2012-05-30 神锜科技股份有限公司 封装结构、小外型封装结构及其电子芯片
CN102779803A (zh) * 2011-05-10 2012-11-14 立锜科技股份有限公司 集成电路芯片封装及其制造方法
CN103390572A (zh) * 2012-05-11 2013-11-13 苏州贝斯特石英有限公司 石英舟
CN104900622A (zh) * 2014-03-06 2015-09-09 扬智科技股份有限公司 导线架以及芯片封装结构
CN108878394A (zh) * 2018-07-27 2018-11-23 杭州士兰微电子股份有限公司 功率封装结构及其引线框

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016082A (en) * 1988-09-16 1991-05-14 Delco Electronics Corporation Integrated circuit interconnect design
JPH08102517A (ja) * 1994-09-30 1996-04-16 Nec Corp 半導体装置及びリードフレーム
JP3527350B2 (ja) * 1996-02-01 2004-05-17 株式会社ルネサステクノロジ 半導体装置
US7944048B2 (en) * 2006-08-09 2011-05-17 Monolithic Power Systems, Inc. Chip scale package for power devices and method for making the same
US7999364B2 (en) * 2006-08-24 2011-08-16 Monolithic Power Systems, Inc. Method and flip chip structure for power devices
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
US9613891B2 (en) * 2015-02-24 2017-04-04 Navitas Semiconductor, Inc. Electronic packages for flip chip devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114226A (ja) * 1986-08-27 1988-05-19 デイジタル　イクイプメント　コ−ポレ−シヨン 外側リ−ドテ−プ自動接着方式
US20090045491A1 (en) * 2007-08-15 2009-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and leadframe thereof
CN101562163A (zh) * 2008-04-17 2009-10-21 力成科技股份有限公司 以导线架为基底的半导体封装构造及其适用的导线架
CN102779803A (zh) * 2011-05-10 2012-11-14 立锜科技股份有限公司 集成电路芯片封装及其制造方法
CN202259248U (zh) * 2011-08-30 2012-05-30 神锜科技股份有限公司 封装结构、小外型封装结构及其电子芯片
CN103390572A (zh) * 2012-05-11 2013-11-13 苏州贝斯特石英有限公司 石英舟
CN104900622A (zh) * 2014-03-06 2015-09-09 扬智科技股份有限公司 导线架以及芯片封装结构
CN108878394A (zh) * 2018-07-27 2018-11-23 杭州士兰微电子股份有限公司 功率封装结构及其引线框

Also Published As

Publication number Publication date
EP3863048A1 (en) 2021-08-11
US20210249339A1 (en) 2021-08-12
TW202131464A (zh) 2021-08-16

Similar Documents

Publication Publication Date Title
US10720406B2 (en) Stacked semiconductor system having interposer of half-etched and molded sheet metal
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US6501184B1 (en) Semiconductor package and method for manufacturing the same
US9048196B2 (en) Power semiconductor package
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6756658B1 (en) Making two lead surface mounting high power microleadframe semiconductor packages
US9196577B2 (en) Semiconductor packaging arrangement
US20120181676A1 (en) Power semiconductor device packaging
US20110248392A1 (en) Ball-Grid Array Device Having Chip Assembled on Half-Etched metal Leadframe
EP2889902A1 (en) Electric power semiconductor device
US8106491B2 (en) Methods of forming stacked semiconductor devices with a leadframe and associated assemblies
US10090228B1 (en) Semiconductor device with leadframe configured to facilitate reduced burr formation
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
US8283757B2 (en) Quad flat package with exposed common electrode bars
US20120181677A1 (en) Semiconductor device package with two component lead frame
JP4409064B2 (ja) パワー素子を含む半導体装置
CN113257769A (zh) 封装结构
US20110068451A1 (en) Multi-chip semiconductor connector
US7102208B1 (en) Leadframe and semiconductor package with improved solder joint strength
CN113257771A (zh) 封装结构
CN215731690U (zh) 半导体器件及引线框架
CN218039187U (zh) 一种应用于平面型功率器件的封装结构
CN219040476U (zh) 基板及封装结构
US20220301967A1 (en) Semiconductor device
KR200169976Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20221110

Address after: No. 252, Shanying Road, Guishan District, Taoyuan City, Taiwan, China, China (6/F)

Applicant after: Anchorage Semiconductor Co.,Ltd.

Address before: 252, Yingying Road, turtle mountain, Taoyuan City, Taiwan, China

Applicant before: DELTA ELECTRONICS, Inc.

TA01 Transfer of patent application right