CN108877867B - Dram虚焊的检测方法及装置 - Google Patents

Dram虚焊的检测方法及装置 Download PDF

Info

Publication number
CN108877867B
CN108877867B CN201710316239.3A CN201710316239A CN108877867B CN 108877867 B CN108877867 B CN 108877867B CN 201710316239 A CN201710316239 A CN 201710316239A CN 108877867 B CN108877867 B CN 108877867B
Authority
CN
China
Prior art keywords
detected
data
page
dram
cold joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710316239.3A
Other languages
English (en)
Other versions
CN108877867A (zh
Inventor
陈派林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allwinner Technology Co Ltd
Original Assignee
Allwinner Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allwinner Technology Co Ltd filed Critical Allwinner Technology Co Ltd
Priority to CN201710316239.3A priority Critical patent/CN108877867B/zh
Publication of CN108877867A publication Critical patent/CN108877867A/zh
Application granted granted Critical
Publication of CN108877867B publication Critical patent/CN108877867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种DRAM虚焊的检测方法，包括：向待测试的DRAM颗粒的预设参考页面与待检测页面内写入相同的初始数据；将预设参考页面中的初始数据按预设长度分为依次排列的多组参考数据，在待检测行地址线对应的待检测页面中，按所述预设长度将待检测页面中的数据分为依次排列的多组待检测数据；依次交替读取一组参考数据与一组待检测数据，并对每次读取的所述参考数据与待检测数据进行对比运算，将每次的对比结果依次记录在错误标记值中；根据错误标记值判断DRAM颗粒是否存在虚焊。本发明还涉及一种检测装置。上述DRAM虚焊的检测方法及装置只针对页的一部分空间进行操作，而非针对整个页空间进行操作，效率较高。

Description

DRAM虚焊的检测方法及装置
技术领域
本发明涉及芯片检测方法及装置，特别是涉及一种DRAM虚焊检测方法及装置。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，以下简称DRAM)，为目前市场上使用最广泛的系统内存。每一块DRAM颗粒生产完毕后，都需要通过板级检测通过后才可以投入使用。
由于DRAM地址线众多，地址线虚焊的硬件问题是DRAM检测的重点之一。传统的检测方法采用先向目标地址线对应的内存空间写入数据，然后再读取写入的数据，之后将两者进行对比的方法来进行检测。然而，这种方法需要多次对同一页空间重复读写，需要访问的DRAM空间很大，检测效率低下。
发明内容
基于此，有必要针对传统方法中检测方法检测效率低下的问题提供一种DRAM虚焊的检测方法及装置。
一种DRAM虚焊的检测方法，包括：
向待测试的DRAM颗粒的预设参考页面与待检测页面内写入相同的初始数据；
将预设参考页面中的初始数据按预设长度分为依次排列的多组参考数据，在待检测行地址线对应的待检测页面中，按所述预设长度将待检测页面中的数据分为依次排列的多组待检测数据，所述预设参考页面与待检测页面位于同一块空间内；
依次交替读取一组参考数据与一组待检测数据，并对每次读取的所述参考数据与待检测数据进行对比运算，将每次的对比结果依次记录在错误标记值中；
根据错误标记值判断DRAM颗粒是否存在虚焊。
在其中一个实施例中，根据错误标记值判断DRAM颗粒是否存在虚焊的步骤包括：判断错误标记值中的多个表示位是否为零；若错误标记值中的任一表示位不为零，则根据表示位可定位该表示位对应的DRAM颗粒存在虚焊。
一种DRAM虚焊的检测装置，包括：
写入模块，用于向待测试的DRAM颗粒的预设参考页面与待检测页面内写入相同的初始数据；
第一处理模块，将预设参考页面中的初始数据按预设长度分为依次排列的多组参考数据，在待检测行地址线对应的待检测页面中，按所述预设长度将待检测页面中的数据分为依次排列的多组待检测数据，所述预设参考页面与待检测页面位于同一块空间内；
第一检测模块，用于依次交替读取一组参考数据与一组待检测数据，并对每次读取的所述参考数据与待检测数据进行对比运算，将每次的对比结果依次记录在错误标记值中；
判断模块，用于根据错误标记值判断DRAM颗粒是否存在虚焊。
上述DRAM虚焊的检测方法和装置，通过向待测试的DRAM颗粒的预设参考页与待检测页面内写入相同的初始数据，依次交替读取一组参考数据与一组待检测数据，直到所有写入的数据都被读取完。相对于传统方法，这种方法，只需对少部分页空间进行操作，而无需针对整个页空间进行操作，效率较高。
附图说明
图1为一个实施例中DRAM虚焊的检测方法的流程示意图；
图2为一个实施例中行地址线检测的示意图；
图3为一个实施例中块地址线检测的示意图；
图4为一个实施例中错误标记值的结构示意图；
图5为一个实施例中DRAM检测输出结果示意图；
图6为一个实施例中DRAM检测输出结果示意图；
图7为一个实施例中DRAM虚焊的检测装置的结构示意图。
具体实施方式
如图1所示，在本发明的一个实施例中，提供了DRAM虚焊的检测方法的流程示意图，包括如下步骤：
步骤102：向待测试的DRAM颗粒的预设参考页面与待检测页面内写入相同的初始数据。
在本实施例中，先对待测试的DRAM颗粒的预设参考页面与待检测页面内写入相同的初始数据。具体地，根据DRAM控制器的特性，对待测试的DRAM颗粒的预设参考页面与待检测页面内写入固定长度的相同的初始数据。进一步地，所述初始数据的长度可根据DRAM控制器的特性而定，范围在32到128字节即可，不需要覆盖整个页空间。
步骤104：将预设参考页面中的初始数据按预设长度分为依次排列的多组参考数据，在待检测行地址线对应的待检测页面中，按所述预设长度将待检测页面中的数据分为依次排列的多组待检测数据，所述预设参考页面与待检测页面位于同一块空间内。
在读取待检测页面及预设参考页面中的数据，对待检测页面进行检测之前，要先根据预设长度对预设参考页面及待检测页面中的数据进行分组，用于后续多组参考数据与多组待检测数据之间进行对比。
步骤106：依次交替读取一组参考数据与一组待检测数据，并对每次读取的所述参考数据与待检测数据进行对比运算，将每次的对比结果依次记录在错误标记值中。
在读取预设参考页面及待检测页面中步骤104中分组完成之后的每一组数据时，都需要可交替读取并比较参考数据与待检测数据，即读取一组预设参考页面中的数据，读取一组待检测页面中的数据，进行对比运算；然后再读取下一组预设参考页面中的数据，读取与预设参考页面对应的下一组待检测页面中的数据，再次进行对比运算，每次都重复这样的过程，并且将每次读取并比对后的比对结果记录在错误标记值中。交替读取的作用在于能够让待检测的地址线保持不断地在0和1之间翻转，增加暴露虚焊问题发生概率。
步骤108：根据错误标记值判断DRAM颗粒是否存在虚焊。
每一次对比结果都会记录在错误标记值中，通过对错误标记值进行分析，即可获得对应的DRAM颗粒虚焊情况。
具体地，在一个实施例中，步骤102中向所述预设参考页面与待检测页面内写入的数据为一致的。这样，后续步骤中都基于预设参考页面内数据相比，比较的结果才可以作为参照。这样，可通过将待检测页面与预设参考页面中的数据相比较时若不相同，就会发现问题。其中，所述与待检测页面位于同一块空间内的预设参考页面用于检测行地址线，与待检测页面位于不同的块空间内的预设参考页面用于检测块地址线。这两个预设参考页面可以是同一个页面，也可以是不同的页面。为了说明方便，将与待检测页面位于同一块空间内的预设参考页面称为第一预设参考页面，将与待检测页面位于不同块空间内的预设参考页面称为第二预设参考页面。
在本实施例中，第一预设参考页面为第0个块空间内的页0，即所有地址线均为0的地址，第二预设参考页面与第一预设参考页面相同，为第0个块空间内的页0。
由于在检测地址线之前还会进行数据线的初步检测，所以初始数据需要保证每一根数据线在读写时都有0和1的翻转，其也被称作特殊pattern值。在本实施例中，以32位数据位宽DRAM颗粒为例，初始数据(特殊pattern值)为0x11111111,0xEEEEEEEE,0x22222222,0xDDDDDDDD,0x44444444,0xBBBBB BBB,0x88888888,0x77777777，共32字节。这样的根据DRAM控制器特性，在使用本检测方法时，所用的初始数据(特殊pattern值)各不相同。
在一个实施例中，步骤104中，在同一块空间内将第一预设参考页面中的初始数据按照预设长度分为依次排列的多组参考数据。同样地，在待检测行地址线对应的待检测页面中，按所述预设长度将待检测页面中的数据分为依次排列的多组待检测数据。
通常预设长度与DRAM控制器的数据位宽有关，通常第一把预设长度设置成数据位宽，这样每笔所读取数据的位数就和数据位宽一致。例如，在本实施例中，数据位宽为32位比特，预设长度则为32比特。在本实施例中，初始数据共32字节，所以需要通过8轮读取才可以读取完写入的全部初始数据。
在一个实施例中，在步骤106中，每次读取一组参考数据再读取一组待检测数据，并进行对比运算，并将每次对比结果依次记录在错误标记值中。
请一并参阅图2，图2示出了在同一块空间内，参考数据与待检测数据对比的过程。以对比各为32字节的参考数据和待检测数据为例。首先，从页0(地址为A0)中读取预设长度(即32比特)的数据。在读取页0时，页0对应的行地址线为0，其余行地址线为0。此时，待检测行地址线为0。然后，从待检测页面页(Ax)中读取预设长度(32比特)的数据。在读取页(Ax)时，页(Ax)对应的待检测行地址线为1，其余的地址线为0。之后，将两次读取的结果进行对比运算，并将运算结果存入错误标志位中。
由于初始数据的总长度是32字节，而每次读取的数据是32比特，所以需要读取8次才可以完成所写入的初始数据的读取。在8次读取中，每一次都能保证待检测地址线有0和1的不断翻转，即：每次在读取页0时，待检测地址线为0；每次读取待检测页面时，待检测地址线为1。在读取32字节的数据过程中，这样的0、1翻转要反复8次，能够让虚焊问题充分暴露。
在一个实施例中，对比运算为异或运算。使用异或运算对所读取的数据进行对比时，对比的是两个页上的数据信号值是否相同，而不是数据信号值具体为多少。也就是说，只要两者信号相同即认为地址线是没有问题的。当某根数据线开路或短路时，两个页中该位所对应的信号异或结果为0，并不影响地址线虚焊问题的判断结果。应当理解，本实施例中采用的运算是比较常用的异或运算，但其他可达到同样效果的运算，都可以作为对比运算运用到上述的数据信号值对比判断中。
在记录异或结果时，若异或结果为0，表示预设参考页面和待检测页面的数据相同；若异或结果为1，表示预设参考页面和待检测页面的数据不同。
然后，在步骤108中根据错误标记值判断DRAM颗粒是否存在虚焊。由步骤106中记录的结果可知，错误标志值中的相应表示位为0，则该DRAM颗粒没有虚焊问题。错误标记值由多个表示位组成的，可以记录多个DRAM颗粒的虚焊问题。
例如：第1个表示位记录的是第1个DRAM颗粒的虚焊问题，第2个表示位记录的是第2个DRAM颗粒的虚焊问题。本实施例中的PCB板是由4片8位的DRAM颗粒组合而成，只要四个表示位之一不为0则对应的该DRAM存在虚焊的问题。
由于PCB板的组合构造，所以其每一根地址线相当于是由4段地址线构成。所以，每个表示位又由四个比特组成，代表一条地址线中的4段，具体如图4所示。例如，表示位A0-比特0表示的是地址线的第一段，即在第一颗DRAM颗粒内的那段地址线。如果表示位A0-比特0为0则证明通过检测A0地址线(具体为A0地址线的第一段)，尚未发现第一颗DRAM颗粒的虚焊问题。同理，如果表示位A0-比特1为0则证明通过检测A0地址线(具体为A0地址线的第二段)，尚未发现第一颗DRAM颗粒的虚焊问题。若A0的4个比特中，任何一个比特之一不为0则说明A0地址线有问题，具体通过分析是哪一个比特不为0则可以确定是A0的哪一段地址线出现了问题，由此也可以定位虚焊的DRAM颗粒。例如，如果A0-比特3不为0，可以确定是第四颗DRAM颗粒出现了问题。
对于每一根行地址线都采用上述的方法确定虚焊的DRAM颗粒，所有的表示位都按照图4所示的方式存储在错误标志位中，表示位的个数决定了错误标志位的长度。
应当理解，32位数据位宽还可以由2片16位DRAM颗粒构成，相应的错误标志位长度、表示位长度或表示位所包含的比特数都可能发生改变。同时，也可以保持错误标志位长度不变、表示位长度或表示位所包含比特数不变，但某些位的含义发生变化。例如，用2片16位DRAM颗粒组成的PCB板，仍可以使用与4片8位DRAM颗粒相同的错误标志位长度和表示位长度，但可以用2个比特表示一根地址线。这样，虽然其错误标志位的总长度和表示位个数不变，但其内部的每个比特含义却发生了相应变化。
当完成全部行地址线的检测之后，根据行地址线的检测结果确定是否需要进一步检测。若某一个或多个表示位不为0，则可以定位相应的DRAM颗粒存在虚焊问题，不需要再进行进一步的块地址线检测，直接针对出现虚焊问题的DRAM做进一步硬件处理即可。
若某一个或多个表示位均为0，则表示在行地址线检测的过程中尚未发现虚焊问题，需要进行块地址线检测才可以最终确定相应的DRAM颗粒是否存在虚焊问题。
因为行地址线较多(为13至16根)，块地址线通常只有2至3根。因此优选的，可先检测行地址线再检测块地址线。先检测行地址线，后检测块地址线，受行地址问题的影响就会较小，算法检测难度减小。
在其中一个实施例中，若错误标记值中的相应的表示位为0，则说明相应的DRAM颗粒暂没有发现虚焊问题。这时，需要再对块地址线进行检测，判断该DRAM颗粒是否存在虚焊。
在其中一个实施例中，对块地址线进行检测，判断该DRAM颗粒是否存在虚焊包括：
在待检测块地址线对应的待检测页面中，获取依次排列的预设长度的数据作为待检测数据，所述待检测块地址线对应的待检测页面与预设参考页面位于不同的块空间内；
依次交替读取一组参考数据与一组待检测数据，并对每次读取的所述参考数据与待检测数据进行对比运算，将每次的对比结果依次记录在错误标记值中；
若错误标记值中的相应的表示位不为零，则定位与该表示位对应的DRAM颗粒存在虚焊。
具体地，对块地址线的检测方法与上述行地址线的检测方法类似。其区别是：在检测块地址线时，需要检测的页面不是同一块空间内的页面，而是不同块空间内的页面。在不同块空间内，将第二预设参考页面中的初始数据按照预设长度分为依次排列的多组参考数据。同样地，在待检测块地址线对应的待检测页面中，按所述预设长度将待检测页面中的数据分为依次排列的多组待检测数据。
图3示出了在不同块空间内，参考数据与待检测数据对比的过程。以对比各为32字节的参考数据和待检测数据为例。首先，从块0的页0(地址为BA0)中读取预设长度(即32比特)的数据。在读取页0时，页0对应的块地址线为0，其余块地址线为0。此时，待检测块地址线为0。然后，从待检测页面页(BAx)中读取预设长度(32比特)的数据。在读取页(BAx)时，页(BAx)对应的待检测块地址线为1，其余的地址线为0。之后，将两次读取的结果进行对比运算，并将运算结果存入错误标志位中。
同理，在使用上述方法检测块地址线时，也需要交替读取8次来达到01翻转的效果，使虚焊问题充分暴露。同样地，在本实施例中，读取数据之后的对比运算优选为异或运算，但其他可以达到同样效果的运算也均在本发明保护范围之内。在记录异或结果时，错误标志值中相应的表示位如果是0表示没有虚焊问题，如果是1则表示有虚焊问题。
对于每一根块地址线都采用上述的方法确定虚焊的DRAM颗粒，错误标志值的结构也和上述方式一样。
在其中一个实施例中，步骤108还包括输出虚焊的DRAM颗粒编号和虚焊的地址线名称。在完成DRAM颗粒检测之后，会输出结果。输出结果一般有两种输出方式，一种是工具界面输出，一般只显示出现虚焊问题的DRAM颗粒；另一种会详细记录每次检测结果。图5和图6分别示出了两种输出方式。应当理解，图中仅示出了一种输出方式，实际输出方式包括但不限于图示的几种方法。
请一并参阅图7，本发明一个实施例还提供一种DRAM虚焊的检测装置，包括：
写入模块202，用于向待测试的DRAM颗粒的预设参考页面与待检测页面内写入相同的初始数据。
在测试时，写入模块202先对待测试的DRAM颗粒的预设参考页面与待检测页面内写入相同的初始数据。
第一处理模块204，将预设参考页面中的初始数据按预设长度分为依次排列的多组参考数据，在待检测行地址线对应的待检测页面中，按所述预设长度将待检测页面中的数据分为依次排列的多组待检测数据，所述预设参考页面与待检测页面位于同一块空间内。
在读取待检测页面及预设参考页面中的数据，对待检测页面进行检测之前，第一处理模块204要先根据预设长度对预设参考页面及待检测页面中的数据进行分组，用于后续多组参考数据与多组待检测数据之间进行对比。
第一检测模块206，用于依次交替读取一组参考数据与一组待检测数据，并对每次读取的所述参考数据与待检测数据进行对比运算，将每次的对比结果依次记录在错误标记值中；
在读取预设参考页面及待检测页面中步骤104中分组完成之后的每一组数据时，都需要可交替读取并比较参考数据与待检测数据，即第一检测模块206读取一组预设参考页面中的数据，读取一组待检测页面中的数据，进行对比运算；然后再读取一组预设参考页面中的数据，读取一组待检测页面中的数据，再次进行对比运算，每次都重复这样的过程，并且将每次读取并比对后的比对结果记录在错误标记值中。交替读取的作用在于能够让待检测的地址线保持不断地在0和1之间翻转，增加暴露虚焊问题发生概率。
判断模块208，用于根据错误标记值判断DRAM颗粒是否存在虚焊。
每一次对比结果都会记录在错误标记值中，判断模块208通过对错误标记值进行分析，即可获得对应的DRAM颗粒虚焊情况。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种DRAM虚焊的检测方法，其特征在于，所述方法包括：
向待测试的DRAM颗粒的预设参考页面与待检测页面内写入相同的初始数据；
将预设参考页面中的初始数据按预设长度分为依次排列的多组参考数据，在待检测行地址线对应的待检测页面中，按所述预设长度将待检测页面中的数据分为依次排列的多组待检测数据，所述预设参考页面与待检测页面位于同一块空间内；
依次交替读取对应位置的一组参考数据与一组待检测数据，并对每次读取的所述参考数据与待检测数据进行对比运算，将每次的对比结果依次记录在错误标记值中；
根据错误标记值判断DRAM颗粒是否存在虚焊。
2.根据权利要求1所述的方法，其特征在于，所述对每次读取的所述参考数据与待检测数据进行对比运算，将每次的对比结果依次记录在错误标记值中的步骤包括：
将参考数据及待检测数据进行异或运算；
将异或运算的结果记录在错误标记值中。
3.根据权利要求2所述的方法，其特征在于，所述错误标记值包括多个表示位；
所述根据错误标记值判断DRAM颗粒是否存在虚焊的步骤包括：
判断错误标记值中的多个表示位是否为零；
若错误标记值中的任一表示位不为零，则可定位该表示位对应的DRAM颗粒存在虚焊。
4.根据权利要求3所述的方法，其特征在于，所述根据错误标记值判断DRAM颗粒是否存在虚焊的步骤还包括；
若错误标记值中的相应的表示位为零，则对块地址线进行检测，判断该DRAM颗粒是否存在虚焊。
5.根据权利要求4所述的方法，其特征在于，所述对块地址线进行检测，判断该DRAM颗粒是否存在虚焊包括：
在待检测块地址线对应的待检测页面中，获取依次排列的预设长度的数据作为待检测数据，所述待检测块地址线对应的待检测页面与预设参考页面位于不同的块空间内；
依次交替读取一组参考数据与一组待检测数据，并对每次读取的所述参考数据与待检测数据进行对比运算，将每次的对比结果依次记录在错误标记值中；
若错误标记值中的相应的表示位不为零，则可定位该表示位对应的DRAM颗粒存在虚焊。
6.根据权利要求1所述的方法，其特征在于，所述根据错误标记值判断DRAM颗粒是否存在虚焊还包括输出虚焊的DRAM颗粒编号和虚焊的地址线名称。
7.一种DRAM虚焊的检测装置，其特征在于，所述装置包括：
写入模块，用于向待测试的DRAM颗粒的预设参考页面与待检测页面内写入相同的初始数据；
第一处理模块，将预设参考页面中的初始数据按预设长度分为依次排列的多组参考数据，在待检测行地址线对应的待检测页面中，按所述预设长度将待检测页面中的数据分为依次排列的多组待检测数据，所述预设参考页面与待检测页面位于同一块空间内；
第一检测模块，用于依次交替读取一组参考数据与一组待检测数据，并对每次读取的所述参考数据与待检测数据进行对比运算，将每次的对比结果依次记录在错误标记值中；
判断模块，用于根据错误标记值判断DRAM颗粒是否存在虚焊。
8.根据权利要求7所述的装置，其特征在于，所述第一检测模块包括：
运算单元，用于将参考数据及待检测数据进行异或运算；
记录单元，用于将异或运算的结果记录在错误标记值中。
9.根据权利要求7所述的装置，其特征在于，所述错误标记值包括多个标志位，所述判断模块包括：
第一判定单元，用于判断错误标记值中的多个表示位是否为零；若错误标记值中的任一表示位不为零，则可定位该表示位对应的DRAM颗粒存在虚焊。
10.根据权利要求7所述的装置，其特征在于，所述判断模块还包括：
第二判定单元，用于若错误标记值中的相应的表示位为零，则对块地址线进行检测，判断该DRAM颗粒是否存在虚焊。
11.根据权利要求10所述的装置，其特征在于，所述第二判定单元还包括：
第二处理子单元，用于在待检测块地址线对应的待检测页面中，获取依次排列的预设长度的数据作为待检测数据，所述待检测块地址线对应的待检测页面与预设参考页面位于不同的块空间内；
第二检测子单元，用于依次交替读取一组参考数据与一组待检测数据，并对每次读取的所述参考数据与待检测数据进行对比运算，将每次的对比结果依次记录在错误标记值中；
第二判定子单元，若错误标记值中的相应的表示位不为零，则可定位该表示位对应的DRAM颗粒存在虚焊。
12.根据权利要求7所述的装置，其特征在于，所述判断模块还包括：
输出单元，用于输出虚焊的DRAM颗粒编号和虚焊的地址线名称。
CN201710316239.3A 2017-05-08 2017-05-08 Dram虚焊的检测方法及装置 Active CN108877867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710316239.3A CN108877867B (zh) 2017-05-08 2017-05-08 Dram虚焊的检测方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710316239.3A CN108877867B (zh) 2017-05-08 2017-05-08 Dram虚焊的检测方法及装置

Publications (2)

Publication Number Publication Date
CN108877867A CN108877867A (zh) 2018-11-23
CN108877867B true CN108877867B (zh) 2020-10-02

Family

ID=64287292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710316239.3A Active CN108877867B (zh) 2017-05-08 2017-05-08 Dram虚焊的检测方法及装置

Country Status (1)

Country Link
CN (1) CN108877867B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7526689B1 (en) * 2002-07-09 2009-04-28 Xilinx, Inc. Testing address lines of a memory controller
CN101853198A (zh) * 2010-05-11 2010-10-06 福建星网锐捷网络有限公司 地址总线的检测方法、设备和系统
CN103137212A (zh) * 2011-12-05 2013-06-05 北大方正集团有限公司 Sdram测试方法
CN103778965A (zh) * 2012-10-18 2014-05-07 宜扬科技股份有限公司 非挥发性存储装置中的毁损位线地址的取得方法
CN104134464A (zh) * 2013-04-30 2014-11-05 鸿富锦精密工业（深圳）有限公司 地址线测试系统及方法
CN105989897A (zh) * 2015-03-05 2016-10-05 中兴通讯股份有限公司 同步动态随机存储器sdram的测试方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8644098B2 (en) * 2011-03-28 2014-02-04 Peiyuan Liu Dynamic random access memory address line test technique
US8923083B2 (en) * 2012-08-23 2014-12-30 Eon Silicon Solution Inc. Method of identifying damaged bitline address in non-volatile

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7526689B1 (en) * 2002-07-09 2009-04-28 Xilinx, Inc. Testing address lines of a memory controller
CN101853198A (zh) * 2010-05-11 2010-10-06 福建星网锐捷网络有限公司 地址总线的检测方法、设备和系统
CN103137212A (zh) * 2011-12-05 2013-06-05 北大方正集团有限公司 Sdram测试方法
CN103778965A (zh) * 2012-10-18 2014-05-07 宜扬科技股份有限公司 非挥发性存储装置中的毁损位线地址的取得方法
CN104134464A (zh) * 2013-04-30 2014-11-05 鸿富锦精密工业（深圳）有限公司 地址线测试系统及方法
CN105989897A (zh) * 2015-03-05 2016-10-05 中兴通讯股份有限公司 同步动态随机存储器sdram的测试方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PARBOR: An Efficient System-Level Technique to Detect Data-Dependent Failures in DRAM;Samira Khan;《2016 46th Annual IEEE/IFIP International Conference on Dependable Systems and Networks》;20161031;239-249 *

Also Published As

Publication number Publication date
CN108877867A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
US7506226B2 (en) System and method for more efficiently using error correction codes to facilitate memory device testing
US7913126B2 (en) Semiconductor memory device and method of testing same
KR101373668B1 (ko) 메모리 수리 장치 및 방법
CN115421672B (zh) 一种基于芯片的数据存储方法、系统及存储介质
CN111078462A (zh) 数据校验方法及电路
CN103839592A (zh) 用于嵌入式快闪存储器的内建自测试方法及装置
CN108877867B (zh) Dram虚焊的检测方法及装置
TWI473106B (zh) Semiconductor test device
JP6103958B2 (ja) 半導体記憶装置
JP2006242569A (ja) 試験装置、及び試験方法
US10310939B2 (en) Semiconductor memory system and data writing method
US11238948B2 (en) Testing memory cells by allocating an access value to a memory access and granting an access credit
US20090265592A1 (en) Memory device and test method thereof
KR20170060297A (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
US6499119B1 (en) Data inspection method and apparatus
CN115964310B (zh) 一种非线性多存储信道数据交织方法及交织模块
CN118116449A (zh) 芯片测试方法、装置、系统和计算机可读存储介质
JP2005141901A (ja) 優先順位エンコーダの欠陥有無テストが可能なｃａｍ及び優先順位エンコーダの欠陥有無テスト方法
CN115904228A (zh) 闪存的数据随机化处理方法和装置
US20090207678A1 (en) Memory writing interference test system and method thereof
JPS6132756B2 (zh)
TW202236289A (zh) 半導體記憶裝置
CN117995253A (zh) 存储器测试方法、测试电路及存储器
US9087557B2 (en) Programming multiple serial input devices
WO2002063635A1 (en) Methods for tracing faults in memory components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant