CN108828850A - 一种像素结构、阵列基板、显示面板和显示装置 - Google Patents
一种像素结构、阵列基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN108828850A CN108828850A CN201810643425.2A CN201810643425A CN108828850A CN 108828850 A CN108828850 A CN 108828850A CN 201810643425 A CN201810643425 A CN 201810643425A CN 108828850 A CN108828850 A CN 108828850A
- Authority
- CN
- China
- Prior art keywords
- pixel
- sub
- electrode
- capacitor
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种像素结构、阵列基板、显示面板和显示装置,用以解决现有技术中由于第一子像素单元和第二子像素单元中电容不一致而产生的图像闪烁的问题。所述像素结构包括数据线和扫描线,数据线和扫描线交叉设置形成多个呈阵列排布的像素,每一像素包括第一子像素和第二子像素;每一子像素包括依次设置在衬底基板之上且相互绝缘的第一电极、第二电极、公共电极和像素电极,且第一子像素中的像素电极与第二子像素中的像素电极的面积相等;公共电极在与像素电极交叠的部分设置有挖空区;其中,第一子像素中的第一电容、第二电容及第三电容之和,与第二子像素中的第一电容、第二电容及第三电容之和大致相等。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种像素结构、阵列基板、显示面板和显示装置。
背景技术
在液晶显示器(Liquid Crystal Display,LCD)显示时,低功耗需要降低帧频,为防止漏电发生闪烁问题,采用较大的存储电容,例如,通过增加一层第三金属电极,从而增加存储电容。
在采用低功耗方式驱动液晶显示器时,由于低功耗数据线只输出高低两种电平,为实现64色显示,将像素单元中的像素电极分为2个子像素电极,即每一像素单元包括第一子像素单元和第二子像素单元,且第一子像素单元与第二子像素单元的像素电极面积比为2:1,实现不同灰阶亮度。但由于两部分子像素的像素电极面积不一致,导致两个子像素单元中的电容差异很大,同一个Vcom电压无法完全补偿,闪烁程度不一致,导致低频下整体图像闪烁。
发明内容
有鉴于此,本发明提供了一种像素结构、阵列基板、显示面板和显示装置,用以解决现有技术中由于第一子像素单元和第二子像素单元中电容不一致而产生的图像闪烁的问题。
本发明实施例提供了一种像素结构,包括数据线和扫描线,所述数据线和扫描线交叉设置形成多个呈阵列排布的像素,每一所述像素包括第一子像素和第二子像素;所述第一子像素和所述第二子像素沿所述数据线方向排布;
每一子像素包括依次设置在衬底基板之上且相互绝缘的第一电极、第二电极、公共电极和像素电极,且所述第一子像素中的像素电极与所述第二子像素中的像素电极的面积相等;所述公共电极在与所述像素电极交叠的部分设置有挖空区;
其中,所述第一电极与所述第二电极之间的电容为第一电容,所述第二电极与所述公共电极之间的电容为第二电容,所述公共电极与所述像素电极之间的电容为第三电容;所述第一子像素中的第一电容、第二电容及第三电容之和,与所述第二子像素中的第一电容、第二电容及第三电容之和大致相等。
第二方面,本发明实施例还提供了一种阵列基板,包括衬底基板,以及设置在所述衬底基板之上如本发明实施例提供的上述任一种的像素结构。
第三方面,本发明实施例还提供了一种显示面板,包括本发明实施例提供的阵列基板,以及与所述阵列基板对盒设置的彩膜基板。
第四方面,本发明实施例还提供了一种显示装置,包括本发明实施例提供的显示面板。
本发明有益效果如下:
本发明实施例提供的像素结构、阵列基板、显示面板和显示装置中,在每一像素中的第一子像素和第二子像素中的像素电极的面积为1:1,公共电极在与像素电极交叠的部分设置有挖空区时,通过将每一像素中的第一子像素和第二子像素中的电容进行相应的调整,使得每一像素中的电容满足“第一子像素中的第一电容、第二电容及第三电容之和,与第二子像素中的第一电容、第二电容及第三电容之和大致相等”的条件,从而保证了每一像素中第一子像素与第二子像素中的电容大致相等,因此避免了现有技术中由于电容不一致导致的图像闪烁的问题。
附图说明
图1为本发明实施例提供的一种像素结构的结构示意图;
图2为图1沿A-A1方向切割后的截面示意图;
图3为本发明实施例提供的第二种像素结构的结构示意图;
图4为本发明实施例提供的像素结构中公共电极的结构示意图之一;
图5为本发明实施例提供的像素结构中公共电极的结构示意图之二;
图6为本发明实施例提供的第三种像素结构的结构示意图;
图7为本发明实施例提供的公共电极的挖空区与反射电极中第一镂空区域的对应关系的结构示意图;
图8为本发明实施例提供的第四种像素结构的结构示意图;
图9为本发明实施例提供的一种显示面板的结构示意图;
图10为本发明实施例提供的显示面板中色组层与像素结构的对应关系示意图;
图11为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面将结合附图,对本发明实施例提供的一种像素结构、阵列基板、显示面板和显示装置的具体实施方式进行详细地说明。需要说明的是,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种像素结构、阵列基板、显示面板和显示装置,用以解决上述由于第一子像素单元和第二子像素单元中电容不一致而产生的图像闪烁的问题。
参见图1,本发明实施例提供的像素结构包括数据线01和扫描线02,数据线01和扫描线02交叉设置形成多个呈阵列排布的像素P,每一像素P包括第一子像素P1和第二子像素P2;第一子像素P1和第二子像素P2沿数据线01方向排布;其中,第一子像素P1和第二子像素P1的面积大致相等,即第一子像素P1中的像素电极14与第二子像素P2中的像素电极14的面积相等;如图2所示,图2为图1沿A-A1切割后的截面示意图,本发明实施例提供的像素结构的每一像素包括:依次设置在衬底基板00之上且相互绝缘的第一电极21、第二电极22、公共电极13和像素电极14,公共电极13在与像素电极14交叠的部分设置有挖空区W,其中,第一电极21与第二电极22之间的电容为第一电容C1,第二电极22与公共电极13之间的电容为第二电容C2,公共电极13与像素电极14之间的电容为第三电容C3,第一子像素P1中的第一电容C1、第二电容C2及第三电容C3之和,与第二子像素P2中的第一电容C1、第二电容C2及第三电容C3之和大致相等。
需要说明的是,本发明中挖空区为像素结构中具有透光的镂空区域,使得环境光或者背光源中的光线直接通过该挖空区进行透射。具体地,为了使得“第一子像素P1中的第一电容C1、第二电容C2及第三电容C3之和,与第二子像素P2中的第一电容C1、第二电容C2及第三电容C3之和大致相等”,可以通过改进第一电容C1、第二电容C2或者第三电容C3中的任一电容或者多个电容的值。其中,可以采用多种方式改变公共电极、像素电极或者第二电极的结构,从而改变电容的值。
因此,本发明实施例提供的像素结构中,在每一像素中的第一子像素和第二子像素中的像素电极的面积为1:1,公共电极在与像素电极交叠的部分设置有挖空区时,通过将每一像素中的第一子像素和第二子像素中的电容设置为满足“第一子像素中的第一电容、第二电容及第三电容之和,与第二子像素中的第一电容、第二电容及第三电容之和大致相等”的条件,从而保证了每一像素中第一子像素与第二子像素中的电容大致相等,因此避免了现有技术中由于电容不一致导致的图像闪烁的问题。
具体地,如图3所示,本发明实施例提供的像素结构中还包括设置在第一电极21和第二电极22之间的第一绝缘层23、设置在第二电极22与公共电极13之间的第二绝缘层24,以及设置在公共电极13和像素电极14之间的第三绝缘层25,从而保证了电极之间相互绝缘。其中,公共电极13中包括挖空区W,且挖空区W的设置位于第一电极和第二电极的覆盖区域之外。
具体地,本发明中第一电极为与栅极同层设置、用于提供公共电压信号的导电层,第二电极为与源漏极同层设置、用于提供像素信号的导电层,且本发明中第一电极与第二电极之间存在交叠区域,使得当第一电极提供公共电压信号,第二电极提供像素信号时,由于交叠区域的存在产生存储电容,即本发明中的第一电容。例如,本发明中的第一电极可以为公共信号线,第二电极可以为与像素电极电连接的源极或漏极。当然,本发明中第一电极可以为与源漏极同层设置、用于提供像素信号的导电层,第二电极为与栅极同层设置、用于提供公共电压信号的导电层。
在具体实施中,参见图1或图3,像素结构的扫描线02包括:设置在第一子像素P1和第二子像素P2之间的第一扫描线021、第二扫描线022和第三扫描线013;如图3所示,像素结构还包括:用于驱动第一子像素P1的像素电极14和第二子像素P2的像素电极14的第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3,第一薄膜晶体管T1的漏极电连接第一子像素P1的像素电极14,第一薄膜晶体管T1的栅极电连接第一扫描线021,第一薄膜晶体管T1的源极电连接第二薄膜晶体管T2的第一漏极;第二薄膜晶体管T2的栅极电连接第二扫描线022,第二薄膜晶体管T2的第二漏极电连接第三薄膜晶体管T3的源极;第二薄膜晶体管T2的源极电连接与该像素对应的数据线01;第三薄膜晶体管T3的栅极电连接第三扫描线013,第三薄膜晶体管T3的漏极电连接第二子像素P2的像素电极14。在实现像素的驱动时,主要通过第一薄膜晶体管T1和第二薄膜晶体管T2的导通作用驱动第一子像素P1,通过第二薄膜晶体管T2和第三薄膜晶体管T3的导通作用驱动第二子像素P2,其中,第二薄膜晶体管T2包括两个漏极,即第一漏极和第二漏极,在第二扫描线022的信号有效时,将数据线01中的信号通过第一薄膜晶体管T1提供给第一子像素P1,或者通过第三薄膜晶体管T3提供给第二子像素P2,因此本发明中第二薄膜晶体管T2为共用薄膜晶体管,用于驱动第一子像素P1和第二子像素P2。
需要说明的是,在进行像素的驱动时,第二薄膜晶体管可以采用两个薄膜晶体管进行代替,如第四薄膜晶体管和第五薄膜晶体管,且第四薄膜晶体管与第一薄膜晶体管驱动第一子像素,第五薄膜晶体管与第三薄膜晶体管驱动第二子像素。第四薄膜晶体管和第五薄膜晶体管均仅包括一个栅极、一个源极和一个漏极。
进一步地,由于第一薄膜晶体管与第一子像素的像素电极电连接,第三薄膜晶体管与第二子像素中的像素电极电连接,使得第一薄膜晶体管与第一子像素中像素电极电连接的漏极的部分区域,与公共电极之间产生交叠区域,第三薄膜晶体管与第二子像素中像素电极电连接的漏极的部分区域,与公共电极之间产生交叠区域,从而产生存储电容,即本发明中的第二电容;公共电极和像素电极之间具有交叠区域产生存储电容,即本发明中的第三电容。因此,由于像素结构中多层导电层的存在,在像素进行显示时,由于电容的存在且第一子像素中电容与第二子像素中电容不一致时,影响了像素的显示效果。
上述实施例仅以薄膜晶体管为底栅型结构进行解释,当然还可以包括顶栅型的薄膜晶体管,在此不做具体限定。当像素结构中包括叠层设置的多个电极层时,均可以采用本发明中的思想,通过改变任一或多个电极的结构,使得“第一子像素中的各电容之和,与第二子像素中的各电容之和相等”。
可选地,第一子像素中的第二电极为第一薄膜晶体管的漏极,第二子像素中的第二电极为第三薄膜晶体管的漏极。具体地,本发明中第二电极为薄膜晶体管中的膜层与像素电极具有重叠区域的部分,当薄膜晶体管中的源极与像素电极电连接,则第二电极为源极;当薄膜晶体管中的漏极与像素电极电连接,则第二电极为漏极。
需要说明的是,当像素结构中的第一薄膜晶体管的源极与第一子像素中的像素电极电连接时,第一子像素中的第二电极为第一薄膜晶体管的源极;当像素结构中的第三薄膜晶体管的源极与第二子像素中的像素电极电连接时,第二子像素中的第二电极为第三薄膜晶体管的源极。
一般地,第一子像素中第一电容与第二子像素中第一电容的值大致相等,第一子像素中第二电容与第二子像素中第二电容的值大致相等,第一子像素中第三电容与第二子像素中第三电容由于挖空区的面积不同而不等,且差异较大。因此,本发明中为了满足“第一子像素中的第一电容、第二电容及第三电容之和,与第二子像素中的第一电容、第二电容及第三电容之和大致相等”的条件,本发明中通过改变电极在垂直方向上的投影的面积,进一步调整第一子像素中任一电容的大小,或第二子像素中任一电容的大小。
在具体实施例方式中,为了使得“第一子像素中的第一电容、第二电容及第三电容之和,与第二子像素中的第一电容、第二电容及第三电容之和大致相等”可以采用下述方法:
方法一、当第一子像素中第一电容和第二子像素中的第一电容大致相等,第一子像素中第二电容和第二子像素中第二电容大致相等时,仅改变第一子像素中公共电极与像素电极之间的交叠面积,或者第二子像素中公共电极与像素电极之间的交叠面积,从而使得第一子像素和第二子像素中第三电容的值相等。例如,若第一子像素中公共电极与像素电极的交叠面积,小于第二子像素中公共电极与像素电极的交叠面积,则改变第二子像素中的公共电极。增加公共电极的挖空区的面积,或者增加公共电极的挖空区的个数,从而使得第一子像素中公共电极与像素电极的交叠面积,等于第二子像素中公共电极与像素电极的交叠面积。又如,若第一子像素中公共电极与像素电极的交叠面积,大于第二子像素中公共电极与像素电极的交叠面积,则改变第一子像素中的公共电极。例如增加公共电极的挖空区的面积,或者增加公共电极的挖空区的个数,从而使得第一子像素中公共电极与像素电极的交叠面积,等于第二子像素中公共电极与像素电极的交叠面积。
在具体实施中,在每个像素中,第一子像素的公共电极与第一子像素P1的像素电极的交叠面积为A1,第二子像素的公共电极与第二子像素的像素电极的交叠面积为A2,其中,A1=A2。从而保证了每一像素中第一子像素中的第三电容与第二子像素中的第三电容C3的大小相等。其中,公共电极与像素电极之间的交叠面积是指公共电极在垂直方向上与像素电极之间的交叠面积。
在具体实施中,为了使得每一像素中第一子像素和第二子像素中的电容相等,即使得A1=A2,本发明实施例中,参见图4,在每个像素中,第一子像素P1的公共电极13的挖空区W与第二子像素P2的公共电极13的挖空区W面积相等,即A1=A2。相比于现有技术中,第一子像素中公共电极的挖空区大于第二子像素中公共电极的挖空区导致的电容不一致的问题,本发明中通过增加第二子像素P2中公共电极13的挖空区域W,使得第一子像素P1的公共电极13的挖空区W与第二子像素P2的公共电极13的挖空区W面积相等,即:每一像素中第一子像素P1和第二子像素P2中公共电极13与像素电极14之间的交叠面积相等,从而保证了第一子像素P1和第二子像素P2中的第三电容C3相等。
可选地,还可以在第二子像素P2中增加挖空区W的个数,使得每一像素中第一子像素P1和第二子像素P2中公共电极13与像素电极14之间的交叠面积相等,如图5所示,第二子像素P2中包括2个挖空区W。
在具体实施中,为了进一步保证当第一子像素中公共电极与第一子像素中像素电极之间的交叠面积,与第二子像素中公共电极与第二子像素中像素电极之间的交叠面积相等时,第一子像素中的第三电容和第二子像素中的第三电容相等,本发明实施例提供的像素结构中,在每个像素中,第一子像素的公共电极包括多个挖空区,第二子像素的公共电极包括多个挖空区,第一子像素的多个挖空区的周长之和等于第二子像素的多个挖空区的周长之和。
具体地,在不影响每一像素的开口率的前提下,可以在第一子像素的公共电极和第二子像素中的公共电极中设置多个挖空区,使得第一子像素中公共电极与第一子像素的像素电极的交叠面积,与第二子像素中公共电极与第二子像素的像素电极的交叠面积相等,但是在制作挖空区时可能因为工艺波动的原因导致第一子像素和第二子像素中公共电极的挖空区与像素电极的交叠面积不相等,从而导致第一子像素和第二子像素中第三电容不相等的现象。因此本发明中为了进一步使得第一子像素和第二子像素中的第三电容均相等,在制作挖空区时,保证第一子像素的多个挖空区的周长之和等于第二子像素的多个挖空区的周长之和,从而避免了挖空区的面积随制作工艺波动造成的电容不一致的现象。
现有技术的第一子像素中公共电极的挖空区周长大于第二子像素中公共电极的挖空区的周长,因此本发明中在制作像素结构时,仅在第二子像素P2中公共电极13中增加挖空区的周长。例如,参见图4或图5,增加第二子像素P2中公共电极13的挖空区的个数或者增加挖空区W的面积,从而确保第一子像素P1的多个挖空区W的周长之和等于第二子像素P2的多个挖空区W的周长之和。
在具体实施中,参见图6,像素结构还包括:设置在像素电极14之上的反射电极15。具体地,在像素进行显示时,根据第一扫描线和第二扫描线中的信号第一薄膜晶体管和第二薄膜晶体管处于导通状态,并将数据线中的信号提供给第一子像素中的像素电极;或者,根据第二扫描线和第三扫描线的信号第二薄膜晶体管和第三薄膜晶体管处于导通状态,并将数据线中的信号提供给第二子像素中的像素电极;在像素电极和公共电极之间的电压差驱动液晶进行偏转,从而实现不同灰阶的显示。外界光线通过液晶层入射到反射电极中,反射电极15将外界光线入射到液晶层中,实现显示面板的反射作用。为了进一步将背光源中的光线入射到液晶层中,反射电极15中包括第一镂空区域Q,公共电极13中包括挖空区W,从而使得背光源中的光线经过挖空区W和第一镂空区域Q入射到液晶层。因此,本发明中公共电极13的挖空区W暴露在反射电极15的覆盖范围之外,从而使得背光源中的光线经过挖空区W和第一镂空区域Q入射到液晶层,从而实现半透射半反射或者高反射微透射的效果。其中,图6示意了像素结构中挖空区W设置的位置。为了进一步说明挖空区W和第一镂空区域Q的对应关系,参见图7所示的反射电极15和公共电极13的俯视结构示意图,公共电极13中的挖空区W与反射电极15中的第一镂空区域Q一一对应,挖空区W与反射电极15在垂直方向上的投影无重叠。因此,本发明中为了避免影响半反射半透射或者高反射微透射显示面板中透射区域的大小,公共电极中的挖空区暴露在反射电极的覆盖范围之外,从而实现半反射半透射或者高反射微透射的作用。
需要强调的是,由于挖空区的设置是为了透光光线,因此在增加挖空区个数或者改变挖空区面积时,需要避开像素结构中金属层的位置,如避开将挖空区设置在栅线、源漏极或反射电极所覆盖的区域之内。
方法二、改变第二电极的结构,使得第一子像素和第二子像素中的第二电容C2的值不同,从而弥补第一子像素和第二子像素中第三电容不同造成的图像闪烁的现象。例如,若第一子像素中公共电极与像素电极的交叠面积,小于第二子像素中公共电极与像素电极的交叠面积,即第一子像素中第三电容小于第二子像素中第三电容的值,则可以通过改变第二电极的结构,使得第一子像素中的第二电容的值大于第二子像素中第三电容的值,从而满足“第一子像素中的第一电容、第二电容及第三电容之和,与第二子像素中的第一电容、第二电容及第三电容之和大致相等”的条件。或者,若第一子像素中公共电极与像素电极的交叠面积,大于第二子像素中公共电极与像素电极的交叠面积,即第一子像素中第三电容大于第二子像素中第三电容的值,则可以通过改变第二电极的结构,使得第一子像素中的第二电容的值小于第二子像素中第二电容的值,从而满足“第一子像素中的第一电容、第二电容及第三电容之和,与第二子像素中的第一电容、第二电容及第三电容之和大致相等”的条件。
在具体实施中,由于第一子像素中第三电容小于第二子像素中第三电容的值,为了使得第一子像素中第一电容、第二电容和第三电容的和,与第二子像素中第一电容、第二电容和第三电容的和相等,本发明中通过增加第一子像素中第二电容的值。其中,第一子像素中第二电容增加的大小可以根据实际像素结构中第一子像素和第二子像素中电容的差异进行确定。由于不同显示面板中像素结构不同,第一子像素和第二子像素中电容的差值也不同,因此本发明中第一子像素中第二电容的增加范围在此不做具体限定。
具体地,在像素结构中,第二电容为第二电极和公共电极之间的电容值,也就是说,第二电容为源漏极与像素电极电连接的区域和公共电极之间的交叠区域产生的电容。因此,为了改变第二电容的大小,本发明中,通过增加第一薄膜晶体管T1的漏极与第一子像素P1中像素电极14电连接的区域S1,使得第一薄膜晶体管T1的漏极中与像素电极14电连接的区域S1在衬底基板上的投影,大于第三薄膜晶体管T3的漏极中与像素电极14电连接的区域S2在衬底基板上的投影,如图8所示。
可选地,本发明中第一子像素中的第二电极为第一薄膜晶体管的漏极,第二子像素中的第二电极为第三薄膜晶体管的漏极。具体地,本发明中第二电极为薄膜晶体管中的膜层与像素电极具有重叠区域的部分,当薄膜晶体管中的源极与像素电极电连接,则第二电极为源极;当薄膜晶体管中的漏极与像素电极电连接,则第二电极为漏极。
需要强调的是,本发明中增加第一薄膜晶体管的漏极与第一子像素中像素电极电连接的区域时,需要尽量避开像素结构的开口区域。
本发明中,还可以采用方法一和方法二相结合的方式改进像素结构中的电容,使得第一子像素中的第一电容、第二电容和第三电容之和,与第二子像素中的第一电容、第二电容和第三电容之和相等。
基于同一发明思想,本发明实施例还提供了一种阵列基板,包括衬底基板,以及设置在衬底基板之上如本发明上述实施例提供的任一种的像素结构。具体地,本发明实施例中的阵列基板的实施例与像素结构的实施例相同,通过采用本发明实施例提供的像素结构形成在衬底基板上,且进一步形成阵列基板,使得采用该阵列基板形成的显示面板避免了图像闪烁的现象,从而提高了显示的效果。
其中,本发明实施例中的阵列基板,可以为用于形成液晶显示器件,尤其是半反射半透射型的液晶显示器件。在此不做具体限定。
基于同一发明思想,本发明实施例还提供了一种显示面板,包括如本发明上述实施例提供的阵列基板,以及与所述阵列基板对盒设置的彩膜基板。如图9所示,包括本发明实施例提供的上述任一种的阵列基板,阵列基板41包括设置在显示区域的像素结构43,显示面板还包括与阵列基板41对盒设置的彩膜基板42,以及设置在阵列基板41和彩膜基板42之间的液晶层44。其中,该显示面板的实施例可以参见上述阵列基板的实施例,重复之处不再赘述。
可选地,参见图10,彩膜基板42包括色阻层421,色阻层421包括与第一子像素P1对应的第一区域4211,以及与第二子像素P2对应的第二区域4212;其中,第一区域4211包括第二镂空区域F,或者第二区域4212包括第二镂空区域F。图10中仅以第一区域4211包括第二镂空区域F进行示意,还可以采用第一区域不包括第二镂空区域F,第二区域4212包括第二镂空区域F。具体地,为了实现64色显示,通过在第一区域中设置第二镂空区域F,从而实现反射率差异,达到显示灰阶的效果。根据图10所示的结构,在第一子像素P1和第二子像素P2均被驱动时,该子像素显示第一区域4211和第二区域4212的叠加色,在仅有第一子像素P1被驱动时,该子像素仅显示第一区域4211对应的颜色,在仅有第二子像素P2被驱动时,该子像素仅显示第二区域4212对应的颜色,在第一子像素P1和第二子像素P2均不驱动时,该子像素显示黑色,从而显示不同的颜色。其中,色组层421中的第二镂空区域F设置在反射电极的正上方。
本实施例提供的显示面板采用第一子像素和第二子像素分别驱动子像素的显示,只需提供一个高电压和一个低电压控制每一子像素使其处于亮态或暗态就可以实现多色显示,可降低该显示面板中驱动电路的功耗,实现了超低功耗下的多色显示。同时,因为该显示面板中最亮态和最暗态的电压对亮度的影响小,即亮度变化随电压变化不敏感,故即使漏电,亮度变化也较小,所以可以实现更低频率驱动,以进一步降低驱动功耗。而且,本实施例提供的显示面板中每个像素中第一子像素和第二子像素的面积一致,且每一像素中的两个子像素中的三个电容之和均相等,从而不会出现图像闪烁、残影等问题,提高了显示效果。
基于同一发明思想,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述任一种的显示面板。如图11所示,可以包括:如本发明实施例提供的上述显示面板40。该显示装置可以为:手机(如图11所示)、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例,重复之处不再赘述。
综上所述,本发明实施例提供的像素结构、阵列基板、显示面板和显示装置中,在每一像素中的第一子像素和第二子像素中的像素电极的面积为1:1,公共电极在与像素电极交叠的部分设置有挖空区时,通过将每一像素中的第一子像素和第二子像素中的电容设置为满足“第一子像素中的第一电容、第二电容及第三电容之和,与第二子像素中的第一电容、第二电容及第三电容之和大致相等”的条件,从而保证了每一像素中第一子像素与第二子像素中的电容大致相等,因此避免了现有技术中由于电容不一致导致的图像闪烁的问题。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (12)
1.一种像素结构,包括数据线和扫描线,所述数据线和扫描线交叉设置形成多个呈阵列排布的像素,每一所述像素包括第一子像素和第二子像素;所述第一子像素和所述第二子像素沿所述数据线方向排布;
每一子像素包括依次设置在衬底基板之上且相互绝缘的第一电极、第二电极、公共电极和像素电极,且所述第一子像素中的像素电极与所述第二子像素中的像素电极的面积相等;所述公共电极在与所述像素电极交叠的部分设置有挖空区;
其中,所述第一电极与所述第二电极之间的电容为第一电容,所述第二电极与所述公共电极之间的电容为第二电容,所述公共电极与所述像素电极之间的电容为第三电容;所述第一子像素中的第一电容、第二电容及第三电容之和,与所述第二子像素中的第一电容、第二电容及第三电容之和大致相等。
2.根据权利要求1所述的像素结构,其特征在于,在每个所述像素中,所述第一子像素的公共电极与所述第一子像素的像素电极的交叠面积为A1,所述第二子像素的公共电极与所述第二子像素的像素电极的交叠面积为A2,其中,A1=A2。
3.根据权利要求2所述的像素结构,其特征在于,在每个所述像素中,所述第一子像素的公共电极的挖空区与所述第二子像素的公共电极的挖空区面积相等。
4.根据权利要求2或3所述的像素结构,其特征在于,在每个所述像素中,所述第一子像素的公共电极包括多个挖空区,所述第二子像素的公共电极包括多个挖空区,所述第一子像素的多个挖空区的周长之和等于所述第二子像素的多个挖空区的周长之和。
5.根据权利要求1所述的像素结构,其特征在于,每一所述子像素还包括:
设置在所述像素电极之上的反射电极,所述公共电极的挖空区暴露在所述反射电极的覆盖范围之外。
6.根据权利要求1所述的像素结构,其特征在于,所述扫描线包括:设置在所述第一子像素和所述第二子像素之间的第一扫描线、第二扫描线和第三扫描线;所述像素结构还包括:用于驱动所述第一子像素的像素电极和所述第二子像素的像素电极的第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管;
其中,所述第一薄膜晶体管的漏极电连接所述第一子像素的像素电极,所述第一薄膜晶体管的栅极电连接所述第一扫描线,所述第一薄膜晶体管的源极电连接所述第二薄膜晶体管的第一漏极;所述第二薄膜晶体管的栅极电连接所述第二扫描线,所述第二薄膜晶体管的第二漏极电连接所述第三薄膜晶体管的源极;所述第二薄膜晶体管的源极电连接与该像素对应的数据线;所述第三薄膜晶体管的栅极电连接所述第三扫描线,所述第三薄膜晶体管的漏极电连接所述第二子像素的像素电极。
7.根据权利要求6所述的像素结构,其特征在于,所述第一子像素中的第二电极为所述第一薄膜晶体管的漏极;所述第二子像素中的第二电极为所述第三薄膜晶体管的漏极。
8.根据权利要求7所述的像素结构,其特征在于,
所述第一薄膜晶体管的漏极中与所述像素电极电连接的区域在所述衬底基板上的投影,大于所述第三薄膜晶体管的漏极中与所述像素电极电连接的区域在所述衬底基板上的投影。
9.一种阵列基板,包括衬底基板,以及设置在所述衬底基板之上如权利要求1-8任一权项所述的像素结构。
10.一种显示面板,包括权利要求9所述的阵列基板,以及与所述阵列基板对盒设置的彩膜基板。
11.根据权利要求10所述的显示面板,其特征在于,所述彩膜基板包括色阻层,所述色阻层包括与所述第一子像素对应的第一区域,以及与所述第二子像素对应的第二区域;
其中,所述第一区域或所述第二区域包括镂空区域。
12.一种显示装置,包括权利要求10或11所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810643425.2A CN108828850B (zh) | 2018-06-21 | 2018-06-21 | 一种像素结构、阵列基板、显示面板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810643425.2A CN108828850B (zh) | 2018-06-21 | 2018-06-21 | 一种像素结构、阵列基板、显示面板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108828850A true CN108828850A (zh) | 2018-11-16 |
CN108828850B CN108828850B (zh) | 2021-07-20 |
Family
ID=64142945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810643425.2A Active CN108828850B (zh) | 2018-06-21 | 2018-06-21 | 一种像素结构、阵列基板、显示面板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108828850B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110136625A (zh) * | 2019-05-17 | 2019-08-16 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
WO2021163975A1 (zh) * | 2020-02-20 | 2021-08-26 | 京东方科技集团股份有限公司 | 显示面板、其驱动方法及显示装置 |
CN113728375A (zh) * | 2020-02-20 | 2021-11-30 | 京东方科技集团股份有限公司 | 显示面板、其驱动方法及显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1892369A (zh) * | 2005-07-06 | 2007-01-10 | 株式会社日立显示器 | 显示装置 |
JP2011075773A (ja) * | 2009-09-30 | 2011-04-14 | Seiko Epson Corp | 電気光学装置及び電子機器 |
CN102790093A (zh) * | 2011-05-16 | 2012-11-21 | 上海天马微电子有限公司 | 薄膜晶体管像素结构及薄膜晶体管显示装置 |
CN107316873A (zh) * | 2017-07-19 | 2017-11-03 | 武汉天马微电子有限公司 | 一种阵列基板及显示装置 |
CN107479267A (zh) * | 2016-06-07 | 2017-12-15 | 三菱电机株式会社 | 液晶显示面板及具有该液晶显示面板的液晶显示装置 |
CN107589610A (zh) * | 2017-09-29 | 2018-01-16 | 上海天马微电子有限公司 | 液晶显示面板与显示装置 |
-
2018
- 2018-06-21 CN CN201810643425.2A patent/CN108828850B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1892369A (zh) * | 2005-07-06 | 2007-01-10 | 株式会社日立显示器 | 显示装置 |
JP2011075773A (ja) * | 2009-09-30 | 2011-04-14 | Seiko Epson Corp | 電気光学装置及び電子機器 |
CN102790093A (zh) * | 2011-05-16 | 2012-11-21 | 上海天马微电子有限公司 | 薄膜晶体管像素结构及薄膜晶体管显示装置 |
CN107479267A (zh) * | 2016-06-07 | 2017-12-15 | 三菱电机株式会社 | 液晶显示面板及具有该液晶显示面板的液晶显示装置 |
CN107316873A (zh) * | 2017-07-19 | 2017-11-03 | 武汉天马微电子有限公司 | 一种阵列基板及显示装置 |
CN107589610A (zh) * | 2017-09-29 | 2018-01-16 | 上海天马微电子有限公司 | 液晶显示面板与显示装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110136625A (zh) * | 2019-05-17 | 2019-08-16 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
US11328648B2 (en) | 2019-05-17 | 2022-05-10 | Beijing Boe Display Technology Co., Ltd. | Display panel and display device |
WO2021163975A1 (zh) * | 2020-02-20 | 2021-08-26 | 京东方科技集团股份有限公司 | 显示面板、其驱动方法及显示装置 |
CN113728375A (zh) * | 2020-02-20 | 2021-11-30 | 京东方科技集团股份有限公司 | 显示面板、其驱动方法及显示装置 |
CN113728271A (zh) * | 2020-02-20 | 2021-11-30 | 京东方科技集团股份有限公司 | 显示面板、其驱动方法及显示装置 |
CN113728375B (zh) * | 2020-02-20 | 2023-01-24 | 京东方科技集团股份有限公司 | 显示面板、其驱动方法及显示装置 |
CN113728271B (zh) * | 2020-02-20 | 2023-12-01 | 京东方科技集团股份有限公司 | 显示面板、其驱动方法及显示装置 |
US11942053B2 (en) | 2020-02-20 | 2024-03-26 | Beijing Boe Optoelectronics Technology Co., Ltd. | Display panel with transistors and sub-pixels, and display device with display panel |
Also Published As
Publication number | Publication date |
---|---|
CN108828850B (zh) | 2021-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104977763B (zh) | 一种驱动电路及其驱动方法、液晶显示器 | |
CN104914602B (zh) | 显示装置和阵列基板 | |
CN104536215B (zh) | 一种阵列基板及液晶显示面板 | |
CN107749247A (zh) | 一种显示面板及显示装置 | |
CN104483792B (zh) | 阵列基板及显示装置 | |
CN107731101A (zh) | 显示面板和显示装置 | |
CN109697952B (zh) | 一种显示面板及其控制方法、显示装置 | |
CN104698713A (zh) | 一种液晶显示面板及液晶显示装置 | |
JP2008287266A (ja) | アクティブマトリクス基板、表示装置、テレビジョン受像機 | |
US9285647B2 (en) | TFT array substrate, E-paper display panel and method for manufacturing the same | |
CN108828850A (zh) | 一种像素结构、阵列基板、显示面板和显示装置 | |
US20230018774A1 (en) | Display substrate, manufacturing method thereof, and display device | |
CN108010945A (zh) | 显示面板和显示装置 | |
CN108873523A (zh) | 一种阵列基板、液晶显示面板及显示装置 | |
US20210294157A1 (en) | Array substrate, display device and display method therefor | |
CN109300995A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 | |
CN104330936B (zh) | 显示面板及显示装置 | |
CN108196380A (zh) | 视角可切换的液晶显示装置及驱动方法 | |
CN107015404A (zh) | 液晶显示面板的公共电极结构及液晶显示面板 | |
CN104267551B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN101893774B (zh) | 液晶显示面板及其制造方法 | |
CN108806629A (zh) | 像素单元及其驱动方法、显示面板 | |
CN107015406A (zh) | 阵列基板及其制造方法、显示面板 | |
CN107102487A (zh) | 阵列基板及其制作方法、反射式液晶显示装置 | |
WO2014187124A1 (zh) | 电极的电压控制方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |