CN113728375B - 显示面板、其驱动方法及显示装置 - Google Patents

显示面板、其驱动方法及显示装置 Download PDF

Info

Publication number
CN113728375B
CN113728375B CN202080000156.3A CN202080000156A CN113728375B CN 113728375 B CN113728375 B CN 113728375B CN 202080000156 A CN202080000156 A CN 202080000156A CN 113728375 B CN113728375 B CN 113728375B
Authority
CN
China
Prior art keywords
sub
electrode
pixel
substrate
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000156.3A
Other languages
English (en)
Other versions
CN113728375A (zh
Inventor
秦相磊
林坚
张勇
张丽敏
孙泽鹏
杨智超
唐亮珍
段智龙
金红贵
安亚帅
乜玲芳
王建
田丽
庞净
宋雪超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113728375A publication Critical patent/CN113728375A/zh
Application granted granted Critical
Publication of CN113728375B publication Critical patent/CN113728375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示面板、其驱动方法及显示装置，以相邻的两行子像素为一个行组(PXZ‑n)，行组(PXZ‑n)具有沿列方向(F2)排列的第一子行组(Z1‑n)和第二子行组(Z2‑n)；像素电极包括第一像素电极(110‑1)和第二像素电极(110‑2)；第一子行组(Z1‑n)中的第一晶体管(T1)的栅极电连接一条第一栅线(G1‑n)；第一晶体管(T1)的第二极电连接第一像素电极(110‑1)；第二子行组(Z2‑n)中的第二晶体管(T2)的栅极电连接一条第二栅线(G2‑n)；第二晶体管(T2)的第二极电连接第二像素电极(110‑2)；沿列方向(F2)上相邻的两个子像素共用一个第三晶体管(T3)；行组(PXZ‑n)中的第三晶体管(T3)的栅极电连接一条第三栅线(G3‑n)；一列子像素中的第一晶体管(T1)和第二晶体管(T2)通过共用的第三晶体管(T3)与一条数据线(DA)电连接。

Description

显示面板、其驱动方法及显示装置
技术领域
本公开涉及显示技术领域，特别涉及显示面板、其驱动方法及显示装置。
背景技术
随着显示技术的不断发展，半透半反式显示面板因其具有功耗低、环境适应性强等优点，在手机、平板电脑等显示装置中得到了广泛应用。
发明内容
本公开实施例提供的显示面板，包括：
衬底基板；
多个子像素，设置于所述衬底基板上，所述多个子像素中的至少一个包括像素电极；
多个晶体管，所述多个晶体管包括多个第一晶体管、多个第二晶体管、多个第三晶体管；
多条数据线，间隔设置于所述衬底基板上；
多条栅线，间隔设置于所述衬底基板上；且所述多条栅线包括多条第一栅线、多条第二栅线以及多条第三栅线；
其中，以相邻的两行子像素为一个行组，所述行组具有沿列方向排列的第一子行组和第二子行组；所述像素电极包括第一像素电极和第二像素电极；
所述第一子行组中的一个子像素包括一个所述第一晶体管和一个所述第一像素电极；其中，所述第一子行组中的第一晶体管的栅极电连接一条所述第一栅线；并且，同一所述子像素中，所述第一晶体管的第二极电连接所述第一像素电极；
所述第二子行组中的一个子像素包括一个所述第二晶体管和一个所述第二像素电极；其中，所述第二子行组中的第二晶体管的栅极电连接一条所述第二栅线；并且，同一所述子像素中，所述第二晶体管的第二极电连接所述第二像素电极；
同一所述行组中，沿列方向上相邻的两个子像素共用一个所述第三晶体管；其中，所述行组中的第三晶体管的栅极电连接一条所述第三栅线；
一列子像素中的第一晶体管和第二晶体管通过共用的第三晶体管与一条所述数据线电连接。
可选地，在本公开实施例中，同一所述行组中，沿所述列方向上相邻的两个子像素组成一个子像素组；
所述子像素组被配置为显示画面中的一个像素点的至少部分区域。
可选地，在本公开实施例中，所述第三晶体管的有源层包括第一源极区、第一漏极区、第二漏极区、第一沟道区以及第二沟道区；其中，所述第一沟道区位于所述第一源极区和所述第一漏极区之间，所述第二沟道区位于所述第一源极区和所述第二漏极区之间；
所述第一源极区与所述数据线电连接，所述第一漏极区与所述第一晶体管的第一极电连接，所述第二漏极区与所述第二晶体管的第一极电连接。
可选地，在本公开实施例中，所述显示面板还包括：
源导电层，位于所述衬底基板上，且所述源导电层包括所述多条间隔设置的数据线、多个源连接部、多个第一源极部和多个第二源极部；其中，一个所述源连接部、一个所述第一源极部以及一个所述第二源极部位于一个所述子像素组中；
所述第一源极部作为所述第一晶体管的第一极，所述第二源极部作为所述第二晶体管的第一极；
同一所述子像素组中，所述第一源极部与所述第一漏极区电连接，所述第二源极部与所述第二漏极区电连接，所述第一源极区与所述源连接部电连接，所述源连接部与一条所述数据线电连接。
可选地，在本公开实施例中，所述源连接部包括：相互电连接的第一子源连接部和第二子源连接部；其中，所述第一子源连接部沿行方向延伸，所述第二子源连接部沿列方向延伸；并且，所述第一子源连接部与所述数据线电连接，所述第二子源连接部与所述第一源极区电连接。
可选地，在本公开实施例中，所述像素电极设置为反射电极；所述第一像素电极设置有第一通孔，所述第二像素电极设置有第二通孔，所述第一通孔的面积与所述第二通孔的面积不同。
可选地，在本公开实施例中，所述衬底基板具有：第一分区和第二分区；其中，所述第一分区覆盖所述子像素组中的一个子像素，所述第二分区覆盖所述子像素组的另一个子像素；
所述显示面板还包括：
对向基板，与所述衬底基板相对设置；
色阻层，位于所述衬底基板与所述对向基板之间，并且，所述色阻层包括：位于各所述子像素的子色阻层；
其中，所述子色阻层具有第一子色阻区和第二子色阻区，在垂直于所述衬底基板所在平面的方向上，所述第一分区覆盖所述第一子色阻区，所述第二分区覆盖所述第二子色阻区。
可选地，在本公开实施例中，所述第一像素电极与位于所述第一子色阻区的子色阻层具有第一正对面积；
所述第二像素电极与位于所述第二子色阻区的子色阻层具有第二正对面积；
同一所述子像素组中，所述第一正对面积与所述第二正对面积不同。
可选地，在本公开实施例中，同一所述子像素组中，所述第一像素电极的面积和所述第二像素电极的面积大致相同，且所述第一子色阻区的面积小于所述第二子色阻区的面积。
可选地，在本公开实施例中，位于所述第一分区内的所述子色阻层设置有第一过孔，所述第一过孔贯穿所述子色阻层；
所述第一过孔在所述衬底基板的正投影与所述第一通孔在所述衬底基板的正投影不交叠。
可选地，在本公开实施例中，同一所述子像素组中，所述第一像素电极的面积小于所述第二像素电极的面积，且所述第一子色阻区的面积小于或大致等于所述第二子色阻区的面积。
可选地，在本公开实施例中，所述第一通孔在所述衬底基板的正投影分别与所述源导电层和所述栅导电层在所述衬底基板的正投影不交叠；
所述第二通孔在所述衬底基板的正投影分别与所述源导电层和所述栅导电层在所述衬底基板的正投影不交叠。
可选地，在本公开实施例中，针对与所述第一晶体管电连接的第一栅线和第一像素电极，所述第一栅线和所述第一晶体管在所述衬底基板的正投影分别与所述第一像素电极在所述衬底基板的正投影具有交叠区域；和/或，
针对与所述第二晶体管电连接的第二栅线和第二像素电极，所述第二栅线和所述第二晶体管在所述衬底基板的正投影分别与所述第二像素电极在所述衬底基板的正投影具有交叠区域；和/或，
所述第三栅线在所述衬底基板的正投影与电连接的所述第三晶体管、所述第一像素电极和所述第二像素电极在所述衬底基板的正投影具有交叠区域。
可选地，在本公开实施例中，所述第一像素电极设置有一个第一通孔，所述第二通孔包括间隔设置的第一子通孔和第二子通孔；
针对一个所述子像素组，所述第一子通孔在所述衬底基板的正投影相对所述第二子通孔在所述衬底基板的正投影靠近所述子像素电连接的数据线在所述衬底基板的正投影；和/或，
针对一个所述子像素组，所述第二子通孔在所述衬底基板的正投影相对所述第一子通孔在所述衬底基板的正投影远离所述子像素电连接的数据线在所述衬底基板的正投影。
可选地，在本公开实施例中，所述第一子通孔在所述衬底基板的正投影位于所述第一子源连接部在所述衬底基板的正投影与所述数据线在所述衬底基板的正投影之间，且所述第一子通孔在所述衬底基板的正投影位于所述第二子源连接部在所述衬底基板的正投影与所述第三栅线在所述衬底基板的正投影之间。
可选地，在本公开实施例中，所述显示面板还包括：透明导电层，位于所述像素电极背离所述衬底基板一侧；
所述透明导电层包括间隔设置的多个第一子透明导电部；其中，一个所述第一子透明导电部在所述衬底基板的正投影位于一个所述第一分区内；同一所述第一分区内，所述第一子透明导电部在所述衬底基板的正投影覆盖所述第一通孔在所述衬底基板的正投影，且所述第一子透明导电部在所述衬底基板的正投影位于所述第一像素电极在所述衬底基板的正投影内；和/或，
所述透明导电层包括间隔设置的多个第二子透明导电部；其中，一个所述第二子透明导电部在所述衬底基板的正投影位于一个所述第二分区内；同一所述第二分区内，所述第二子透明导电部在所述衬底基板的正投影覆盖所述第二通孔在所述衬底基板的正投影，且所述第二子透明导电部在所述衬底基板的正投影位于所述第二像素电极在所述衬底基板的正投影内。
可选地，在本公开实施例中，所述显示面板还包括：
第一平坦化层，位于所述反射电极所在层与所述衬底基板之间；
辅助电极层，位于所述第一平坦化层与所述反射电极所在层之间；
第二平坦化层，位于所述辅助电极层与所述反射电极所在层之间；
所述辅助电极层包括间隔设置的多个第一辅助电极；其中，一个所述第一辅助电极在所述衬底基板的正投影位于一个所述第一分区内；同一所述第一分区内，所述第一像素电极在所述衬底基板的正投影覆盖所述第一辅助电极在所述衬底基板的正投影；和/或，
所述辅助电极层包括间隔设置的多个第二辅助电极；其中，一个所述第二辅助电极在所述衬底基板的正投影位于一个所述第二分区内；同一所述第二分区内，所述第二像素电极在所述衬底基板的正投影覆盖所述第二辅助电极在所述衬底基板的正投影。
可选地，在本公开实施例中，所述显示面板还包括：
栅绝缘层，位于所述源导电层与所述衬底基板之间；
栅导电层，位于所述栅绝缘层与所述衬底基板之间；且所述栅导电层包括多条第一栅线、多条第二栅线以及多条第三栅线；
所述栅导电层还包括：间隔设置的多个第一补偿电极；其中，一个所述第一补偿电极在所述衬底基板的正投影位于一个所述第一分区内；同一所述第一分区内，所述第一像素电极在所述衬底基板的正投影覆盖所述第一补偿电极在所述衬底基板的正投影，且所述第一补偿电极在所述衬底基板的正投影与所述第一晶体管的第一漏极部在所述衬底基板的正投影具有交叠区域；和/或，
所述栅导电层还包括：间隔设置的多个第二补偿电极；其中，一个所述第二补偿电极在所述衬底基板的正投影位于一个所述第二分区内；同一所述第二分区内，所述第二像素电极在所述衬底基板的正投影覆盖所述第二补偿电极在所述衬底基板的正投影，且所述第二补偿电极在所述衬底基板的正投影与所述第二晶体管的第二漏极部在所述衬底基板的正投影具有交叠区域。
本公开实施例提供了一种显示装置，包括上述显示面板。
本公开实施例提供了一种上述显示面板的驱动方法，包括：
在一帧时间的各数据输入阶段中驱动一个所述行组中的子像素；
其中，在一个所述数据写入阶段中驱动一个所述行组中的子像素，包括：
对所述行组中的第一子行组的子像素电连接的第一栅线加载栅极开启信号，对所述第一子行组的子像素电连接的第二栅线加载栅极关闭信号，对所述第一子行组的子像素电连接的第三栅线加载栅极开启信号，对各数据线加载数据信号，使所述第一子行组的第一像素电极输入数据信号；
对所述行组中的第二子行组的子像素电连接的第一栅线加载栅极关闭信号，对所述第二子行组的子像素电连接的第二栅线加载栅极开启信号，对所述第二子行组的子像素电连接的第三栅线加载栅极开启信号，对各数据线加载数据信号，使所述第二子行组的第二像素电极输入数据信号。
附图说明
图1为本公开实施例提供的一些显示面板的结构示意图；
图2为本公开实施例提供的一些电路结构示意图；
图3为本公开实施例提供的一些布局结构示意图；
图4a为图3所示的示意图中沿AA’方向上的剖视结构示意图；
图4b为图3所示的示意图中沿AA’方向上的另一些剖视结构示意图；
图5为本公开实施例提供的另一些显示面板的结构示意图；
图6a为图5所示的示意图中沿AA’方向上的剖视结构示意图；
图6b为图5所示的示意图中沿BB’方向上的剖视结构示意图；
图6c为图5所示的示意图中沿CC’方向上的剖视结构示意图；
图7为本公开实施例提供的一些子色阻层的结构示意图；
图8为本公开实施例提供的另一些像素电极的结构示意图；
图9为本公开实施例提供的又一些像素电极的结构示意图；
图10为本公开实施例提供的另一些子色阻层的结构示意图；
图11为本公开实施例提供的一些驱动方法的流程图；
图12为本公开实施例提供的一些信号时序图；
图13为本公开实施例提供的又一些显示面板的结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
一般半透半反式显示面板的显示区域可划分为反射区域和透射区域，在外部环境光较强时，外部环境光线通过反射区域的反射，为半透半反式显示面板提供光源，以使其显示图像。而在外部无光或弱光的环境下，半透半反式显示面板中的背光源工作，背光源的出射光线穿过透射区域，为半透半反式显示面板提供光源，以使其显示图像。
本公开实施例提供一种显示面板，如图1至图6c所示，可以包括：衬底基板100，设置于衬底基板100上的多个子像素，多个晶体管，间隔设置于所述衬底基板100上的多条数据线DA，间隔设置于衬底基板100上的多条栅线。并且，多个子像素中的至少一个可以包括像素电极。
其中，以相邻的两行子像素为一个行组PXZ-n(1≤n≤N，n和N为整数，且N为行组的总数。图1和图2以N＝2为例)，所述行组PXZ-n具有沿列方向F2排列的第一子行组Z1-n和第二子行组Z2-n。例如，以图1中的4行子像素为例，第一行子像素和第二行子像素为第一个行组PXZ-1，则第一行子像素作为第一个行组PXZ-1中的第一子行组Z1-1，第二行子像素作为第一个行组PXZ-1中的第二子行组Z2-1。第三行子像素和第四行子像素为第二个行组PXZ-2，则第三行子像素作为第二个行组PXZ-2中的第一子行组Z1-2，第四行子像素作为第二个行组PXZ-2中的第二子行组Z2-2。
并且，所述多个晶体管可以包括多个第一晶体管T1、多个第二晶体管T2、多个第三晶体管T3。所述多条栅线可以包括多条第一栅线G1-n、多条第二栅线G2-n以及多条第三栅线G3-n；所述像素电极可以包括第一像素电极110-1和第二像素电极110-2。其中，所述第一子行组Z1-n中的一个子像素可以包括一个所述第一晶体管T1和一个所述第一像素电极110-1；其中，所述第一子行组Z1-n中的第一晶体管T1的栅极电连接一条所述第一栅线G1-n；并且，同一所述子像素中，所述第一晶体管T1的第二极电连接所述第一像素电极110-1。所述第二子行组Z2-n中的一个子像素可以包括一个所述第二晶体管T2和一个所述第二像素电极110-2；其中，所述第二子行组Z2-n中的第二晶体管T2的栅极电连接一条所述第二栅线G2-n；并且，同一所述子像素中，所述第二晶体管T2的第二极电连接所述第二像素电极110-2。同一所述行组PXZ-n中，沿列方向F2上相邻的两个子像素共用一个所述第三晶体管T3；其中，所述行组PXZ-n中的第三晶体管T3的栅极电连接一条所述第三栅线G3-n。并且，一列子像素中的第一晶体管T1和第二晶体管T2通过共用的第三晶体管T3与一条所述数据线DA电连接。
本公开实施例提供的上述显示面板，通过设置第三晶体管，在第一晶体管和第三晶体管均导通时，可以将数据线上传输的数据信号提供给第一像素电极。这样可以使第一晶体管和第三晶体管组合为双栅型薄膜晶体管(Thin Film Transistor，TFT)。从而可以使第一晶体管和第三晶体管共同控制数据线与第一像素电极之间的信号流通，进而可以增大晶体管的开态电流，降低晶体管的关态电流，以及降低功耗，提高的稳定性。并且，在第二晶体管和第三晶体管均导通时，可以将数据线上传输的数据信号提供给第二像素电极。这样可以使第二晶体管和第三晶体管组合为双栅型TFT。从而可以使第二晶体管和第三晶体管共同控制数据线与第二像素电极之间的信号流通，进而可以增大晶体管的开态电流，降低晶体管的关态电流，以及降低功耗，提高的稳定性。
需要说明的是，在第一栅线G1-n加载栅极开启信号时，可以控制第一晶体管T1导通。在第一栅线G1-n加载栅极关闭信号时，可以控制第一晶体管T1截止。其中，在第一晶体管T1为N型晶体管时，栅极开启信号可以为高电平信号，栅极关闭信号可以为低电平信号。在第一晶体管T1为P型晶体管时，栅极开启信号可以为低电平信号，栅极关闭信号可以为高电平信号。
需要说明的是，在第二栅线G2-n加载栅极开启信号时，可以控制第二晶体管T2导通。在第二栅线G2-n加载栅极关闭信号时，可以控制第二晶体管T2截止。其中，在第二晶体管T2为N型晶体管时，栅极开启信号可以为高电平信号，栅极关闭信号可以为低电平信号。在第二晶体管T2为P型晶体管时，栅极开启信号可以为低电平信号，栅极关闭信号可以为高电平信号。
需要说明的是，在第三栅线G3-n加载栅极开启信号时，可以控制第三晶体管T3导通。在第三栅线G3-n加载栅极关闭信号时，可以控制第三晶体管T3截止。其中，在第三晶体管T3为N型晶体管时，栅极开启信号可以为高电平信号，栅极关闭信号可以为低电平信号。在第三晶体管T3为P型晶体管时，栅极开启信号可以为低电平信号，栅极关闭信号可以为高电平信号。
在具体实施时，在本公开实施例中，如图1所示，同一所述行组PZX-n中，沿所述列方向F2上相邻的两个子像素可以组成一个子像素组。例如，第一个行组PZX-1中，共用同一个第三晶体管T3的两个子像素可以作为一个子像素组。并且，该所述子像素组可以被配置为显示画面中的一个像素点的至少部分区域。例如，可以使该所述子像素组被配置为显示画面中的一个像素点。或者，也可以使该所述子像素组被配置为显示画面中的一个像素点的部分区域。当然，在实际应用中，子像素组的具体实施方式可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，如图1所示，显示面板可以包括多个像素单元PX。示例性地，像素单元PX可以包括多个子像素组，各子像素组阵列排布。例如，像素单元PX可以包括沿行方向F1依次排列的第一颜色子像素组spx-1、第二颜色子像素组spx-2以及第三颜色子像素组spx-3。示例性地，第一颜色、第二颜色、第三颜色可以从红色、绿色以及蓝色中任意选取。例如，可以使第一颜色设置为红色，使第二颜色设置为绿色，使第三颜色设置为蓝色，则第一颜色子像素组spx-1具有两个红色子像素，第二颜色子像素组spx-2具有两个绿色子像素，第三颜色子像素组spx-3具有两个蓝色子像素，这样可以采用红绿蓝进行混色以形成显示画面中的一个像素点，从而使显示面板实现显示效果。这样可以使本公开实施例中的像素单元作为显示画面中的一个像素点，子像素组可以作为显示画面中的一个像素点的部分区域。当然，在实际应用中，可以根据实际应用环境来设计像素单元的具体实现方式，在此不作限定。下面以像素单元包括沿行方向F1依次排列的红色子像素组、绿色子像素组以及蓝色子像素组为例进行说明。
在具体实施时，在本公开实施例中，结合图4a所示，显示面板还可以包括：
第一平坦化层312，位于反射电极所在层与衬底基板100之间；
源导电层1300，位于第一平坦化层312与衬底基板100之间，且源导电层1300可以包括多条间隔设置的数据线DA；
栅绝缘层311，位于源导电层1300与衬底基板100之间；
栅导电层1200，位于栅绝缘层311与衬底基板100之间，且栅导电层1200可以包括间隔设置的多条第一栅线G1-n、多条第二栅线G2-n以及多条第三栅线G3-n。并且，一行第一子行组Z1-n中的子像素电连接一条第一栅线G1-n，一行第二子行组Z2-n中的子像素电连接一条第二栅线G2-n，一列子像素电连接一条数据线DA。
示例性地，如图4a所示，栅绝缘层311与源导电层1300之间还设置有半导体层。其中，半导体层可以包括形成每个晶体管的有源层。有源层具有沟道区。并且，栅导电层1200还可以包括形成每个晶体管的栅极。示例性地，结合图4a所示，以第一晶体管T1，第一极为第一源极部，第二极为第一漏极部为例，第一晶体管T1可以包括：栅极1321、与栅极1321绝缘设置的有源层1322、与栅极1321绝缘设置且与有源层1322电连接的第一源极部1323与第一漏极部1324，以及第一像素电极110-1和第二像素电极110-2。并且，栅极1321位于有源层1322与衬底基板100之间。第一源极部1323与第一漏极部1324所在层位于有源层1322背离衬底基板100一侧。在栅极1321和有源层1322之间设置有栅绝缘层311。第一源极部1323与第一漏极部1324分别与有源层1322直接搭接。第一源极部1323与第一漏极部1324所在层与第一像素电极110-1和第二像素电极110-2所在层之间设置有第一平坦化层312。第一像素电极110-1通过贯穿第一平坦化层312的过孔3121与第一漏极部1324电连接。第二晶体管T2和第三晶体管T3的结构与第一晶体管T1的结构大致相同，并且，第二像素电极110-2通过贯穿第一平坦化层312的过孔3122与第二晶体管T2的第二极电连接，其余结构在此不做赘述。
在具体实施时，结合图3与图4a所示，第三晶体管T3的有源层包括第一源极区ts-S、第一漏极区ts-D1、第二漏极区ts-D2、第一沟道区ts-A1以及第二沟道区ts-A2；其中，第一沟道区ts-A1位于第一源极区ts-S和第一漏极区ts-D1之间，第二沟道区ts-A2位于第一源极区ts-S和第二漏极区ts-D2之间。并且，第一源极区ts-S与对应的数据线DA电连接，第一漏极区ts-D1与第一晶体管T1的第一极电连接，第二漏极区ts-D2与第二晶体管T2的第一极电连接。
示例性地，如图3与图4a所示，源导电层1300还可以包括：多个源连接部1523、多个第一源极部1323、多个第二源极部1423、多个第一漏极部1324、多个第二漏极部1424；其中，一个源连接部1523、一个第一源极部1323、一个第一漏极部1324、一个第二源极部以及一个第二漏极部1424位于一个子像素组中。一个第一源极部1323作为一个第一晶体管T1的第一极，一个第一漏极部1324作为一个第一晶体管T1的第二极。一个第二源极部1423作为一个第二晶体管T2的第一极，一个第二漏极部1424作为一个第二晶体管T2的第二极。并且，同一子像素组中，所述第一源极部1323与所述第一漏极区ts-D1电连接，所述第二源极部1423与所述第二漏极区ts-D2电连接，所述第一源极区ts-S与所述源连接部1523电连接，所述源连接部1523与一条所述数据线DA电连接。当然，本公开包括但不限于此。
示例性地，结合图3所示，源连接部1523可以包括：相互电连接的第一子源连接部15231和第二子源连接部15232；其中，第一子源连接部15231沿行方向F1延伸，第二子源连接部15232沿列方向F2延伸；并且，第一子源连接部15231与数据线DA电连接，第二子源连接部15232与第一源极区ts-S电连接，即第二子源连接部15232与第三晶体管T3电连接。这样可以使源连接部1523设置为折线形。当然，本公开包括但不限于此。
示例性地，可以将像素电极设置为反射电极。并且，如图5至图6c所示，第一像素电极110-1设置有第一通孔111，第二像素电极110-2设置有第二通孔112，第一通孔111的面积与第二通孔112的面积不同。需要说明的是，通孔可以用于透射背光；反射电极可以用于反射入射到反射电极上的光。当然，通孔和反射电极还可以实现其他显示面板中的功能，在此不作限定。
本公开实施例提供的上述显示面板，通过在第一反射电极中设置贯穿的第一通孔，以及在第二反射电极中设置贯穿的第二通孔。在外部环境光较强时，显示面板可以处于反射模式，这样可以使外部环境光线通过反射电极的反射，为显示面板提供光源，以使显示面板显示图像，此时可以关闭背光源，降低功耗。而在外部无光或弱光的环境下，显示面板可以处于透视模式，通过使背光源工作，背光源的出射光线穿过第一通孔和第二通孔，为显示面板提供光源，以使显示面板显示图像。因此，本公开实施例提供的上述显示面板可以实现半透半反式显示面板。
示例性地，在具体实施时，在本公开实施例中，如图5至图6c所示，衬底基板可以具有第一分区Q-1和第二分区Q-2，其中，所述第一分区覆盖所述子像素组中的一个子像素，所述第二分区覆盖所述子像素组的另一个子像素。例如，一个第一像素电极110-1和一个第一晶体管T1在衬底基板100的正投影位于一个第一分区Q-1内。一个第二像素电极110-2和一个第二晶体管T2在衬底基板100的正投影位于一个第二分区Q-2内。并且，显示面板还可以包括：与衬底基板100相对设置的对向基板200，位于衬底基板100与对向基板200之间的色阻层。其中，色阻层可以包括：位于各子像素的子色阻层。其中，子色阻层可以具有第一子色阻区S-1和第二子色阻区S-2。在垂直于衬底基板100所在平面的方向上，第一分区Q-1覆盖第一子色阻区S-1，第二分区Q-2覆盖第二子色阻区S-2。这样可以使同一子像素实现多灰阶显示，从而可以提高显示效果。
在具体实施时，在本公开实施例中，如图5至图6c所示，显示面板还可以包括封装于衬底基板100和对向基板200之间的液晶层300。对向基板200上设置有公共电极，衬底基板100还设置有位于各分区中的薄膜晶体管(Thin Film Transistor，TFT)。并且，显示面板中还可以包括多条栅线和多条数据线DA，一行子像素同一分区中的TFT的栅极可以与一条栅线电连接，一列子像素中的TFT的源极可以与一条数据线DA电连接，TFT的漏极可以与反射电极电连接。示例性地，栅极上传输的信号控制TFT打开时，可以将数据线DA上传输的数据信号输入到反射电极中，以使反射电极输入用于显示的数据信号的电压。并且，还对公共电极施加相应的电压，从而可以使反射电极与公共电极之间具有电场，以控制液晶分子偏转，并且结合光源，以实现显示效果。
在具体实施时，在本公开实施例中，如图5至图6c所示，第一像素电极110-1与位于第一子色阻区S-1的子色阻层可以具有第一正对面积，第二像素电极110-2与位于第二子色阻区S-2的子色阻层可以具有第二正对面积。其中，同一子像素组中，第一正对面积与第二正对面积不同。这样可以使同一子像素组中，第一正对面积所在区域的发光亮度和第二正对面积所在区域的发光亮度不同，从而可以使子像素组实现不同灰阶的亮度。需要说明的是，第一像素电极110-1在衬底基板100的正投影与位于第一子色阻区S-1的子色阻层在衬底基板100的正投影可以具有第一交叠区域，该第一交叠区域的面积可以作为第一正对面积。第二像素电极110-2在衬底基板100的正投影与位于第二子色阻区S-2的子色阻层在衬底基板100的正投影可以具有第二交叠区域，该第二交叠区域的面积可以作为第二正对面积。
示例性地，在具体实施时，在本公开实施例中，如图5至图6c所示，可以使同一子像素组中，第一像素电极110-1的面积和第二像素电极110-2的面积大致相同，且第一子色阻区S-1的面积小于第二子色阻区S-2的面积。这样在显示面板处于反射模式时，由于第一子色阻区S-1的面积和第二子色阻区S-2的面积不同，可以使第一分区Q-1的亮度和第二分区Q-2的亮度不同，可以使同一颜色子像素组实现4个灰阶的亮度。在显示面板处于透视模式时，由于第一子色阻区S-1的面积和第二子色阻区S-2的面积不同，可以使第一分区Q-1的亮度和第二分区Q-2的亮度不同，可以使同一颜色子像素组实现4个灰阶的亮度。
示例性地，以红色子像素为例进行说明。在显示面板处于反射模式时，背光源关闭，反射电极通过反射外界环境光，以使显示面板进行显示。若一帧显示时间内，一个红色子像素组中，第一分区Q-1和第二分区Q-2均不发光，那么红色作为第一个灰阶H1。若一帧显示时间内，一个红色子像素组中，仅第一分区Q-1发光，那么红色作为第二个灰阶H2。若一帧显示时间内，一个红色子像素组中，仅第二分区Q-2发光，那么红色作为第三灰阶H3。若一帧显示时间内，一个红色子像素组中，第一分区Q-1和第二分区Q-2均发光，那么红色作为第四灰阶H4。其中，H1<H2<H3<H4。即，H1可以为红色的最低灰阶，H4可以为红色的最高灰阶。因此，一个像素单元中，红色部分从暗态到亮态可以为4个灰阶。同理，一个像素单元中，绿色部分从暗态到亮态也可以为4个灰阶，蓝色部分从暗态到亮态也可以为4个灰阶。这样使得一个像素单元可以显示的颜色的64个灰阶。
在具体实施时，在本公开实施例中，如图5至图6c以及图7所示，可以使位于第一分区Q-1内的子色阻层设置有第一过孔，第一过孔贯穿子色阻层，位于第二分区Q-2内的子色阻层未设置有第一过孔。并且，第一过孔在衬底基板100的正投影与第一通孔111在衬底基板100的正投影不交叠。示例性地，同一子像素中，可以使第一分区Q-1内的子色阻层的面积与第一过孔的面积之和与第二分区Q-2内的子色阻层的面积相同。这样通过设置第一过孔，从而可以使第一分区Q-1内的子色阻层所占用的面积小于第二分区Q-2内的子色阻层所占用的面积。
在具体实施时，在本公开实施例中，可以使同一子像素组中，第一通孔的面积与第二通孔的面积不同。示例性地，如图5与图8所示，同一子像素组中，可以使第二通孔112的面积设置为第一通孔111的面积的N倍。其中，可以使1＜N≤5。示例性地，可以使2≤N≤3。例如，可以使N＝2，同一子像素组中，也可以使第二通孔112的面积设置为第一通孔111的面积的2倍，这样可以使第二分区Q-2的透射光的光强为第一分区Q-1的透射光的光强的2倍。也可以使N＝3，同一子像素组中，也可以使第二通孔112的面积设置为第一通孔111的面积的3倍，这样可以使第二分区Q-2的透射光的光强为第一分区Q-1的透射光的光强的3倍。示例性地，可以使每一子像素组中，第一通孔111的面积大致相同。以及使每一子像素组中，第二通孔112的面积大致相同。需要说明的是，在实际应用中，第二通孔112的面积与第一通孔111的面积以及N的取值可以根据实际应用环境来设计确定，在此不作限定。
示例性地，以N＝2为例，由于同一子像素组中，第二通孔112的面积设置为第一通孔111的面积的2倍。在实际制备中，子像素组所在区域可以根据沿行方向F1延伸的中轴线大致镜像对称，为了使同一子像素组中，第一像素电极110-1的面积与第二像素电极110-2的面积相同，可以使第一像素电极110-1沿行方向F1的宽度和第二像素电极110-2沿行方向F1的宽度大致相同，第二像素电极110-2沿列方向F2的宽度大于第一像素电极110-1沿列方向F2的宽度。以第一像素电极110-1和第一通孔111组成的区域的中心作为第一中心，以第二像素电极110-2和第二通孔112组成的区域的中心作为第二中心，第一中心距离上述中轴线相较于第二中心更近，从而可以使同一子像素组中，第一像素电极110-1的面积与第二像素电极110-2的面积相同。
在具体实施时，在本公开实施例中，如图9所示，同一子像素组中，也可以使第一通孔111的面积设置为第二通孔112的面积的X倍；其中，可以使1＜X≤5。示例性地，可以使2≤X≤3。例如，可以使X＝2，同一子像素组中，也可以使第一通孔111的面积设置为第二通孔112的面积的2倍，这样可以使第一分区Q-1的透射光的光强为第二分区Q-2的透射光的光强的2倍。或者，可以使X＝3，同一子像素组中，也可以使第一通孔111的面积设置为第二通孔112的面积的3倍，这样可以使第一分区Q-1的透射光的光强为第二分区Q-2的透射光的光强的3倍。示例性地，可以使每一子像素组中，第一通孔111的面积大致相同。以及使每一子像素组中，第二通孔112的面积大致相同。需要说明的是，在实际应用中，第二通孔112的面积与第一通孔111的面积以及X的取值可以根据实际应用环境来设计确定，在此不作限定。
示例性地，以X＝2为例，由于同一子像素组中，第一通孔111的面积设置为第二通孔112的面积的2倍。在实际制备中，子像素组所在区域可以根据沿行方向F1延伸的中轴线大致镜像对称，为了使同一子像素组中，第一像素电极110-1的面积与第二像素电极110-2的面积相同，可以使第一像素电极110-1沿行方向F1的宽度和第二像素电极110-2沿行方向F1的宽度大致相同，第一像素电极110-1沿列方向F2的宽度大于第二像素电极110-2沿列方向F2的宽度。以第一像素电极110-1和第一通孔111组成的区域的中心作为第一中心，以第二像素电极110-2和第二通孔112组成的区域的中心作为第二中心，第二中心距离上述中轴线相较于第一中心更近，从而可以使同一子像素组中，第一像素电极110-1的面积与第二像素电极110-2的面积相同。
示例性地，以红色子像素为例进行说明。在显示面板处于透射模式时，背光源工作，通孔通过透射背光源发出的光，以使显示面板进行显示。若一帧显示时间内，一个红色子像素组中，第一分区Q-1和第二分区Q-2均不发光，那么红色作为第一个灰阶H1。若一帧显示时间内，一个红色子像素组中，仅第一分区Q-1发光，那么红色作为第二个灰阶H2。若一帧显示时间内，一个红色子像素组中，仅第二分区Q-2发光，那么红色作为第三灰阶H3。若一帧显示时间内，一个红色子像素组中，第一分区Q-1和第二分区Q-2均发光，那么红色作为第四灰阶H4。其中，H1<H2<H3<H4。即，H1可以为红色的最低灰阶，H4可以为红色的最高灰阶。因此，一个像素单元中，红色部分从暗态到亮态可以为4个灰阶。同理，一个像素单元中，绿色部分从暗态到亮态也可以为4个灰阶，蓝色部分从暗态到亮态也可以为4个灰阶。这样使得一个像素单元可以显示的颜色的64个灰阶。
由于第一通孔区域未设置第一像素电极，在具体实施时，如图3和图4a所示，可以在反射电极背离衬底基板一侧设置透明导电层。该透明导电层可以包括间隔设置的多个第一子透明导电部310。其中，可以使一个第一子透明导电部310在衬底基板100的正投影位于一个第一分区内Q-1内，即一个第一分区Q-1设置一个第一子透明导电部310。一个第一通孔111对应一个第一子透明导电部310，且同一第一分区Q-1内，第一子透明导电部310在衬底基板100的正投影覆盖第一通孔111在衬底基板100的正投影。且，第一子透明导电部310在衬底基板100的正投影位于第一像素电极110-1在衬底基板100的正投影内。进一步地，第一子透明导电部310与第一像素电极110-1直接电连接。例如，直接将透明导电层制备在反射电极上。这样可以通过第一子透明导电部遮挡第一通孔，以及可以使第一通孔区域也存在电场，进而提高显示效果。
由于第二通孔区域未设置第二像素电极，在具体实施时，如图3和图4a所示，可以在反射电极背离衬底基板一侧设置透明导电层。该透明导电层包括间隔设置的多个第二子透明导电部320。其中，一个第二子透明导电部320在衬底基板100的正投影位于一个第二分区Q-2内。即一个第二分区Q-2设置一个第二子透明导电部320。一个第二通孔112对应一个第二子透明导电部320，且同一第二分区Q-2内，第二子透明导电部320在衬底基板100的正投影覆盖第二通孔112在衬底基板100的正投影。且，第二子透明导电部320在衬底基板100的正投影位于第二像素电极110-2在衬底基板100的正投影内。进一步地，第二子透明导电部320与第二像素电极110-2直接电连接。例如，直接将透明导电层制备在反射电极上。这样可以通过第二子透明导电部320遮挡第二通孔112，从而可以使第二通孔区域也存在电场，进而提高显示效果。
在具体实施时，为了增加第一像素电极和第二像素电极的电容值。如图4b所示，可以在反射电极所在层和第一平坦化层312之间设置辅助电极层400，以及在辅助电极层400与反射电极所在层之间设置第二平坦化层313。并且，第一像素电极110-1通过贯穿第一平坦化层312和第二平坦化层313的过孔3121与第一漏极部1324电连接。第二像素电极110-2通过贯穿第一平坦化层312和第二平坦化层313的过孔3122与第二晶体管T2的第二极电连接，其余结构在此不做赘述。
示例性地，如图4b所示，辅助电极层400可以包括间隔设置的多个第一辅助电极410。其中，一个第一辅助电极410在衬底基板100的正投影位于一个第一分区Q-1内，即第一分区Q-1设置一个第一辅助电极410，一个第一像素电极110-1对应一个第一辅助电极410，且同一第一分区Q-1内，第一像素电极110-1在衬底基板100的正投影覆盖第一辅助电极410在衬底基板100的正投影。这样可以使第一像素电极110-1与第一辅助电极410之间具有正对面积，以形成电容结构C11。
示例性地，如图4b所示，辅助电极层400可以包括间隔设置的多个第二辅助电极420。其中，一个第二辅助电极420在衬底基板100的正投影位于一个第二分区Q-2内，即一个第二分区Q-2设置一个第二辅助电极420，一个第一像素电极110-1对应一个第一辅助电极410。且同一第二分区Q-2内，第二像素电极110-2在衬底基板100的正投影覆盖第二辅助电极420在衬底基板100的正投影。这样可以使第二像素电极110-2与第二辅助电极420之间具有正对面积，以形成电容结构C12。
进一步地，为了增加第一像素电极和第二像素电极的电容值。如图4b所示，栅导电层还可以包括：间隔设置的多个第一补偿电极510；即可以在栅极1321所在层中设置相互间隔的多个第一补偿电极510；其中，一个第一补偿电极510在衬底基板100的正投影位于一个第一分区Q-1内，即一个第一像素电极110-1对应一个第一补偿电极510。并且，同一第一分区Q-1内，第一像素电极110-1在衬底基板100的正投影覆盖第一补偿电极510在衬底基板100的正投影，以及第一补偿电极510在衬底基板100的正投影与第一晶体管T1的第一漏极部1324在衬底基板100的正投影具有交叠区域。这样可以使第一补偿电极510与第一晶体管T1的第一漏极部1324之间具有正对面积，以形成电容结构C21。
示例性地，如图4b所示，栅导电层1200还可以包括：间隔设置的多个第二补偿电极520。其中，一个第二补偿电极520在衬底基板100的正投影位于一个第二分区Q-2内。即，一个第二像素电极110-2对应一个第二辅助电极420。并且，同一第二分区Q-2内，第二像素电极110-2在衬底基板100的正投影覆盖第二补偿电极520在衬底基板100的正投影，以及第二补偿电极520在衬底基板100的正投影与第二晶体管T2的第二漏极部1424在衬底基板100的正投影具有交叠区域。这样可以使第二补偿电极520与第二晶体管T2的第二漏极部1424之间具有正对面积，以形成电容结构C22。
综上，可以使电容结构C11和C21形成并联关系，以提高第一像素电极的电容值。以及使电容结构C12和C22形成并联关系，以提高第二像素电极的电容值。并且，需要说明的是，可以使第一像素电极的电容值的总和与第二像素电极的电容值的总和大致相同。例如，可以使电容结构C11的电容值与电容结构C21的电容值大致相同，使电容结构C12的电容值与电容结构C22的电容值大致相同。当然，在实际应用中，可以根据实际应用环境来设计确定电容结构C11、C12、C21以及C22的具体结构形式，在此不作限定。
一般源导电层和栅导电层采用金属材料制备形成。而金属材料一般是不透光的，因此，为了避免源导电层和栅导电层遮挡第一通孔，在具体实施时，在本公开实施例中，结合图3至图4b所示，可以使第一通孔111在衬底基板100的正投影分别与源导电层和栅导电层在衬底基板的正投影不交叠。这样可以避免源导电层和栅导电层遮挡第一通孔的光。
在具体实施时，在本公开实施例中，结合图3至图4b所示，可以使第二通孔112在衬底基板100的正投影分别与源导电层和栅导电层在衬底基板的正投影不交叠。这样可以避免源导电层和栅导电层遮挡第二通孔的光。
在具体实施时，在本公开实施例中，结合图3所示，针对与第一晶体管T1电连接的第一栅线G1和第一像素电极110-1，第一栅线G1和第一晶体管T1在衬底基板100的正投影分别与第一像素电极110-1在衬底基板100的正投影具有交叠区域。例如，第一像素电极110-1在衬底基板100的正投影覆盖第一晶体管T1在衬底基板100的正投影，第一像素电极110-1在衬底基板100的正投影与第一栅线G1在衬底基板100的正投影具有交叠区域。由于第一栅线G1和第一晶体管T1所在膜层位于第一像素电极110-1和衬底基板100之间，并且，第一栅线G1在衬底基板100的正投影与第一像素电极110-1和第一晶体管T1在衬底基板100的正投影具有交叠区域，这样可以采用第一像素电极110-1将第一栅线G1和第一晶体管T1进行遮挡，提高第一像素电极110-1在子像素中的占用面积，从而可以提高像素开口率。
在具体实施时，在本公开实施例中，结合图3所示，针对与第二晶体管T2电连接的第二栅线G2和第二像素电极110-2，第二栅线G2和第二晶体管T2在衬底基板100的正投影分别与第二像素电极110-2在衬底基板100的正投影具有交叠区域。例如，第二像素电极110-2在衬底基板100的正投影覆盖第二晶体管T2在衬底基板100的正投影，第二像素电极110-2在衬底基板100的正投影与第二栅线G2在衬底基板100的正投影具有交叠区域。由于第二栅线G2和第二晶体管T2所在膜层位于第二像素电极110-2和衬底基板100之间，并且，第二栅线G2在衬底基板100的正投影与第二像素电极110-2和第二晶体管T2在衬底基板100的正投影具有交叠区域，这样可以采用第二像素电极110-2将第二栅线G2和第二晶体管T2进行遮挡，提高第二像素电极110-2在子像素中的占用面积，从而可以提高像素开口率。
在具体实施时，在本公开实施例中，结合图3所示，第三栅线G3在衬底基板100的正投影与电连接的第三晶体管T3、第一像素电极110-1和第二像素电极110-2在衬底基板100的正投影具有交叠区域，且第一通孔111和第二通孔112在衬底基板100的正投影与源导电层和栅导电层在衬底基板100的正投影也不交叠。这样可以避免第三栅线G3和第三晶体管T3遮挡第一通孔111和第二通孔112，降低第三栅线G3和第三晶体管T3对显示效果的影响。
在具体实施时，在本公开实施例中，结合图3所示，第一像素电极110-1可以设置有一个第一通孔111。例如，第一通孔111的面积可以设置为208.377μm2。示例性地，第一通孔111的形状可以设置为长方形，该长方形的长边沿行方向F1延伸，该长方形的短边可以沿列方向F2延伸，并且，其长边的宽度可以为短边的宽度的2～3倍。在实际应用中，可以根据实际应用的需求来设置第一通孔111的长边和短边的长度，在此不作限定。
在具体实施时，在本公开实施例中，结合图3与图5所示，可以使源连接部1523设置为曲线或折线的形式。第二通孔112可以包括间隔设置的第一子通孔112-1和第二子通孔112-2，即第二像素电极110-2可以设置有一个第一子通孔112-1和一个第二子通孔112-2，这样可以将第二通孔一分为二，从而可以分散设置在第二像素电极110-2中。示例性地，第一子通孔112-1和第二子通孔112-2的面积可以大致相同。例如，第一子通孔112-1的面积可以设置为4.008μm2。示例性地，第一子通孔112-1的形状可以为长方形，该长方形的长边沿列方向F2延伸，该长方形的短边可以沿行方向F1延伸，并且，其长边的宽度可以为短边的宽度的1.5～2倍。第二子通孔112-2的形状可以为长方形，该长方形的长边沿列方向F2延伸，该长方形的短边可以沿行方向F1延伸。当然，在实际应用中，可以根据实际应用环境的需求来设计第一子通孔112-1和第二子通孔112-2的长边与短边，在此不作限定。
示例性地，在第二通孔112包括第一子通孔112-1和第二子通孔112-2时，在具体实施时，在本公开实施例中，结合图3所示，针对同一行子像素电连接的第二栅线G2、第三栅线G3以及第一子通孔112-1和第二子通孔112-2，第一子通孔112-1和第二子通孔112-2在衬底基板100的正投影位于第二栅线G2和第三栅线G3在衬底基板100的正投影之间。
示例性地，在具体实施时，在本公开实施例中，结合图3所示，针对一个子像素组，第一子通孔112-1在衬底基板100的正投影相对第二子通孔112-2在衬底基板100的正投影靠近数据线DA在衬底基板100的正投影。示例性地，可以使每一个子像素组中，第一子通孔112-1在衬底基板100的正投影相对第二子通孔112-2在衬底基板100的正投影靠近数据线DA在衬底基板100的正投影。
示例性地，结合图3所示，针对一个子像素组，第二子通孔112-2在衬底基板100的正投影相对第一子通孔112-1在衬底基板100的正投影远离子像素电连接的数据线DA在衬底基板100的正投影。
需要说明的是，针对一个子像素组，通过将第一子通孔112-1靠近该子像素电连接的数据线DA设置，并将第二子通孔112-2远离该子像素数据线DA设置，这样可以将第二分区Q-2中的第一子通孔112-1和第二子通孔112-2进行分散设置，从而可以根据第二分区Q-2内的空间对第一子通孔112-1和第二子通孔112-2进行灵活设置。
示例性地，结合图3所示，同一行子像素组中，第三栅线G3在衬底基板100的正投影位于第一栅线G1在衬底基板100的正投影和第二栅线G2在衬底基板100的正投影之间。
示例性地，结合图3所示，可以使第一子通孔112-1在衬底基板100的正投影位于第一子源连接部15231在衬底基板100的正投影与数据线DA在衬底基板100的正投影之间，且第一子通孔112-1在衬底基板100的正投影位于第二子源连接部15232在衬底基板100的正投影与第三栅线G3在衬底基板100的正投影之间。
进一步地，结合图3所示，同一子像素组中，第一子通孔112-1在衬底基板100的正投影位于源连接部1523在衬底基板100的正投影靠近数据线DA在衬底基板100的正投影的一侧；第二源极部1423在衬底基板100的正投影位于源连接部1523在衬底基板100的正投影远离数据线DA在衬底基板100的正投影的一侧；第二子通孔112-2在衬底基板100的正投影位于第二源极部1423在衬底基板100的正投影远离源连接部1523在衬底基板100的正投影的一侧。
示例性地，结合图3所示，可以使第一子通孔112-1在衬底基板100的正投影位于第一子源连接部15231在衬底基板100的正投影与数据线DA在衬底基板100的正投影之间，且第一子通孔112-1在衬底基板100的正投影位于第二子源连接部15232在衬底基板100的正投影与第一栅线G1在衬底基板100的正投影之间。
示例性地，如图5、图6a以及图7所示，第一颜色子像素组spx-1(例如红色子像素组)中，位于第一分区Q-1内的子色阻层设置有第一过孔121，第一过孔121贯穿子色阻层120-1。如图5、图6b以及图7所示，第二颜色子像素组spx-2(例如绿色子像素组)中，位于第一分区Q-1内的子色阻层设置有第一过孔122，第一过孔122贯穿子色阻层120-2。如图5、图6c以及图7所示，第三颜色子像素组spx-3(例如蓝色子像素组)中，位于第一分区Q-1内的子色阻层设置有第一过孔123，第一过孔123贯穿子色阻层120-3。
一般人眼对不同颜色的光的敏感度不同，例如，人眼对绿色的敏感度最高，对红色的敏感度次之，对蓝色的敏感度最低。若将不同颜色子像素中的第一过孔的面积设置为相同，那么在观看显示面板显示的画面时，人眼会觉得画面偏绿。为了提高显示效果，可以根据人眼对红色、绿色以及蓝色的敏感度来设计不同颜色子像素中第一过孔的大小。在具体实施时，如图5所示，可以使第二颜色子像素组spx-2内的第一过孔122的面积大于第一颜色子像素组spx-1内的第一过孔121的面积，可以使第一颜色子像素组spx-1内的第一过孔121的面积大于第三颜色子像素组spx-3内的第一过孔123的面积。示例性地，可以使绿色子像素组内的第一过孔的面积大于红色子像素组内的第一过孔的面积，使红色子像素组内的第一过孔的面积大于蓝色子像素组内的第一过孔的面积。这样可以降低绿色子像素组的绿光出射，从而可以改善画面偏绿的问题。
在具体实施时，在本公开实施例中，如图5与图7所示，第一颜色子像素组spx-1可以具有相对的第一侧C1和第二侧C2；其中，第一侧C1和第二侧C2沿行方向F1排列。第一颜色子像素组spx-1内的第一过孔121可以包括第一子过孔121-1和第二子过孔121-2；第一子过孔121-1位于第一侧C1，第二子过孔121-2位于第二侧C2。这样可以将第一子过孔121-1和第二子过孔121-2分别设置于子色阻层的边缘。
在具体实施时，在本公开实施例中，如图5与图7所示，可以使第一子过孔121-1的面积与第二子过孔121-2的面积大致相同。这样可以统一制备第一子过孔121-1和第二子过孔121-2，降低工艺制备难度。示例性地，可以使第一子过孔121-1在衬底基板100的正投影与第二子过孔121-2在衬底基板100的正投影的形状大致相同，以及使第一子过孔121-1在衬底基板100的正投影与第二子过孔121-2在衬底基板100的正投影的面积大致相同。例如，可以使第一子过孔121-1与第二子过孔121-2的形状设置为长方形，该长方形的长边沿列方向F2延伸，该长方形的短边沿行方向F1延伸。且，该长方形的面积可以设置为200μm2。示例性地，可以使该长方形的长边为短边的2～3倍。当然，在实际应用中，不同应用环境的显示面板的需求不同，因此可以根据实际应用环境来设计第一子过孔121-1和第二子过孔121-2的面积，在此不作限定。
在具体实施时，在本公开实施例中，如图5与图7所示，第二颜色子像素组spx-2具有相对的第三侧C3和第四侧C4；其中，第三侧C3和第四侧C4沿行方向F1排列。并且，第二颜色子像素组spx-2内的第一过孔在衬底基板100的正投影从第三侧C3延伸至第四侧C4。示例性地，第二颜色子像素组spx-2中的第一过孔可以设置为长方形，该长方形的长边沿行方向F1延伸，该长方形的短边沿列方向F2延伸。且，该长方形的面积可以设置为812μm2。示例性地，可以使该长方形的长边的宽度为短边的宽度2～3倍。当然，在实际应用中，不同应用环境的显示面板的需求不同，因此可以根据实际应用环境来设计第二颜色子像素组spx-2内的第一过孔，在此不作限定。
在具体实施时，在本公开实施例中，如图5与图7所示，第三颜色子像素组spx-3具有相对的第五侧C5和第六侧C6；其中，第五侧C5和第六侧C6沿行方向F1排列。并且，第三颜色子像素组spx-3内的第一过孔可以包括第三子过孔123-1和第四子过孔123-2；第三子过孔123-1位于第五侧C5，第四子过孔123-2位于第六侧C6。这样可以将第三子过孔123-1和第四子过孔123-2分别设置于子色阻层的边缘。
在具体实施时，在本公开实施例中，如图5与图7所示，可以使第三子过孔123-1的面积与第四子过孔123-2的面积大致相同。这样可以统一制备第三子过孔123-1和第四子过孔123-2，降低工艺制备难度。示例性地，可以使第三子过孔123-1在衬底基板100的正投影与第四子过孔123-2在衬底基板100的正投影的形状大致相同，以及使第三子过孔123-1在衬底基板100的正投影与第四子过孔123-2在衬底基板100的正投影的面积大致相同。例如，可以使第三子过孔123-1与第四子过孔123-2的形状设置为长方形，该长方形的长边沿列方向F2延伸，该长方形的短边沿行方向F1延伸。且，该长方形的面积可以设置为157μm2。示例性地，长边的长度可以设置为短边的长度的2～3倍。当然，在实际应用中，不同应用环境的显示面板的需求不同，因此可以根据实际应用环境来设计第三子过孔123-1和第四子过孔123-2，在此不作限定。
在具体实施时，在本公开实施例中，如图7所示，可以使第一颜色子像素组spx-1内的第一过孔的中心，第二颜色子像素组spx-2内的第一过孔的中心，以及第三颜色子像素组spx-3内的第一过孔的中心沿行方向F1排列于同一直线L0上。这样可以降低这些第一过孔的设计难度。在实际应用中，可以使每相邻两个子像素组中的子色阻层具有交叠区域或毗邻。如图10所示，在每相邻两个子像素组中的子色阻层毗邻时，在第一过孔为长方形时，第一颜色子像素组spx-1内的第一子过孔121-1的长边可以与第三颜色子像素组spx-3内的第四子过孔123-2的长边重合。第一颜色子像素组spx-1内的第二子过孔121-2的长边可以与第二颜色子像素组spx-2内的位于第三侧C3的第一过孔的短边重合。第一颜色子像素组spx-1内的位于第四侧C4的第二子过孔121-2的短边可以与第三颜色子像素组spx-3内的第三子过孔123-1的长边重合。
需要说明的是，行方向F1可以为子像素的行方向，列方向F2可以为子像素的列方向。或者，行方向F1也可以为子像素的列方向，列方向F2可以为子像素的行方向。在实际应用中，可以根据实际应用环境来设计确定，在此不作限定。
需要说明的是，在实际工艺中，由于工艺条件的限制或其他因素，上述各特征中的相同并不能完全相同，可能会有一些偏差，因此上述各特征之间的相同关系只要大致满足上述条件即可，均属于本公开的保护范围。例如，上述相同可以是在误差允许范围之内所允许的相同。
本公开实施例还提供了一种上述显示面板的驱动方法，可以包括：在一帧时间的各数据输入阶段中驱动一个所述行组中的子像素。其中，在一个所述数据写入阶段中驱动一个所述行组中的子像素，如图11所示，可以包括如下步骤：
S11、对行组中的第一子行组的子像素电连接的第一栅线加载栅极开启信号，对第一子行组的子像素电连接的第二栅线加载栅极关闭信号，对第一子行组的子像素电连接的第三栅线加载栅极开启信号，对各数据线加载数据信号，使第一子行组的第一像素电极输入数据信号；
S12、对行组中的第二子行组的子像素电连接的第一栅线加载栅极关闭信号，对第二子行组的子像素电连接的第二栅线加载栅极开启信号，对第二子行组的子像素电连接的第三栅线加载栅极开启信号，对各数据线加载数据信号，使第二子行组的第二像素电极输入数据信号。
下面以图3所示的第一像素电极110-1和第二像素电极110-2的结构为例，结合图12所示的信号时序图，对本公开实施例提供的上述显示面板的工作过程进行说明。
一帧显示时间可以包括：n个数据输入阶段t0-n，其中第n个数据输入阶段t0-n包括：阶段t1-n和t2-n。其中，在阶段t1-n中，第n行子像素组电连接的第一栅线G1-n和第三栅线G3-n分别输入栅极开启信号。在阶段t2-n中，第n行子像素组电连接的第二栅线G2-n和第三栅线G3-n分别输入栅极开启信号。下面以第一个行组PXZ-1中的第一子行组(例如第一行子像素)和第二子行组(例如第二行子像素)以及第二个行组PXZ-2中的第一子行组(例如第三行子像素)和第二子行组(例如第四行子像素)为例进行说明。
其中，第1个数据输入阶段t0-1包括：阶段t1-1和t2-1。第2个数据输入阶段t0-2包括：阶段t1-2和t2-2。并且，g1-1为第1行子像素电连接的第一栅线G1-1输入的信号，g2-1为第2行子像素电连接的第二栅线G2-1输入的信号。g3-1为第一个行组PXZ-1的第三栅线G3-1输入的信号。g1-2为第3行子像素电连接的第一栅线G1-2输入的信号，g2-2为第4行子像素电连接的第二栅线G2-2输入的信号。g3-2为第二个行组PXZ-2的第三栅线G3-2输入的信号。
在阶段t1-1中，第2行子像素电连接的第二栅线G2-1输入低电平信号，以控制第2行子像素中的第二晶体管T2均截止。第3行子像素电连接的第一栅线G1-2输入低电平信号，以控制第3行子像素中的第一晶体管T1均截止。第4行子像素电连接的第二栅线G2-2输入低电平信号，以控制第4行子像素中的第二晶体管T2均截止。第二个行组PXZ-2的第三栅线G3-2输入低电平信号，以控制第二个行组PXZ-2中的第三晶体管T3均截止。第1行子像素电连接的第一栅线G1-1输入高电平信号，以控制第1行子像素中的第一晶体管T1均导通。第一个行组PXZ-1的第三栅线G3输入高电平信号，以控制第二个行组PXZ-2中的第三晶体管T3均导通。并且，对各数据线DA加载数据信号，使第1行子像素中的第一像素电极110-1输入数据信号。
在阶段t2-1中，第1行子像素电连接的第一栅线G1-1输入低电平信号，以控制第1行子像素中的第一晶体管T1均截止。第2行子像素电连接的第二栅线G2-1输入低电平信号，以控制第2行子像素中的第二晶体管T2均截止。第3行子像素电连接的第一栅线G1-2输入低电平信号，以控制第3行子像素中的第一晶体管T1均截止。第二个行组PXZ-2的第三栅线G3输入低电平信号，以控制第二个行组PXZ-2中的第三晶体管T3均截止。第2行子像素电连接的第二栅线G2-1输入高电平信号，以控制第2行子像素中的第二晶体管T2均导通。第一个行组PXZ-1的第三栅线G3输入高电平信号，以控制第一个行组PXZ-1中的第三晶体管T3均导通。并且，对各数据线DA加载数据信号，使第2行子像素中的第二像素电极110-2输入数据信号。
在阶段t1-2中，第1行子像素电连接的第一栅线G1-1输入低电平信号，以控制第1行子像素中的第一晶体管T1均截止。第2行子像素电连接的第二栅线G2-1输入低电平信号，以控制第2行子像素中的第二晶体管T2均截止。第4行子像素电连接的第二栅线G2-2输入低电平信号，以控制第4行子像素中的第二晶体管T2均截止。第二个行组PXZ-2的第三栅线G3输入低电平信号，以控制第二个行组PXZ-2中的第三晶体管T3均截止。第3行子像素电连接的第一栅线G1-2输入高电平信号，以控制第3行子像素中的第一晶体管T1均导通。第二个行组PXZ-2的第三栅线G3-2输入高电平信号，以控制第二个行组PXZ-2中的第三晶体管T3均导通。并且，对各数据线DA加载数据信号，使第3行子像素中的第一像素电极110-1输入数据信号。
在阶段t2-2中，第1行子像素电连接的第一栅线G1-1输入低电平信号，以控制第1行子像素中的第一晶体管T1均截止。第2行子像素电连接的第二栅线G2-1输入低电平信号，以控制第2行子像素中的第二晶体管T2均截止。第3行子像素电连接的第一栅线G1-2输入低电平信号，以控制第3行子像素中的第一晶体管T1均截止。第一个行组PXZ-1的第三栅线G3-1输入低电平信号，以控制第一个行组PXZ-1中的第三晶体管T3均截止。第4行子像素电连接的第二栅线G2-2输入高电平信号，以控制第4行子像素中的第二晶体管T2均导通。第二个行组PXZ-2的第三栅线G3-2输入高电平信号，以控制第二个行组PXZ-2中的第三晶体管T3均导通。并且，对各数据线DA加载数据信号，使第4行子像素中的第二像素电极110-2输入数据信号。
其余过程依次类推，在此不作赘述。
示例性地，以红色子像素组为例进行说明。在显示面板处于反射模式时，背光源关闭，反射电极通过反射外界环境光，以使显示面板进行显示。若一帧显示时间内，第一分区Q-1和第二分区Q-2中的反射电极输入的数据信号不能控制液晶分子翻转，则第一分区Q-1和第二分区Q-2均不发光，那么红色作为第一个灰阶H1。若一帧显示时间内，第一分区Q-1中的第一反射电极110-1输入的数据信号能控制液晶分子翻转，第二分区Q-2中的第二反射电极110-2输入的数据信号不能控制驱动分子翻转，则第一分区Q-1中的第一反射电极110-1可以将入射的光反射出去，从而使得仅第一分区Q-1发光，那么红色作为第二个灰阶H2。若一帧显示时间内，第一分区Q-1中的第一反射电极110-1输入的数据信号不能控制驱动分子翻转，第二分区Q-2中的第二反射电极110-2输入的数据信号能控制驱动分子翻转，则第二分区Q-2中的第二反射电极110-2可以将入射的光反射出去，从而使得仅第二分区Q-2发光，那么红色作为第三灰阶H3。若一帧显示时间内，第一分区Q-1中的第一反射电极110-1输入的数据信号能控制驱动分子翻转，第二分区Q-2中的第二反射电极110-2输入的数据信号也能控制驱动分子翻转，则第一分区Q-1中的第一反射电极110-1可以将入射的光反射出去，并且，第二分区Q-2中的第二反射电极110-2也可以将入射的光反射出去，从而使得第一分区Q-1和第二分区Q-2均发光，那么红色作为第四灰阶H4。其中，H1<H2<H3<H4。即，H1可以为红色的最低灰阶，H4可以为红色的最高灰阶。因此，一个像素单元中，红色部分从暗态到亮态可以为4个灰阶。同理，一个像素单元中，绿色部分从暗态到亮态也可以为4个灰阶，蓝色部分从暗态到亮态也可以为4个灰阶。这样使得一个像素单元可以显示的颜色的64个灰阶。
示例性地，以红色子像素组为例进行说明。在显示面板处于透射模式时，背光源工作，通孔通过透射背光源发出的光，以使显示面板进行显示。若一帧显示时间内，第一分区Q-1和第二分区Q-2中的反射电极输入的数据信号不能控制液晶分子翻转，则第一分区Q-1和第二分区Q-2均不发光，那么红色作为第一个灰阶H1。若一帧显示时间内，第一分区Q-1中的第一反射电极110-1输入的数据信号能控制驱动分子翻转，第二分区Q-2中的第二反射电极110-2输入的数据信号不能控制驱动分子翻转，则背光源的光可以穿过第一通孔111并通过第一分区Q-1发射出去，从而使得仅第一分区Q-1发光，那么红色作为第二个灰阶H2。若一帧显示时间内，第一分区Q-1中的第一反射电极110-1输入的数据信号不能控制驱动分子翻转，第二分区Q-2中的第二反射电极110-2输入的数据信号能控制驱动分子翻转，则背光源的光可以穿过第二通孔112并通过第二分区Q-2发射出去，从而使得仅第二分区Q-2发光，那么红色作为第三灰阶H3。若一帧显示时间内，第一分区Q-1中的第一反射电极110-1输入的数据信号能控制驱动分子翻转，第二分区Q-2中的第二反射电极110-2输入的数据信号也能控制驱动分子翻转，则背光源的光可以穿过第一通孔111并通过第一分区Q-1发射出去，以及背光源的光可以穿过第二通孔112并通过第二分区Q-2发射出去，从而使第一分区Q-1和第二分区Q-2均发光，那么红色作为第四灰阶H4。其中，H1<H2<H3<H4。即，H1可以为红色的最低灰阶，H4可以为红色的最高灰阶。因此，一个像素单元中，红色部分从暗态到亮态可以为4个灰阶。同理，一个像素单元中，绿色部分从暗态到亮态也可以为4个灰阶，蓝色部分从暗态到亮态也可以为4个灰阶。这样使得一个像素单元可以显示的颜色的64个灰阶。
本公开实施例又提供了一些显示面板，其结构示意图如图13所示，其针对上述实施例的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
在具体实施时，在本公开实施例中，同一子像素中，可以使第一像素电极110-1的面积小于第二像素电极110-2的面积，且第一子色阻区S-1的面积大致等于第二子色阻区S-2的面积。示例性地，如图13所示，各第一颜色子像素组spx-1中，第一像素电极110-1的面积小于第二像素电极110-2的面积，且第一子色阻区S-1的面积大致等于第二子色阻区S-2的面积。各第二颜色子像素组spx-2中，第一像素电极110-1的面积小于第二像素电极110-2的面积，且第一子色阻区S-1的面积大致等于第二子色阻区S-2的面积。各第三颜色子像素组spx-3中，第一像素电极110-1的面积小于第二像素电极110-2的面积，且第一子色阻区S-1的面积大致等于第二子色阻区S-2的面积。
需要说明的是，在显示面板处于反射模式时，由于第一像素电极110-1的面积小于第二像素电极110-2的面积，可以使第一分区Q-1的亮度小于第二分区Q-2的亮度，从而可以使显示面板实现64灰阶。示例性地，以红色子像素组为例进行说明。在显示面板处于反射模式时，背光源关闭，反射电极通过反射外界环境光，以使显示面板进行显示。若一帧显示时间内，第一分区Q-1和第二分区Q-2均不发光，那么红色作为第一个灰阶H1。若一帧显示时间内，仅第一分区Q-1发光，那么红色作为第二个灰阶H2。若一帧显示时间内，仅第二分区Q-2发光，那么红色作为第三灰阶H3。若一帧显示时间内，第一分区Q-1和第二分区Q-2均发光，那么红色作为第四灰阶H4。其中，H1<H2<H3<H4。即，H1可以为红色的最低灰阶，H4可以为红色的最高灰阶。因此，一个像素单元中，红色部分从暗态到亮态可以为4个灰阶。同理，一个像素单元中，绿色部分从暗态到亮态也可以为4个灰阶，蓝色部分从暗态到亮态也可以为4个灰阶。这样使得一个像素单元可以显示的颜色的64个灰阶。
在具体实施时，第二通孔112和第一通孔111的实施方式可以参照上述实施方式，在此不作赘述。
需要说明的是，在显示面板处于透射模式时，由于第一像素电极110-1的面积和第二像素电极110-2的面积不同，可以使第一反射区的亮度和第二反射区的亮度不同，从而可以使显示面板实现64灰阶。示例性地，以红色子像素组为例进行说明。在显示面板处于透射模式时，背光源工作，通孔通过透射背光源发出的光，以使显示面板进行显示。若一帧显示时间内，第一分区Q-1和第二分区Q-2均不发光，那么红色作为第一个灰阶H1。若一帧显示时间内，仅第一分区Q-1发光，那么红色作为第二个灰阶H2。若一帧显示时间内，仅第二分区Q-2发光，那么红色作为第三灰阶H3。若一帧显示时间内，第一分区Q-1和第二分区Q-2均发光，那么红色作为第四灰阶H4。其中，H1<H2<H3<H4。即，H1可以为红色的最低灰阶，H4可以为红色的最高灰阶。因此，一个像素单元中，红色部分从暗态到亮态可以为4个灰阶。同理，一个像素单元中，绿色部分从暗态到亮态也可以为4个灰阶，蓝色部分从暗态到亮态也可以为4个灰阶。这样使得一个像素单元可以显示的颜色的64个灰阶。
需要说明的是，本实施例中的显示面板的工作过程可以参照上述实施例中显示面板的工作过程，具体在此不作赘述。
基于同一发明构思，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。
在具体实施时，在本公开实施例中，显示装置还可以包括背光源。该背光源可以位于衬底基板背离对向基板的一侧。其中，背光源可以为直下式背光源或侧入式背光源，其具体设置方式可以根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本公开实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (19)

1.一种显示面板，其中，包括：
衬底基板；
多个子像素，设置于所述衬底基板上，所述多个子像素中的至少一个包括像素电极；
多个晶体管，所述多个晶体管包括多个第一晶体管、多个第二晶体管、多个第三晶体管；
多条数据线，间隔设置于所述衬底基板上；
多条栅线，间隔设置于所述衬底基板上；且所述多条栅线包括多条第一栅线、多条第二栅线以及多条第三栅线；
其中，以相邻的两行子像素为一个行组，所述行组具有沿列方向排列的第一子行组和第二子行组；所述像素电极包括第一像素电极和第二像素电极；
所述第一子行组中的一个子像素包括一个所述第一晶体管和一个所述第一像素电极；其中，所述第一子行组中的第一晶体管的栅极电连接一条所述第一栅线；并且，同一所述子像素中，所述第一晶体管的第二极电连接所述第一像素电极；
所述第二子行组中的一个子像素包括一个所述第二晶体管和一个所述第二像素电极；其中，所述第二子行组中的第二晶体管的栅极电连接一条所述第二栅线；并且，同一所述子像素中，所述第二晶体管的第二极电连接所述第二像素电极；
同一所述行组中，沿列方向上相邻的两个子像素共用一个所述第三晶体管；其中，所述行组中的第三晶体管的栅极电连接一条所述第三栅线；
一列子像素中的第一晶体管和第二晶体管通过共用的第三晶体管与一条所述数据线电连接；
栅绝缘层，位于源导电层与所述衬底基板之间；
栅导电层，位于所述栅绝缘层与所述衬底基板之间；且所述栅导电层包括多条第一栅线、多条第二栅线以及多条第三栅线；
所述栅导电层还包括：间隔设置的多个第一补偿电极；其中，一个所述第一补偿电极在所述衬底基板的正投影位于一个第一分区内；同一所述第一分区内，所述第一像素电极在所述衬底基板的正投影覆盖所述第一补偿电极在所述衬底基板的正投影，且所述第一补偿电极在所述衬底基板的正投影与所述第一晶体管的第一漏极部在所述衬底基板的正投影具有交叠区域；和/或，
所述栅导电层还包括：间隔设置的多个第二补偿电极；其中，一个所述第二补偿电极在所述衬底基板的正投影位于一个第二分区内；同一所述第二分区内，所述第二像素电极在所述衬底基板的正投影覆盖所述第二补偿电极在所述衬底基板的正投影，且所述第二补偿电极在所述衬底基板的正投影与所述第二晶体管的第二漏极部在所述衬底基板的正投影具有交叠区域。
2.如权利要求1所述的显示面板，其中，同一所述行组中，沿所述列方向上相邻的两个子像素组成一个子像素组；
所述子像素组被配置为显示画面中的一个像素点的至少部分区域。
3.如权利要求1或2所述的显示面板，其中，所述第三晶体管的有源层包括第一源极区、第一漏极区、第二漏极区、第一沟道区以及第二沟道区；其中，所述第一沟道区位于所述第一源极区和所述第一漏极区之间，所述第二沟道区位于所述第一源极区和所述第二漏极区之间；
所述第一源极区与所述数据线电连接，所述第一漏极区与所述第一晶体管的第一极电连接，所述第二漏极区与所述第二晶体管的第一极电连接。
4.如权利要求3所述的显示面板，其中，所述显示面板还包括：
所述源导电层，位于所述衬底基板上，且所述源导电层包括所述多条间隔设置的数据线、多个源连接部、多个第一源极部和多个第二源极部；其中，一个所述源连接部、一个所述第一源极部以及一个所述第二源极部位于一个所述子像素组中；
所述第一源极部作为所述第一晶体管的第一极，所述第二源极部作为所述第二晶体管的第一极；
同一所述子像素组中，所述第一源极部与所述第一漏极区电连接，所述第二源极部与所述第二漏极区电连接，所述第一源极区与所述源连接部电连接，所述源连接部与一条所述数据线电连接。
5.如权利要求4所述的显示面板，其中，所述源连接部包括：相互电连接的第一子源连接部和第二子源连接部；其中，所述第一子源连接部沿行方向延伸，所述第二子源连接部沿列方向延伸；并且，所述第一子源连接部与所述数据线电连接，所述第二子源连接部与所述第一源极区电连接。
6.如权利要求1-2、4-5任一项所述的显示面板，其中，所述像素电极设置为反射电极；所述第一像素电极设置有第一通孔，所述第二像素电极设置有第二通孔，所述第一通孔的面积与所述第二通孔的面积不同。
7.如权利要求6所述的显示面板，其中，所述衬底基板具有：第一分区和第二分区；其中，所述第一分区覆盖所述子像素组中的一个子像素，所述第二分区覆盖所述子像素组的另一个子像素；
所述显示面板还包括：
对向基板，与所述衬底基板相对设置；
色阻层，位于所述衬底基板与所述对向基板之间，并且，所述色阻层包括：位于各所述子像素的子色阻层；
其中，所述子色阻层具有第一子色阻区和第二子色阻区，在垂直于所述衬底基板所在平面的方向上，所述第一分区覆盖所述第一子色阻区，所述第二分区覆盖所述第二子色阻区。
8.如权利要求7所述的显示面板，其中，所述第一像素电极与位于所述第一子色阻区的子色阻层具有第一正对面积；
所述第二像素电极与位于所述第二子色阻区的子色阻层具有第二正对面积；
同一所述子像素组中，所述第一正对面积与所述第二正对面积不同。
9.如权利要求8所述的显示面板，其中，同一所述子像素组中，所述第一像素电极的面积和所述第二像素电极的面积大致相同，且所述第一子色阻区的面积小于所述第二子色阻区的面积。
10.如权利要求9所述的显示面板，其中，位于所述第一分区内的所述子色阻层设置有第一过孔，所述第一过孔贯穿所述子色阻层；
所述第一过孔在所述衬底基板的正投影与所述第一通孔在所述衬底基板的正投影不交叠。
11.如权利要求8所述的显示面板，其中，同一所述子像素组中，所述第一像素电极的面积小于所述第二像素电极的面积，且所述第一子色阻区的面积小于或大致等于所述第二子色阻区的面积。
12.如权利要求7-11任一项所述的显示面板，其中，所述第一通孔在所述衬底基板的正投影分别与所述源导电层和所述栅导电层在所述衬底基板的正投影不交叠；
所述第二通孔在所述衬底基板的正投影分别与所述源导电层和所述栅导电层在所述衬底基板的正投影不交叠。
13.如权利要求12所述的显示面板，其中，针对与所述第一晶体管电连接的第一栅线和第一像素电极，所述第一栅线和所述第一晶体管在所述衬底基板的正投影分别与所述第一像素电极在所述衬底基板的正投影具有交叠区域；和/或，
针对与所述第二晶体管电连接的第二栅线和第二像素电极，所述第二栅线和所述第二晶体管在所述衬底基板的正投影分别与所述第二像素电极在所述衬底基板的正投影具有交叠区域；和/或，
所述第三栅线在所述衬底基板的正投影与电连接的所述第三晶体管、所述第一像素电极和所述第二像素电极在所述衬底基板的正投影具有交叠区域。
14.如权利要求7-11、13任一项所述的显示面板，其中，所述第一像素电极设置有一个第一通孔，所述第二通孔包括间隔设置的第一子通孔和第二子通孔；
针对一个所述子像素组，所述第一子通孔在所述衬底基板的正投影相对所述第二子通孔在所述衬底基板的正投影靠近所述子像素电连接的数据线在所述衬底基板的正投影；和/或，
针对一个所述子像素组，所述第二子通孔在所述衬底基板的正投影相对所述第一子通孔在所述衬底基板的正投影远离所述子像素电连接的数据线在所述衬底基板的正投影。
15.如权利要求14所述的显示面板，其中，所述第一子通孔在所述衬底基板的正投影位于第一子源连接部在所述衬底基板的正投影与所述数据线在所述衬底基板的正投影之间，且所述第一子通孔在所述衬底基板的正投影位于第二子源连接部在所述衬底基板的正投影与所述第三栅线在所述衬底基板的正投影之间。
16.如权利要求7-11、13、15任一项所述的显示面板，其中，所述显示面板还包括：透明导电层，位于所述像素电极背离所述衬底基板一侧；
所述透明导电层包括间隔设置的多个第一子透明导电部；其中，一个所述第一子透明导电部在所述衬底基板的正投影位于一个第一分区内；同一所述第一分区内，所述第一子透明导电部在所述衬底基板的正投影覆盖所述第一通孔在所述衬底基板的正投影，且所述第一子透明导电部在所述衬底基板的正投影位于所述第一像素电极在所述衬底基板的正投影内；和/或，
所述透明导电层包括间隔设置的多个第二子透明导电部；其中，一个所述第二子透明导电部在所述衬底基板的正投影位于一个第二分区内；同一所述第二分区内，所述第二子透明导电部在所述衬底基板的正投影覆盖所述第二通孔在所述衬底基板的正投影，且所述第二子透明导电部在所述衬底基板的正投影位于所述第二像素电极在所述衬底基板的正投影内。
17.如权利要求7-11、13、15任一项所述的显示面板，其中，所述显示面板还包括：
第一平坦化层，位于所述反射电极所在层与所述衬底基板之间；
辅助电极层，位于所述第一平坦化层与所述反射电极所在层之间；
第二平坦化层，位于所述辅助电极层与所述反射电极所在层之间；
所述辅助电极层包括间隔设置的多个第一辅助电极；其中，一个所述第一辅助电极在所述衬底基板的正投影位于一个第一分区内；同一所述第一分区内，所述第一像素电极在所述衬底基板的正投影覆盖所述第一辅助电极在所述衬底基板的正投影；和/或，
所述辅助电极层包括间隔设置的多个第二辅助电极；其中，一个所述第二辅助电极在所述衬底基板的正投影位于一个第二分区内；同一所述第二分区内，所述第二像素电极在所述衬底基板的正投影覆盖所述第二辅助电极在所述衬底基板的正投影。
18.一种显示装置，其中，包括如权利要求1-17任一项所述的显示面板。
19.一种如权利要求1-17任一项所述的显示面板的驱动方法，其中，包括：
在一帧时间的各数据输入阶段中驱动一个所述行组中的子像素；
其中，在一个所述数据写入阶段中驱动一个所述行组中的子像素，包括：
对所述行组中的第一子行组的子像素电连接的第一栅线加载栅极开启信号，对所述第一子行组的子像素电连接的第二栅线加载栅极关闭信号，对所述第一子行组的子像素电连接的第三栅线加载栅极开启信号，对各数据线加载数据信号，使所述第一子行组的第一像素电极输入数据信号；
对所述行组中的第二子行组的子像素电连接的第一栅线加载栅极关闭信号，对所述第二子行组的子像素电连接的第二栅线加载栅极开启信号，对所述第二子行组的子像素电连接的第三栅线加载栅极开启信号，对各数据线加载数据信号，使所述第二子行组的第二像素电极输入数据信号。
CN202080000156.3A 2020-02-20 2020-02-20 显示面板、其驱动方法及显示装置 Active CN113728375B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/076078 WO2021163976A1 (zh) 2020-02-20 2020-02-20 显示面板、其驱动方法及显示装置

Publications (2)

Publication Number Publication Date
CN113728375A CN113728375A (zh) 2021-11-30
CN113728375B true CN113728375B (zh) 2023-01-24

Family

ID=77390357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000156.3A Active CN113728375B (zh) 2020-02-20 2020-02-20 显示面板、其驱动方法及显示装置

Country Status (3)

Country Link
US (1) US11942053B2 (zh)
CN (1) CN113728375B (zh)
WO (1) WO2021163976A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106502015A (zh) * 2016-11-22 2017-03-15 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示装置
CN108227284A (zh) * 2018-01-25 2018-06-29 上海天马微电子有限公司 液晶显示面板与显示装置
CN108732806A (zh) * 2018-05-29 2018-11-02 上海天马微电子有限公司 显示面板、显示装置和显示面板的制造方法
CN108828850A (zh) * 2018-06-21 2018-11-16 上海天马微电子有限公司 一种像素结构、阵列基板、显示面板和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3091300B2 (ja) 1992-03-19 2000-09-25 富士通株式会社 アクティブマトリクス型液晶表示装置及びその駆動回路
KR100291770B1 (ko) 1999-06-04 2001-05-15 권오경 액정표시장치
KR101067618B1 (ko) * 2004-06-29 2011-09-27 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
CN100388071C (zh) 2006-04-26 2008-05-14 友达光电股份有限公司 液晶显示面板的驱动方法
CN106019743B (zh) * 2016-06-15 2023-08-22 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及相关装置
CN107167973A (zh) * 2017-07-07 2017-09-15 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
CN108646480B (zh) 2018-04-02 2020-12-29 深圳市华星光电半导体显示技术有限公司 一种垂直取向型液晶显示器
CN109767739B (zh) 2019-03-08 2021-06-08 上海天马微电子有限公司 显示面板、其驱动方法及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106502015A (zh) * 2016-11-22 2017-03-15 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示装置
CN108227284A (zh) * 2018-01-25 2018-06-29 上海天马微电子有限公司 液晶显示面板与显示装置
CN108732806A (zh) * 2018-05-29 2018-11-02 上海天马微电子有限公司 显示面板、显示装置和显示面板的制造方法
CN108828850A (zh) * 2018-06-21 2018-11-16 上海天马微电子有限公司 一种像素结构、阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
CN113728375A (zh) 2021-11-30
US20220375420A1 (en) 2022-11-24
WO2021163976A1 (zh) 2021-08-26
US11942053B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
US11215863B2 (en) Light modulating element, backlight module, display device and method for driving the same
CN114256322A (zh) 一种有机发光显示面板、显示装置及其显示方法
CN113219748B (zh) 一种阵列基板、液晶显示面板及显示装置
CN103000636A (zh) 显示面板、显示器和电子单元
US10319316B2 (en) Electro-optical device including a plurality of scanning lines
CN111490069B (zh) 显示面板及显示装置
US11600689B2 (en) Display substrate having a varying width power supply wire, display panel and display device having the same
CN112180644B (zh) 阵列基板及显示装置
US20230148233A1 (en) Display substrate and display device
CN112445038A (zh) 显示面板和显示装置
US11552109B2 (en) Circuit substrate and display device
CN108828850B (zh) 一种像素结构、阵列基板、显示面板和显示装置
US11150706B2 (en) Circuit substrate and display panel
CN110910803B (zh) 一种显示面板、其检测方法及显示装置
CN113728375B (zh) 显示面板、其驱动方法及显示装置
CN110164940B (zh) 有机发光显示面板和显示装置
CN109212832B (zh) 一种液晶显示面板及其制作方法、液晶显示装置
CN113728271B (zh) 显示面板、其驱动方法及显示装置
CN112180645B (zh) 阵列基板
CN117480447A (zh) 显示面板及其驱动方法、显示装置
CN110515250B (zh) 一种显示面板及驱动方法、显示装置
CN113539203B (zh) 一种显示面板的驱动装置、显示装置
CN115016185B (zh) 显示面板以及显示面板的制备方法
US20240099098A1 (en) Display panel and display device
CN100414391C (zh) 液晶显示器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant