CN108776259A - 基于数字带宽限制技术的功率分析仪 - Google Patents

Abstract

本发明公开了一种基于数字带宽限制技术的功率分析仪，传感器采集信号经信号调理模块调理后由ADC模块进行模数转换，输入缓存模块；带宽限制参数存储模块预存若干截止频率的频率带宽限制参数，中央控制模块根据用户所设截止频率读取参数对数字线路带宽限制模块和数字频率带宽限制模块进行设置，数字线路带宽限制模块从缓存模块中读取信号进行线路带宽限制发送至频率测量模块和参数分析模块，数字频率带宽限制模块从缓存模块中读取信号进行频率带宽限制发送至频率测量模块，频率测量模块根据接收的信号进行频率测量将结果发送至参数分析模块，参数分析模块进行参数分析输出结果。本发明截止带宽低、滤波效果更好，并且在有限资源内实现截止带宽可变。

Description

基于数字带宽限制技术的功率分析仪

技术领域

本发明属于功率分析仪技术领域，更为具体地讲，涉及一种基于数字带宽限制技术的功率分析仪。

背景技术

带宽限制装置是数据采集系统对采集数据频率带宽限制的装置。在数据采集系统中，输入信号经过带宽限制装置后会有效过滤出在频带以外的信号，将输入信号的频率限制在一定的范围内。带宽限制在数字采集系统中具有十分重要的意义，当数据采集系统采集的信号中的高频干扰很大或采集多个频率信号叠加而成的包络信号时，使用带宽限制可以将输入信号的带宽有些的限制在一定范围内，滤除杂波或高频信号，使采集到的数据更加精确。

功率分析仪是一种常用的数据采集系统。图1是现有功率分析仪的结构图。如图1所示，现有的功率分析仪包括模拟和数字两个部分，首先由传感器101对输入电压信号进行跟踪采集，由信号调理模块102对跟踪采集得到的信号进行信号调理，包括消抖、滤波、保护、电平转换、隔离等，将得到的信号分别送入模拟线路带宽限制模块103和模拟频率带宽限制模块104，模拟线路带宽限制模块103用于限制采集信号的频率带宽，过滤噪声等信号，使后续参数分析更加准确，模拟频率带宽限制模块104用于以较模拟线路带宽限制模块103更低的截止频率限制采集信号的频率带宽，使测量得到的频率值更加准确。模拟线路带宽限制模块103输出的信号经ADC模块105进行模数转换后得到数字信号Data₁输入至FPGA中的缓存模块107，模拟频率带宽限制模块104输出的信号由比较器106进行阈值比较得到方波信号Data₂输入至FPGA中的缓存模块107，从而进行数字处理部分。FPGA中控制模块108用于对数据处理模块109的、频率测量模块110和参数分析模块111的相关操作进行控制。数据处理模块109从缓存模块107中读取信号Data₁进行数据预处理后送入参数分析模块111，频率测量模块110从缓存模块107中读取信号Data₂进行频率测量，将得到的频率值送入参数分析模块111。参数分析模块111对接收到的数据进行参数分析，通过通信接口112发送至上位机在面板中进行显示。

可见，在现有的功率分析仪的电路设计中，带宽限制模块采用模拟电路来实现，主要由电阻、电容、电感等元器件构成，对外界环境比较敏感，存在电压漂移、温度漂移和噪声等问题，并且阻带衰减很难达到-60dB。而且模拟带宽限制模块一旦搭建完成很难修改参数，例如带宽限制的截止频率等，在实际应用时存在限制。

发明内容

本发明的目的在于克服现有技术的不足，提供一种基于数字带宽限制技术的功率分析仪，设计数字带宽限制模块代替模拟带宽限制模块，其性能更加稳定，截止带宽低、滤波效果更好，并且在有限资源内实现截止带宽可变。

为实现上述发明目的，本发明基于数字带宽限制技术的功率分析仪包括传感器、信号调理模块、ADC模块、缓存模块、带宽限制参数存储模块、中央控制模块、数字线路带宽限制模块、数字频率带宽限制模块、频率测量模块、参数分析模块、通信接口，其中缓存模块、带宽限制参数存储模块、中央控制模块、数字线路带宽限制模块、数字频率带宽限制模块、频率测量模块、参数分析模块、通信接口在FPGA中实现；

传感器用于对输入电压信号进行跟踪采集，将采集信号输入信号调理模块；

信号调理模块用于对采集信号进行信号调理，将调理后的信号发送至ADC模块；

ADC模块用于对调整后的信号进行模数转换，将得到的数字信号DATA_adc发送至缓存模块；

缓存模块用于对数字信号DATA_adc进行缓存；

带宽限制参数存储模块205用于存储K_L个截止频率对应的线路带宽限制参数以及K_F个截止频率对应的频率带宽限制参数，i＝1，2，…，K_L，j＝1，2，…，K_F；线路带宽限制参数包括抽取系数插值系数和滤波器系数M＝N+1，N表示滤波器阶数，滤波器系数位宽记为T，频率带宽限制参数包括抽取系数和滤波器系数

中央控制模块用于通过通信接口从上位机接收线路带宽限制的截止频率fc_L、频率带宽限制模块的截止频率fc_F以及参数分析指令，根据截止频率fc_L和截止频率fc_F从带宽限制参数存储模块中读取对应的线路带宽限制参数和频率带宽限制参数，对数字线路带宽限制模块的抽取系数D_L、插值系数I_L和滤波器系数B_L进行设置，对数字频率带宽限制模块的抽取系数D_F和滤波器系数B_F进行设置；将参数分析指令转发至参数分析模块；

数字线路带宽限制模块用于从缓存模块中读取信号DATA_adc进行线路带宽限制，将得到的信号Data_L发送至频率测量模块和参数分析模块；

数字频率带宽限制模块用于从缓存模块中读取信号DATA_adc进行频率带宽限制，将得到的信号Data_F发送至频率测量模块；

频率测量模块用于对接收到的信号Data_F进行频率测量得到频率f_F，并根据信号Data_L对频率f_F进行校验，校验过程如下：对信号Data_L进行量化得到1bit信号，对其进行频率测量得到频率f_B；由于数字频率带宽限制模块的截止频率比数字线路带宽限制模块要低，如果f_F-f_B＞ε，ε为预设的阈值，则说明此次频率f_F测量得不够准确，不输出测量结果，否则频率f_F测量准确，将频率f_F作为测量结果输出至参数分析模块，并通过通信接口发送给上位机进行处理和显不；

参数分析模块用于接收信号Data_L和测量得到的频率值，根据参数分析指令进行参数分析，将参数分析结果通过通信接口发送给上位机进行处理和显示；

通信接口用于实现中央控制模块、参数分析模块、频率测量模块与上位机之间的通信。

本发明基于数字带宽限制技术的功率分析仪，传感器采集信号经信号调理模块调理后，由ADC模块进行模数转换，输入FPGA的缓存模块进行缓存；带宽限制参数存储模块预存若干截止频率对应的频率带宽限制参数，中央控制模块根据用户设置的截止频率读取参数对数字线路带宽限制模块和数字频率带宽限制模块进行设置，数字线路带宽限制模块从缓存模块中读取信号进行线路带宽限制发送至频率测量模块和参数分析模块，数字频率带宽限制模块从缓存模块中读取信号进行线路带宽限制发送至频率测量模块，频率根据接收的信号进行频率测量将结果发送至参数分析模块，参数分析模块进行参数分析输出结果。

本发明具有以下有益效果：

(1)本发明利用FPGA的技术优势，在FPGA中设置数字带宽限制模块，精度高、抗干扰能力强，性能更加稳定，还可以节省很多硬件电路资源；

(2)本发明设计的数据带宽限制模块可以修改截止频率对应的带宽限制参数，还可以在线实时配置，灵活性更强，可以实现精确的线性相位和多速率处理等模拟带宽限制无法实现的功能；

(3)本发明中在进行频率测量时，通过线路带宽限制的结果对频率带宽限制得到的测量频率进行纠错，使频率测量的结果更加准确。

附图说明

图1是现有功率分析仪的结构图；

图2是本发明基于数字带宽限制技术的功率分析仪的具体实施方式结构图；

图3是图2中数字线路带宽限制模块的结构图；

图4是图2中数字频率带宽限制模块的结构图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

实施例

图2是本发明基于数字带宽限制技术的功率分析仪的具体实施方式结构图。如图2所示，本发明基于数字带宽限制技术的功率分析仪包括传感器201、信号调理模块202、ADC模块203、缓存模块204、带宽限制参数存储模块205，中央控制模块206、数字线路带宽限制模块207、数字频率带宽限制模块208、频率测量模块209、参数分析模块210、通信接口211，其中传感器201、信号调理模块202、ADC模块203与现有功率分析仪中的类似，缓存模块204、宽限制参数存储模块205，中央控制模块206，数字线路带宽限制模块207、数字频率带宽限制模块208、频率测量模块209、参数分析模块210、通信接口211均在FPGA(Field-Programmable Gate Array，现场可编程门阵列)中实现。为保证各模块正常工作，FPGA中还需要配置电源模块和时钟模块，为了使结构图更加简洁，且这些模块均为常用技术手段，不是本发明的发明重点，因此在图2中未进行绘制。接下来分别对每个部件进行详细说明。

传感器201用于对输入电压信号进行跟踪采集，将采集信号输入信号调理模块202。

信号调理模块202用于对采集信号进行信号调理，包括消抖、滤波、保护、电平转换、隔离等，将调理后的信号发送至ADC模块203。

ADC模块203用于对调理后的信号进行模数转换，将得到的数字信号DATA_adc发送至缓存模块204。

缓存模块204用于对数字信号DATA_adc进行缓存。

带宽限制参数存储模块205用于存储K_L个截止频率对应的线路带宽限制参数以及K_F个截止频率对应的频率带宽限制参数，i＝1，2，…，K_L，j＝1，2，…，K_F。K_L和K_F的值以及各个截止频率的值都是根据实际需要来设置的。截止频率即为数字线路带宽限制模块、数字频率带宽限制模块的-3dB截止频率。线路带宽限制参数包括抽取系数插值系数和滤波器系数M＝N+1，N表示滤波器阶数，滤波器系数位宽为T，频率带宽限制参数包括抽取系数和滤波器系数

可见，需要预先根据截止频率计算线路带宽限制参数和频率带宽限制参数以实现预先存储。滤波器系数是根据滤波器类型、阶数N和截止频率来生成的，是滤波器技术领域的常用技术，在此不再赘述。对于抽取系数，本实施例中对于数字线路带宽限制模块，令数字线路带宽限制模块抽取后的采样频率固定为截止频率的k_L倍，k_L的数值根据实际需要设置，则抽取系数其中f_s表示ADC模块的采样频率，信号经过抽取后，数据流的采样率会降低，如用户对数据流的采样率不做要求，不对信号进行插值以节约资源，则令插值系数若用户对信号的采样率要求比较高，则需要进行插值以恢复采样率，令插值系数本实施例中的插值的方式为正弦插值。类似地，对于数字频率带宽限制模块，令数字频率带宽限制模块抽取后的采样频率固定为截止频率的k_F倍，k_F的数值根据实际需要设置，则抽取系数其中

本实施例中，采用FPGA中的IP核ROM作为带宽限制参数存储模块，实现对以上参数的存储。

中央控制模块206用于通过通信接口211从上位机接收线路带宽限制的截止频率fc_L、频率带宽限制模块的截止频率fc_F以及参数分析指令，根据截止频率fc_L和截止频率fc_F从带宽限制参数存储模块205中读取对应的参数，对数字线路带宽限制模块207的抽取系数D_L、插值系数I_L和滤波器系数B_L进行设置，对数字频率带宽限制模块208的抽取系数D_F和滤波器系数B_F进行设置；将参数分析指令转发至参数分析模块210。一般来说，截止频率fc_L大于截止频率fc_F。

本实施例中，由于带宽限制参数存储模块采用IP核的ROM实现，还可以利用其实现带宽限制参数的在线实时配置。具体方法为：在该IP核中设置端口s_axis_reload_tdata和s_axis_reload_valid信号，需要实时在线配置两个带宽限制模块的参数时，上位机将使能信号s_axis_reload_valid拉高并将计算得到的新截止频率对应的带宽限制系数按顺序发送至s_axis_reload_tdata端口中。当发送完毕后上位机向中央控制模块206发送截止频率，由中央控制模块206读取对应参数对数字线路带宽限制模块207和数字频率带宽限制模块208进行设置，从而得到新的带宽限制模块。

数字线路带宽限制模块207用于从缓存模块204中读取信号DATA_adc进行线路带宽限制，以过滤高频信号，使后端数据处理更加精确。将得到的信号Data_L发送至频率测量模块209和参数分析模块210。

图3是图2中数字线路带宽限制模块的结构图。如图3所示，本实施例中数字线路带宽限制模块207包括线路带宽限制控制模块2071、抽取模块2072、滤波模块2073和插值模块2074，其中线路带宽限制控制模块2071用于接收抽取系数D_L、插值系数I_L和滤波器系数B_L，对抽取模块2072、滤波模块2073和插值模块2074进行设置。

抽取模块2072用于对信号DATA_adc按照抽取系数D_L进行抽取，以降低信号采样率，将得到的信号DATA_L，d发送至滤波模块2073。抽取的原理为：当信号进入抽取模块时，每收到一个数据计数器累加1，当计数器累加到抽取系数值时抽取模块输出当前数据，计数器清零并重新开始计数，依次循环。

滤波模块2073根据对信号DATA_L，d进行滤波，将得到的信号DATA_L，fliter发送至插值模块2074。

插值模块2074用于根据插值系数I_L对信号DATA_L，fliter进行插值，将得到的信号Data_L进行输出。

数字频率带宽限制模块208用于从缓存模块204中读取信号DATA_adc进行频率带宽限制，将得到的信号Data_F发送至频率测量模块209。

图4是图2中数字频率带宽限制模块的结构图。如图4示，本实施例中数字线路带宽限制模块208包括频率带宽限制控制模块2081、抽取模块2082、滤波模块2083和阈值比较模块2084，其中频率带宽限制控制模块2081用于接收抽取系数D_F和滤波器系数B_F，对抽取模块2082、滤波模块2083进行设置。

抽取模块2082用于对信号DATA_adc按照抽取系数D_F进行抽取，以降低信号采样率，将得到的信号DATA_F，d发送至滤波模块2083。

滤波模块2083根据对信号DATA_F，d进行滤波，将得到的信号DATA_F，fliter发送至阈值比较模块2084。

阈值比较模块2084用于根据预设的两个阈值τ_H、τ_L对信号DATA_F，fliter进行量化成1bit的方波信号Data_F，其中τ_H＞τ_L，对方波信号Data_F进行输出。量化过程如下：当信号DATA_F，fliter中的数据大于等于τ_H，则令对应输出数据为1，当信号DATA_F，fliter中的数据小于τ_L，令对应输出数据为0，其它情况则按原有数据输出。

频率测量模块209用于对接收到的信号Data_F进行频率测量得到频率f_F，并根据信号Data_L对频率f_F进行校验，校验过程如下：对信号Data_L进行量化得到1bit信号，对其进行频率测量得到频率f_B。由于数字频率带宽限制模块的截止频率比数字线路带宽限制模块要低，如果f_F-f_B＞ε，ε为预设的阈值，则说明此次频率f_F测量得不够准确，不输出测量结果，否则频率f_F测量准确，将频率f_F作为测量结果输出至参数分析模块210，并通过通信接口211发送给上位机进行处理和显示。

参数分析模块210用于接收信号Data_L和测量得到的频率值，根据参数分析指令进行参数分析，将参数分析结果通过通信接口211发送给上位机进行处理和显示。参数分析和参数分析结果发送的具体操作与现有技术类似，不是本发明的重点，其详细过程在此不再赘述。

通信接口211用于实现中央控制模块206、参数分析模块210、频率测量模块209与上位机之间的通信。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (6)

1.一种基于数字带宽限制技术的功率分析仪，其特征在于包括传感器、信号调理模块、ADC模块、缓存模块、带宽限制参数存储模块、中央控制模块、数字线路带宽限制模块、数字频率带宽限制模块、频率测量模块、参数分析模块、通信接口，其中缓存模块、带宽限制参数存储模块、中央控制模块、数字线路带宽限制模块、数字频率带宽限制模块、频率测量模块、参数分析模块、通信接口在FPGA中实现；

传感器用于对输入电压信号进行跟踪采集，将采集信号输入信号调理模块；

信号调理模块用于对采集信号进行信号调理，将调理后的信号发送至ADC模块；

ADC模块用于对调整后的信号进行模数转换，将得到的数字信号DATA_adc发送至缓存模块；

缓存模块用于对数字信号DATA_adc进行缓存；

带宽限制参数存储模块205用于存储K_L个截止频率对应的线路带宽限制参数以及K_F个截止频率对应的频率带宽限制参数，i＝1,2,…,K_L，j＝1,2,…,K_F；线路带宽限制参数包括抽取系数插值系数和滤波器系数M＝N+1，N表示滤波器阶数，滤波器系数位宽记为T，频率带宽限制参数包括抽取系数和滤波器系数

中央控制模块用于通过通信接口从上位机接收线路带宽限制的截止频率fc_L、频率带宽限制模块的截止频率fc_F以及参数分析指令，根据截止频率fc_L和截止频率fc_F从带宽限制参数存储模块中读取对应的线路带宽限制参数和频率带宽限制参数，对数字线路带宽限制模块的抽取系数D_L、插值系数I_L和滤波器系数B_L进行设置，对数字频率带宽限制模块的抽取系数D_F和滤波器系数B_F进行设置；将参数分析指令转发至参数分析模块；

数字线路带宽限制模块用于从缓存模块中读取信号DATA_adc进行线路带宽限制，将得到的信号Data_L发送至频率测量模块和参数分析模块；

数字频率带宽限制模块用于从缓存模块中读取信号DATA_adc进行频率带宽限制，将得到的信号Data_F发送至频率测量模块；

频率测量模块用于对接收到的信号Data_F进行频率测量得到频率f_F，并根据信号Data_L对频率f_F进行校验，校验过程如下：对信号Data_L进行量化得到1bit信号，对其进行频率测量得到频率f_B；由于数字频率带宽限制模块的截止频率比数字线路带宽限制模块要低，如果f_F-f_B＞ε，ε为预设的阈值，则说明此次频率f_F测量得不够准确，不输出测量结果，否则频率f_F测量准确，将频率f_F作为测量结果输出至参数分析模块，并通过通信接口发送给上位机进行处理和显示；

参数分析模块用于接收信号Data_L和测量得到的频率值，根据参数分析指令进行参数分析，将参数分析结果通过通信接口发送给上位机进行处理和显示；

通信接口用于实现中央控制模块、参数分析模块、频率测量模块与上位机之间的通信。

2.根据权利要求1所述的功率分析仪，其特征在于，所述抽取系数采用以下方法计算：

抽取系数其中f_s表示ADC模块的采样频率，k_L为预设的抽取后的采样频率比截止频率的倍数；

抽取系数其中k_F为预设的抽取后的采样频率比截止频率的倍数。

3.根据权利要求1所述的功率分析仪，其特征在于，所述数字线路带宽限制模块包括线路带宽限制控制模块、抽取模块、滤波模块和插值模块，其中：

线路带宽限制控制模块用于接收抽取系数D_L、插值系数I_L和滤波器系数B_L，对抽取模块、滤波模块和插值模块进行设置；

抽取模块用于对信号DATA_adc按照抽取系数D_L进行抽取，以降低信号采样率，将得到的信号DATA_L,d发送至滤波模块；

滤波模块根据对信号DATA_L,d进行滤波，将得到的信号DATA_L,fliter发送至插值模块；

插值模块用于根据插值系数I_L对信号DATA_L,fliter进行插值，将得到的信号Data_L进行输出。

4.根据权利要求1所述的功率分析仪，其特征在于，所述数字频率带宽限制模块包括频率带宽限制控制模块、抽取模块、滤波模块和阈值模块，其中频率带宽限制控制模块用于接收抽取系数D_F和滤波器系数B_F，对抽取模块、滤波模块进行设置；

抽取模块用于对信号DATA_adc按照抽取系数D_F进行抽取，以降低信号采样率，将得到的信号DATA_F,d发送至滤波模块；

滤波模块根据对信号DATA_F,d进行滤波，将得到的信号DATA_F,fliter发送至阈值比较模块；

阈值比较模块用于根据预设的两个阈值τ_H、τ_L对信号DATA_F,fliter进行量化成1bit的方波信号Data_F，其中τ_H＞τ_L，对方波信号Data_F进行输出。

5.根据权利要求1所述的功率分析仪，其特征在于，所述带宽限制参数存储模块采用FPGA中的IP核的ROM实现。

6.根据权利要求5所述的功率分析仪，其特征在于，所述IP核中设置端口s_axis_reload_tdata和s_axis_reload_valid信号，需要实时在线配置两个带宽限制模块的参数时，上位机将使能信号s_axis_reload_valid拉高并将计算得到的新截止频率对应的带宽限制系数按顺序发送至s_axis_reload_tdata端口中。