CN108767089A - 一种led芯片粘合工艺 - Google Patents

一种led芯片粘合工艺 Download PDF

Info

Publication number
CN108767089A
CN108767089A CN201810492228.5A CN201810492228A CN108767089A CN 108767089 A CN108767089 A CN 108767089A CN 201810492228 A CN201810492228 A CN 201810492228A CN 108767089 A CN108767089 A CN 108767089A
Authority
CN
China
Prior art keywords
led chip
crystal
bonding adhesive
substrate
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810492228.5A
Other languages
English (en)
Inventor
陶燕兵
盛刚
焦长平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU AMICC OPTOELECTRONICS TECHNOLOGY Co Ltd
Original Assignee
JIANGSU AMICC OPTOELECTRONICS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU AMICC OPTOELECTRONICS TECHNOLOGY Co Ltd filed Critical JIANGSU AMICC OPTOELECTRONICS TECHNOLOGY Co Ltd
Priority to CN201810492228.5A priority Critical patent/CN108767089A/zh
Publication of CN108767089A publication Critical patent/CN108767089A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种LED芯片粘合工艺，直接将固晶胶采用喷射的形式均匀的喷涂在LED芯片背面，并进行烘烤固化，然后将LED芯片直接放置于基板中，最后将LED基板送入烤箱，使涂布在LED芯片背面的固晶胶再次熔化，并与基板结合在一起。本发明具有如下优点：（1）采用喷射形式涂布固晶胶，使固晶胶厚度非常薄，利于晶片散热；（2）省去固晶胶点沾或涂布基板的过程，使得固晶胶不会在基板上任意流动，影响其它区域功能性；（3）采用将固晶胶涂布工艺与LED芯片放置工艺相分离，利于提高效率；（4）采用喷射的形式涂布固晶胶，使得固晶胶用量减少，成本降低。

Description

一种LED芯片粘合工艺
技术领域
本发明涉及一种LED芯片粘合工艺，属于LED芯片领域。
背景技术
目前LED芯片在封装过程中都需要先将固晶胶点沾于基板上，再将LED芯片放置在沾有固晶胶的基板上压实，并最后送入烤箱烘烤固化，但是随着LED封装尺寸越来越小，内部封装结构越来越复杂，固晶胶在沾于基板的过程中固晶胶易流动至其它区域，影响其它区的功能性，且效率低下，无法精准的控制固晶胶的含量。
发明内容
为了解决上述问题，本发明提出一种LED芯片粘合工艺，直接将固晶胶采用喷射的形式均匀的喷涂在LED芯片背面，再将涂有固晶胶的芯片放置在基板上，并适用于各类结构复杂的基板，防止固晶胶基板上流动影响其他区的功能性，此外提高了工作效率，可精准的控制固晶胶的含量。
为达到上述目的，本发明的技术方案是这样实现的：
一种LED芯片粘合工艺，其特征在于，具体步骤如下：
（1）将LED芯片翻模，使得LED芯片的背面固晶胶涂布区朝上；
（2）将固晶胶搅拌均匀后加入喷涂设备中；
（3）利用步骤（2）的喷涂设备将固晶胶均匀喷涂至LED芯片的背面固晶胶涂布区；
（4）将经步骤（3）喷涂后的LED芯片送至烤箱烘烤固化；
（5）将经步骤（4）烘烤固化的LED芯片翻模，使得LED芯片的正面朝上；
（6）将经步骤（5）翻模后的LED芯片直接放置在基板中，并将基板放入烤箱烘烤，使得固晶胶再次熔化并与基板结合在一起，随后进行正负极导线的连接。
优选地，所述步骤（4）中烘烤固化温度范围为50-150℃。
优选地，所述步骤（6）中熔化温度范围为100-260℃。
有益效果：本发明提供一种LED芯片粘合工艺，具有如下优点：
（1）本发明采用喷射形式涂布固晶胶，使固晶胶厚度非常薄，利于晶片散热；
（2）本发明省去固晶胶点沾或涂布基板的过程，使得固晶胶不会在基板上任意流动，影响其它区域功能性；
（3）本发明采用将固晶胶涂布工艺与LED芯片放置工艺相分离，利于提高效率；
（4）本发明采用喷射的形式涂布固晶胶，使得固晶胶用量减少，成本降低。
附图说明
图1为本发明步骤（1）中LED芯片翻模示意图；
图2为本发明步骤（3）中喷涂示意图；
图3为本发明步骤（5）中LED芯片翻模示意图；
图4为本发明步骤（6）中LED芯片放置在基板上的基板侧视图；
图5为传统工艺中固晶胶溢出影响导线连接的示意图；
图6为传统工艺流程图；
图7为本发明的工艺流程图。
图中：芯片膜1、LED芯片2、LED芯片背面3、LED芯片正面4、固晶胶5、正极导线6、负极导线7、基板8。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
一种LED芯片粘合工艺，其特征在于，具体步骤如下：
（1）将LED芯片翻模，使得LED芯片的背面固晶胶涂布区朝上，如图1所示，若干LED芯片2以阵列的形式排布在芯片膜1上，且LED芯片背面3的固晶胶涂布区朝上；
（2）将固晶胶搅拌均匀后加入喷涂设备中；
（3）利用步骤（2）的喷涂设备将固晶胶5均匀喷涂至LED芯片2的背面固晶胶涂布区，如图2所示，LED芯片的背面固晶胶涂布区被均匀喷涂上固晶胶；
（4）将经步骤（3）喷涂后的LED芯片2送至烤箱烘烤固化；
（5）将经步骤（4）烘烤固化的LED芯片2翻模，使得LED芯片正面4朝上，如图3所示；
（6）将经步骤（5）翻模后的LED芯片2直接放置在基板8中，如图4所示，并将基板8放入烤箱烘烤，使得固晶胶5再次熔化并与基板8结合在一起，随后进行正极导线6和负极导线7的连接。
优选地，所述步骤（4）中烘烤固化温度范围为50-150℃。
优选地，所述步骤（6）中熔化温度范围为100-260℃。
如图6所示为传统工艺流程图，需要进行点沾固晶胶、放置LED芯片、点沾固晶胶、放置LED芯片这样循环往复的过程，固晶胶点沾工艺与LED芯片放置工艺是连在一起的，不可分开工作，工作效率较低；此外，固晶胶易流动，影响其它功能区,如图5所示，圆圈中固晶胶流动至导线连接处，影响导线连接质量；且固晶胶厚度难以掌控，且在放置LED芯片过程中易产生气泡，影响散热，不适用于大尺寸芯片作业困难.
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的两种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围 。

Claims (3)

1.一种LED芯片粘合工艺，其特征在于，具体步骤如下：
（1）将LED芯片翻模，使得LED芯片的背面固晶胶涂布区朝上；
（2）将固晶胶搅拌均匀后加入喷涂设备中；
（3）利用步骤（2）的喷涂设备将固晶胶均匀喷涂至LED芯片的背面固晶胶涂布区；
（4）将经步骤（3）喷涂后的LED芯片送至烤箱烘烤固化；
（5）将经步骤（4）烘烤固化的LED芯片翻模，使得LED芯片的正面朝上；
（6）将经步骤（5）翻模后的LED芯片直接放置在基板中，并将基板放入烤箱烘烤，使得固晶胶再次熔化并与基板结合在一起，随后进行正极导线和负极导线的连接。
2.根据权利要求1所述的一种LED芯片粘合工艺，其特征在于，所述步骤（4）中烘烤固化温度范围为50-150℃。
3.根据权利要求1所述的一种LED芯片粘合工艺，其特征在于，所述步骤（6）中熔化温度范围为100-260℃。
CN201810492228.5A 2018-05-22 2018-05-22 一种led芯片粘合工艺 Pending CN108767089A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810492228.5A CN108767089A (zh) 2018-05-22 2018-05-22 一种led芯片粘合工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810492228.5A CN108767089A (zh) 2018-05-22 2018-05-22 一种led芯片粘合工艺

Publications (1)

Publication Number Publication Date
CN108767089A true CN108767089A (zh) 2018-11-06

Family

ID=64007722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810492228.5A Pending CN108767089A (zh) 2018-05-22 2018-05-22 一种led芯片粘合工艺

Country Status (1)

Country Link
CN (1) CN108767089A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114669452A (zh) * 2022-03-26 2022-06-28 宁波芯健半导体有限公司 一种超薄芯片背胶涂覆方法、涂覆装置及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184872A (zh) * 2011-04-08 2011-09-14 嘉盛半导体(苏州)有限公司 半导体封装的粘片工艺
CN105895540A (zh) * 2015-01-09 2016-08-24 特科芯有限公司 晶圆背面印胶的封装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184872A (zh) * 2011-04-08 2011-09-14 嘉盛半导体(苏州)有限公司 半导体封装的粘片工艺
CN105895540A (zh) * 2015-01-09 2016-08-24 特科芯有限公司 晶圆背面印胶的封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114669452A (zh) * 2022-03-26 2022-06-28 宁波芯健半导体有限公司 一种超薄芯片背胶涂覆方法、涂覆装置及存储介质

Similar Documents

Publication Publication Date Title
CN102916112B (zh) 一种大功率led器件及其制造方法
CN101872828B (zh) 一种倒装led芯片的封装方法
CN105489704B (zh) 一种背接触光伏组件的制备方法
CN104332462B (zh) 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
CN105870104A (zh) 一种具有电磁屏蔽功能的封装结构
CN104576424A (zh) 通过预先在芯片上制备凸点实现扇出型晶圆封装的方法
CN103943756A (zh) 一种led模块cob封装工艺及结构
CN108767089A (zh) 一种led芯片粘合工艺
CN103943763B (zh) 一种倒装led芯片的封装结构及方法
CN107424526A (zh) 一种均匀散光的数码显示管及其生产工艺
CN104600041B (zh) 一种双面散热半导体的封装结构及其封装方法
CN203491298U (zh) Led封装结构
CN205790054U (zh) Emc倒装支架加一次封装透镜结构
CN104091878B (zh) 一种免封装led光源模组的制备方法
CN205723615U (zh) 一种基于ncsp封装技术的封装装置
CN209947868U (zh) 一种贴片式发光二极管的封装结构
CN106952990A (zh) 一种芯片级led封装装置及其制作工艺
CN100573863C (zh) 覆晶封装结构及其制造方法
CN207602545U (zh) 一种倒装芯片式滤波器封装结构
CN106340581A (zh) 一种csp灯珠封装的方法
CN206022425U (zh) 高光效发光二极管倒装芯片封装结构
CN203118983U (zh) 便于透镜成型的led灯珠
CN206249821U (zh) 一种集成式led显示面板
CN207070449U (zh) 一种led封装用基板
CN207558820U (zh) 发光二极管封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181106

RJ01 Rejection of invention patent application after publication