CN108766332B - 可扩展的硅基微型显示器驱动电路 - Google Patents

Abstract

本发明公开了一种可扩展的硅基微型显示器驱动电路，包含了像素阵列电路、列驱动电路、行驱动电路，像素阵列电路包含了呈阵列排布的像素电路，列驱动电路包含了时钟树、双向并行移位寄存器、偏移控制器、列驱动器，行驱动电路包含了可配置行译码器和行驱动器。本发明提供了一种可根据行移位信号或行编码信号来产生行选择信号的方法与电路，该电路可以按自上而下或自下而上的顺序依次使行选择信号有效，或者根据行输入码流译码使某一个或多个行选择信号有效，同时，通过扩展方式对列驱动电路进行优化设计，支持更高显示分辨率和支持更加灵活的数据移位方式。本发明提供的硅基微显示器驱动电路有机电致或半导体发光器件、液晶器件或数字微镜器件。

Description

可扩展的硅基微型显示器驱动电路

技术领域

本发明涉及平板显示器的技术领域，尤其涉及一种可扩展的硅基微型显示器驱动电路。

背景技术

硅基微型显示器是一种基于硅半导体技术的，物理尺寸小、但是通过光学放大形成大视频的显示器。现有显示器的灰度成像方法与装置普遍遵循像素数据的从左至右、从上至下的传输顺序，这种方式兼容了传统的CRT显示器中的扫描电子枪的操作顺序，操作简单，但是在显示数据的传输中存在大量等待时间，降低了传输效率。最近在中国专利201110303686.8中，提出了一种有效的微型显示器的灰度成像方法打破传统显示器由左至右、从上到下的固定传输模式，采用随机传输方式，通过减低或消除显示数据传输的等待时间，通过改变扫描算法来有效提高显示器的分辨率、帧率和灰度级数，并通过改变扫描随机时序，兼顾了灰度线性度和扫描效率，提升显示质量。然而，这种装置与传统的方法并不兼容，需要共享视频数据线，因此降低了数据传输效率。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是如何在采用随机传输方式下，提高传输数据效率的问题。

为实现上述目的，可将随机行顺序进行编码后采用独立的串行数据线方式传输，从而减小视频数据线共享方式的传输下降的缺陷，提高了传输效率。进一步地，通过扩展方式对列驱动电路进行优化设计，可以支持更高显示分辨率和支持更加灵活的数据移位方式。

本发明提供了一种可扩展的硅基微型显示器驱动电路，包含金属氧化物半导体场效应管、金属电极以及位于金属电极上方的发光器件，其特征在于：所述驱动电路包含像素阵列电路、列驱动电路、行驱动电路；所述像素阵列电路包含呈阵列排布的像素电路，所述像素电路用以产生发光器件所需要的微电流或微电压；所述列驱动电路包含时钟树、双向并行移位寄存器、偏移控制器、列驱动器，所述时钟树根据输入的像素时钟信号产生列驱动电路所需要的具有足够驱动能力的且无相位偏移的工作时钟，所述双向并行移位寄存器将输入的多位像素数据从左向右或从右向左并行移位后形成列移位数据信号组，所述偏移控制器用于控制双向并行移位寄存器的移位起始点，所述列驱动器用于锁存所述列移位数据信号组并增强其驱动能力后形成列数据信号组，所述列数据信号组按列连接至像素电路的数据控制电路；所述列驱动器可被配置为将所述列数据信号组快速清零或者快速置位；所述行驱动电路包含可配置行译码器和行驱动器，所述可配置行译码器用于产生行译码信号组，所述行译码信号组中的行选择信号可自上而下或自下而上的顺序依次有效，或根据所述行编码信号输入的码流译码使某一个或多个行选择信号有效，所述行驱动器用于锁存所述行译码信号组并增强其驱动能力后形成行选择信号组，所述行选择信号组按行连接至像素电路的数据控制电路。

进一步地，所述列驱动电路包含了分别位于驱动电路两侧的奇列驱动电路和偶列驱动电路，所述奇列驱动电路用于驱动所有的奇数列，所述偶列驱动电路用于驱动所有的偶数列。

进一步地，所述驱动电路包含了分别位于驱动电路上下两侧的上驱动电路和下驱动电路，和/或分别位于驱动电路左右两侧的左驱动电路和右驱动电路。所述上驱动电路用于产生像素阵列中上半部分像素电路的列数据信号组和行选择信号组，所述下驱动电路用于产生像素阵列中下半部分像素电路的列数据信号组和行选择信号组，所述左驱动电路用于产生像素阵列中左半部分像素电路的列数据信号组和行选择信号组，所述右驱动电路用于产生像素阵列中右半部分像素电路的列数据信号组和行选择信号组。

进一步地，在所述左驱动电路中的像素数据从右向左移位，在所述右驱动电路中的像素数据的从左向右移位，每一行所需要移位的像素数量按照函数规律在上半屏递增且在下半屏递减，最终构成一个正圆形或椭圆形或不规则四边形的显示区域。

进一步地，所述发光器件为一种由微电流驱动的且发光亮度和所述微电流成正比的光电器件，或者为一种由电压驱动并根据不同电压值产生不同亮度光信号的光电器件。

进一步地，所述行编码信号为一种至少包含了编码起始信号、编码数据、编码有效信号的串行二进制码流。

进一步地，所述可配置行译码器中预先存储了行序列，每当行移位信号有效时，行选择信号根据所述行序列依次打开和关闭。

进一步地，所述偏移控制器包含了多位译码器，用于选择双向并行移位寄存器中寄存器开始移位的起始点位置，位于所述起始点之前的列数据信号终始为无效输出。

进一步地，所述像素电路包含了一种具有双稳态的锁存结构，所述行驱动电路和列驱动电路交替产生列数据信号和行选择信号来调制所述像素电路输出电流或电压的占空比。

进一步地，还至少包含了以下模块中的一个：视频数据接口、数据处理器、温度传感器、模数转换器、DC-DC控制器、低压差线性稳压器、锁相环、串行配置接口、配置寄存器、嵌入式微处理器，所述数据处理器至少实现了以下功能中的一种：图像数据格式转换、亮度调整、对比度调整、色彩饱和度调整、灰度抖动算法、图像缩放、测试图像产生。

本发明与现有技术相比较，具有如下显而易见的实质性特点和显著进步：

(1)本发明提供了一种可兼容顺序扫描行顺序和随机行扫描顺序的硅基微型显示器的基板驱动电路，可同时支持按场、按子场、按子空间的顺序扫描和随机扫描，从而且既保留了对传统电路的兼容，又支持了更为高效的分形扫描方式。

(2)本发明提供的随机行扫描采用了编码方式传输，与视频数据线共享方式相比，减少了对数据线带宽的占用，提高了传输效率。

(3)本发明通过扩展方式对列驱动电路进行了优化设计，可以支持更高显示分辨率，支持更加灵活的数据移位方式，例如，支持特殊形态如圆形和椭圆形的显示区域。

(4)本发明提供的硅基微显示器驱动电路支持多种发光器件，例如，有机电致发光器件、半导体发光器件、液晶器件、数字微镜器件等，应用范围丰富。

附图说明

图1是本发明的顶层框图的一个较佳实施例；

图2是本发明的像素电路的一个较佳实施例；

图3是本发明的时钟树的一个较佳实施例；

图4是本发明的双向并行移位寄存器的一个较佳实施例；

图5是本发明的顶层框图的另一个较佳实施例；

图6是本发明的顶层框图的再一个较佳实施例；

图7是本发明的顶层框图的又一个较佳实施例；

图8是本发明的顶层框图的又一个较佳实施例；

图9是本发明的行编码信号时序一个较佳实施例；

图10是本发明的列数据信号组和行选择信号组时序的一个较佳实施例；

图11是本发明的偏移控制器的一个较佳实施例；

图12是本发明的一个特殊形态显示区域的较佳实施例；

图13是本发明的另一个特殊形态显示区域的较佳实施例。

具体实施方式

以下参考说明书附图介绍本发明的多个优选实施例，使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。

在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。附图所示的每一组件的尺寸和厚度是任意示出的，在图中并没有限定每个组件的尺寸和厚度。为了使图示更清晰，附图中有些地方适当夸大了部件的尺寸。

以下阐述了第一实施例：

如图1所示，本发明所述的可扩展的硅基微型显示器驱动电路，包含金属氧化物半导体场效应管、金属电极以及位于金属电极上方的发光器件，其特征在于：

所述驱动电路包含像素阵列电路101、列驱动电路111、行驱动电路131。

所述像素阵列电路101包含呈阵列排布的有效的M列N行像素电路100，每个像素电路100如图2所示，都包含像素数据控制电路801和驱动晶体管802，所述像素数据控制电路801在行选择信号850有效时读出列数据851上的数据并产生所述驱动晶体管802的驱动信号，所述驱动晶体管802用于根据所述驱动信号产生发光器件804所需要的微电流或微电压，通过表面金属电极803输出。

所述列驱动电路111包含时钟树201、双向并行移位寄存器202、偏移控制器203、列驱动器204。所述时钟树201根据输入的像素时钟信号301产列驱动电路所需要的具有足够驱动能力的且无相位偏移的工作时钟，供双向并行移位寄存器202或其他模块使用；进一步地，如图3所示，所述时钟树201包含树状结构的缓存器，缓存器一般由若干级缓存器构成，优选为2-5级，每一级缓存器与连线的总延迟的大小相等，每一级缓存器的输出连接至下一级缓存器的输入。时钟信号861为最后一级的缓存器时钟输出，与所述双向并行移位寄存器202中的寄存器一一对应，时钟信号861的数量等于有效列数M。所述双向并行移位寄存器202将多位像素数据302从左向右或从右向左并行移位后形成列移位数据信号组304；进一步地，如图4所示，870为移位寄存器，可以通过选择器871来选择输入，从而决定移位方向，861为移位寄存器的时钟，图中共有M/B个移位寄存器，M为有效列数，B为多位像素数据302的位数。所述偏移控制器203用于控制双向并行移位寄存器202的移位起始点。所述列驱动器204在列锁存控制信号303有效时锁存列移位数据信号组304并增强其驱动能力后产生列数据信号组305，所述列数据信号组305按列连接至M列有效像素电路100的数据控制电路；进一步地，所述列驱动器204由M个缓存器构成，所述缓存器能够增强信号的驱动能力；进一步地，所述列驱动器204可根据快速清零信号将列数据信号组快速清零，或者根据快速置位信号将列数据信号组快速置位。所述快速清零信号和快速置位信号可集成在外部输出的控制引脚组中。

所述行驱动电路131包含可配置行译码器401和行驱动器402，所述可配置行译码器401根据行移位信号501或行编码信号502产生行译码信号组504，所述行译码信号组504包含N个有效的行选择信号，当行移位信号401有效时，N个行选择信号根据自上而下或自下而上的顺序依次有效，当行编码信号502有效时，所述行编码信号502输入的码流的译码结果决定了N个行选择信号中某一个或多个行选择信号有效，所述行驱动器402在行锁存控制信号503有效时将所述行译码信号组504增强其驱动能力后产生行选择信号组505，所述行选择信号组505按行连接至N行有效像素电路100的数据控制电路。

以下阐述了第二实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一实施例基本相同，特别之处在于，如图5所示，所述列驱动电路111包含了分别位于驱动电路两侧的奇列驱动电路112和偶列驱动电路113，所述奇列驱动电路112用于驱动所有的奇数列，所述偶列驱动电路113用于驱动所有的偶数列。

所述奇列驱动电路112包含奇列时钟树211、奇列双向并行移位寄存器212、奇列偏移控制器213、奇列驱动器214，所述偶列驱动电路113包含偶列时钟树221、偶列双向并行移位寄存器222、偶列偏移控制器223、偶列驱动器224。所述奇列驱动电路112和所述偶列驱动电路113的工作方式同第一实施例，所不同的是奇列和偶列的数量都为M/2，本实施例不再细述。

所述奇列驱动电路112和偶列驱动电路113共同一个行驱动电路103，所述行驱动电路131包含可配置行译码器411和行驱动器412，所述可配置行译码器411根据行移位信号511或行编码信号512产生行译码信号组514，所述行译码信号组514包含N个有效的行选择信号，当行移位信号411有效时，N个行选择信号根据自上而下或自下而上的顺序依次有效，当行编码信号512有效时，所述行编码信号512输入的码流的译码结果决定了N个行选择信号中某一个或多个行选择信号有效，所述行驱动器412在行锁存控制信号513有效时将所述行译码信号组514增强其驱动能力后产生行选择信号组515，所述行选择信号组515按行连接至N行有效像素电路100的数据控制电路。

以下阐述了第三实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一实施例基本相同，特别之处在于，如图6所示，所述驱动电路111分为上驱动电路和下驱动电路：所述上驱动电路包含上列驱动电路114和上行驱动电路132，所述上列驱动电路114用于产生像素阵列101中上半部分像素电路的列数据信号组335，所述上行驱动电路132用于产生像素阵列101中上半部分像素电路的行选择信号组525；所述下驱动电路包含下列驱动电路115和下行驱动电路133，所述下列驱动电路115用于产生像素阵列101中下半部分像素电路的列数据信号组345，所述下行驱动电路用于产生像素阵列101中下半部分像素电路的行选择信号组535。

进一步地，所述上列驱动电路114位于像素阵列的上侧，所述下列驱动电路115位于像素阵列的下侧。所述上列驱动电路114、上行驱动电路132、下列驱动电路115、下行驱动电路133的工作方式同第一实施例，所不同的是上行驱动电路132和下行驱动电路133的行数为N/2，本实施例不再细述。

以下阐述了第四实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一实施例基本相同，特别之处在于，如图7所示，所述驱动电路111分为左驱动电路和右驱动电路：所述左驱动电路包含左列驱动电路116和左行驱动电路134，所述左列驱动电路116用于产生像素阵列101中左半部分像素电路的列数据信号组355，所述左行驱动电路134用于产生像素阵列101中左半部分像素电路的行选择信号组545；所述右驱动电路包含右列驱动电路117和右行驱动电路135，所述右列驱动电路117用于产生像素阵列101中右半部分像素电路的列数据信号组365，所述右行驱动电路用于产生像素阵列101中右半部分像素电路的行选择信号组555。

进一步地，所述左行驱动电路134位于像素阵列的左侧，所述右行驱动电路135位于像素阵列的右侧。所述左列驱动电路116、左行驱动电路134、右列驱动电路117、右行驱动电路135的工作方式同第一实施例，所不同的是左列驱动电路116和右列驱动电路117的列数为M/2，本实施例不再细述。

特别地，在左驱动电路134中像素数据从右向左移位，在右驱动电路135中像素数据从左向右移位，每一行移位数量不必相同。具体而言，双向并行移位寄存器252将多位像素数据352从右向左移位，双向并行移位寄存器262将多位像素数据362从左向右移位，每一行移位的数量按照各类三角函数或平方函数(例如y＝R*sinx、y＝R*cosx、y＝Sqrt(R²-x²)或x²/a²+y²/b²＝1等，其中R为显示器的总行数或总列数，a或b为椭圆的参数，自变量x为行的序号，函数值y为每行的移位数据)的规律在上半屏的时候递增、在下半屏的时候递减，构成一个正圆形或椭圆形或不规则四边形的显示区域，如图12阴影部分所示。

以下阐述了第五实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一实施例基本相同，特别之处在于，如图8所示，所述驱动电路111分为左上列驱动电路118、左上行驱动电路136、右上列驱动电路119、右上行驱动电路138、左下列驱动电路120、左下行驱动电路137、右下列驱动电路121、右下行驱动电路139。所述左上列驱动电路118用于产生像素阵列101中左上半部分像素电路的列数据信号375，所述左上行驱动电路136用于产生像素阵列101中左上半部分像素电路的行选择信号565，所述右上列驱动电路119用于产生像素阵列101中右上半部分像素电路的列数据信号385，所述右上行驱动电路138用于产生像素阵列101中右上半部分像素电路的行选择信号575，所述左下列驱动电路120用于产生像素阵列101中左下半部分像素电路的列数据信号395，所述左下行驱动电路137用于产生像素阵列101中左下半部分像素电路的行选择信号585，所述右下列驱动电路121用于产生像素阵列101中右下半部分像素电路的列数据信号390，所述右下行驱动电路139用于产生像素阵列101中右下半部分像素电路的行选择信号595。所述左上列驱动电路118和左上行驱动电路136位于像素阵列101的左上侧，所述右上列驱动电路119和右上行驱动电路138位于像素阵列101的右上侧，所述左下列驱动电路120和左下行驱动电路137位于像素阵列101的左下侧，所述右下列驱动电路121和右下行驱动电路139位于像素阵列101的右下侧。所述左上列驱动电路118、左上行驱动电路136、右上列驱动电路119、右上行驱动电路138、左下列驱动电路120、左下行驱动电路137、右下列驱动电路121、右下行驱动电路139的工作方式同第一实施例，所不同的是左上列驱动电路118、右上列驱动电路119、左下列驱动电路120、右下列驱动电路121的列数为M/2，左上行驱动电路136、右上行驱动电路138、左下行驱动电路137、右下行驱动电路139的行数为N/2，本实施例不再细述。

特别地，在左上驱动电路118和左下驱动电路120中像素数据从右向左移位，在右上驱动电路119和右下驱动电路121中像素数据从左向右移位，每一行移位数量不必相同。具体而言，双向并行移位寄存器272将多位像素数据372从右向左移位，双向并行移位寄存器292将多位像素数据392从右向左移位，双向并行移位寄存器282将多位像素数据382从左向右移位，双向并行移位寄存器296将多位像素数据397从左向右移位，每一行移位的数量按照各类三角函数或平方函数(例如y＝R*sinx、y＝R*cosx、y＝Sqrt(R²-x²)或x²/a²+y²/b²＝1等，其中R为显示器的总行数或总列数，a或b为椭圆的参数，自变量x为行的序号，函数值y为每行的移位数据)的规律在上半屏的时候递增、在下半屏的时候递减，构成一个正圆形或椭圆形或不规则四边形的显示区域，如图13阴影部分所示。

以下阐述了第六实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一至第五实施例基本相同，特别之处在于，所述发光器件为一种由微电流驱动的且发光亮度和所述微电流成正比的光电器件，或者为一种由电压驱动并根据不同电压值产生不同亮度光信号的光电器件。

进一步地，所述光电器件为有机电致发光器件、半导体发光器件、量子点器件、液晶器件或数字微镜器件。

进一步地，所述光电器件位于所述硅基微型显示器驱动电路的垂直上方，所述表面金属电极为所述光电器件的某一个电极，所述电极为阳极或阴极，所述光电器件通过多层通孔和所述像素电路相连。

以下阐述了第七实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一至第五实施例基本相同，特别之处在于，如图9所示，所述行编码信号为一种串行二进制码流，所述串行二进制码流至少包含了编码起始信号、编码数据、编码有效信号。所述编码起始信号用于使所述可配置行译码器准备开始译码，所述编码数据表示某一行或多行的行选择信号有效，所述编码有效信号使所述编码数据指定的一行或多行的行选择信号切换至有效、其余行的选择信号切换至无效。

在第一种方案中，所述串行二进制码流通过一位数据线和一位时钟线来表示，所述编码起始信号表示为：在时钟线为固定电平时，数据线发生从0到1或从1到0的变化，所述可配置行译码器准备开始译码；所述编码数据表示某一行或多行的行选择信号有效，当时钟线发生从0到1或从1到0的变化时，编码数据上的电平被串行锁存入行驱动电路，该串行数据可表示为某一行或多行的行选择信号有效；所述编码有效信号表示为：在时钟线为固定电平时，数据线发生从0到1或从1到0的变化，或者当编码数据指定为固定长度时，编码有效信号有效。当编码有效信号有效时，所述可配置行译码器完成译码，使编码数据指定的一行或多行的行选择信号切换至有效、其余行的选择信号切换至无效。

在第二种方案中，所述串行二进制码流通过一位数据线表示，所述编码起始信号表示为：在数据线具有某种第一特征码流例如01111、011111、0111111、01111111或类似的码流时，所述可配置行译码器准备开始译码；所述编码数据上的电平串行锁存入行驱动电路，这一系列的数据可表示为某一行或多行的行选择信号有效，长度固定或者配置寄存器指定；所述编码有效信号表示为：在数据线具有某种第二特征码流例如1000、100000、1000000、10000000或类似的码流时，编码有效信号有效。当编码有效信号有效时，所述可配置行译码器完成译码，使编码数据指定的一行或多行的行选择信号切换至有效、其余行的选择信号切换至无效。当编码数据中出现所述第一特征码流或第二特征码流时，第一特征码流或第二特征码流之后的固定长度的串行数据被译码为有效的行选择信号。

在其他方案中，采用其他不同的协议通过一根或多根信号线将所述编码数据传输至可配置行译码器，所述编码数据表示某一行或多行的行选择信号在编码数据传输至行驱动电路后的若干个时钟周期或时间内有效。

进一步地，编码有效信号的持续时间至少使列数据写入至对应行的像素数据控制电路。

进一步地，编码起始信号可隐式地指定，例如，在上一个编码数据后指定的若干个时钟周期或时间内有效。

进一步地，编码有效信号可隐式地指定，例如，在编码数据后指定的若干个时钟周期或时间内有效。

进一步地，所述行驱动电路与列驱动电路交替循环工作，列数据信号组和行选择信号组的时序如图10所示，当列驱动电路中的双向并行移位寄存器完成移位并使列驱动器输出列数据信号组时，所述行驱动电路根据编码有效信号输出行选择信号组。当编码有效信号输出有效信号使行选择信号有效时，所述列数据信号组保持输出稳定，所述行选择信号和所述列数据信号被输入所述像素电路。列驱动电路中的双向并行移位寄存器无须等待行驱动电路保持稳定，即可以输入下一行的列数据。

以下阐述了第八实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一至第五实施例基本相同，特别之处在于，所述可配置行译码器中预先存储了行序列，不再需要通过外部输入编码数据，而是每当行移位信号有效时，行选择信号根据所述行序列依次打开和关闭。

进一步地，所述行序列可通过只读存储器、随机访问存储器、闪存、一次性编程方式或其他易失性或非易失性存储器写入行译码器中。

进一步地，所述行驱动电路根据内置的计数器依次读出行序列，根据帧起始信号重置所述计数器。

进一步地，所述行驱动电路与列驱动电路交替循环工作，列数据信号组和行选择信号组的时序如图10所示，当列驱动电路中的双向并行移位寄存器完成移位并使列驱动器输出列数据信号组时，所述行驱动电路根据编码有效信号输出行选择信号组。当编码有效信号输出有效信号使行选择信号有效时，所述列数据信号组保持输出稳定，所述行选择信号和所述列数据信号被输入所述像素电路。列驱动电路中的双向并行移位寄存器无须等待行驱动电路保持稳定，即可以输入下一行的列数据。

以下阐述了第九实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一至第五实施例基本相同，特别之处在于，所述偏移控制器包含了多位译码器，用于选择双向并行移位寄存器中寄存器开始移位的起始点位置，位于所述起始点之前的列数据信号终始为无效输出。

进一步地，起始点位置由驱动电路中的配置寄存器指定或者定时更新，更新的时间和序列由驱动电路或配置寄存器指定。

进一步地，在一种优化的方案中，偏移控制器的方案可由数字逻辑生成。在一种更为具体的优化方案中，如图11所示，该偏移控制器包含了多位译码器830、L个L位的多路选择器831、L个二位选择器833。其中832表示第一组移位寄存器、834表示第二组移位寄存器。译码器830用于生成L个L位的控制信号871，每一个L位的控制信号871都输入至一个单独的L位的多路选择器831的选择输入端，多路选择器831从输入像素数据801中选择出一位数据作为第一组移位寄存器832的输入，其选择特征是，根据双向并行移位寄存器的起始点位置从像素数据801中选择相应的一位数据用于移位，当该位属于起始点或起始点之后的像素时，二位选择器833选择第一组移位寄存器832的输出信号，当该位属于起始点之前像素时，二位选择器833选择多路选择器831输出信号，并且位于起始点之前像素的输出都保持为使像素数据无效的电平。第二组移位寄存器834的输入信号为相应的二位选择器833的输出。进一步地，起始点位置由配置寄存器指定或者定时更新，更新的时间和序列由驱动电路或配置寄存器指定。进一步地，可以使用相似的由右向左的移位方案，本例不再详述。

以下阐述了第十实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一至第五实施例基本相同，特别之处在于，像素电路100包含了一种具有双稳态的锁存结构，所述行驱动电路和列驱动电路交替产生列数据信号和行选择信号来调制所述像素电路输出电流或电压的占空比。在图2所示的结构中，像素数据控制电路801产生的驱动信号为数字信号，所述驱动晶体管802处于打开和关闭两种状态，所述多位像素数据302根据子帧、子场或子空间的顺序进行传输，发光器件804的亮度根据所述驱动晶体管802的占空比来调制，每个列数据包含了单个信号或一对极性相反的信号。进一步地，像素数据控制电路801为一种一位的静态存储器或动态存储器。

以下阐述了第十一实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一至第十七实施例基本相同，特别之处在于，还至少包含了以下模块中的一个：视频数据接口、数据处理器、温度传感器、模数转换器、DC-DC控制器、低压差线性稳压器、锁相环、串行配置接口、配置寄存器、嵌入式微处理器，所述数据处理器至少实现了以下功能中的一种：图像数据格式转换、亮度调整、对比度调整、色彩饱和度调整、灰度抖动算法、图像缩放、测试图像产生。

进一步地，所述视频数据接口包含了按照依次顺序或随机顺序传输视频数据的功能，且采用电平方式或差分方式传输；所述温度传感器用于将驱动电路内部温度转化为电压信号；所述模数传输器将温度传感器输出的电压信号转换为数字信号；所述DC-DC控制器用于产生负电压；所述低压差线性稳压器用于产生驱动电路的工作电压；所述锁相环用于产生高频时钟信号；所述串行配置接口用于以串行方式接受配置数据或将驱动电路的内部数据读出，所述配置寄存器用于存储配置参数，所述嵌入式微处理器用于控制所述驱动电路。

进一步地，所述视频数据接口为的CMOS电平和/或LVDS电平，且包含了按照由上向下或由下向上顺序或按照随机顺序传输视频数据的功能。现有技术中，常用的用于传输视频的接口包含VGA、AV、DVI、HDMI、LVDS、MIPI、DP/EDP。这些接口通过FPGA或专用芯片传送视频数据至所述硅基微型显示器驱动电路。

进一步地，所述LVDS接口为一种低摆幅的差分信号，摆幅不大于800mV，单对线的传输速度大于1Gbps，所述低压差分接口用于将所述低摆幅的差分信号解调成电平信号，通过低压差分接口中的串并转移模块，可将高频串行信号转移为低频并行信号，所述低压差分接口中还包含锁相环和同步信号。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (9)

1.一种可扩展的硅基微型显示器驱动电路，包含金属氧化物半导体场效应管、金属电极以及位于金属电极上方的发光器件，其特征在于：

所述驱动电路包含像素阵列电路、列驱动电路、行驱动电路；

所述像素阵列电路包含呈阵列排布的像素电路，所述像素电路用以产生发光器件所需要的微电流或微电压；

所述列驱动电路包含时钟树、双向并行移位寄存器、偏移控制器、列驱动器，所述时钟树根据输入的像素时钟信号产生列驱动电路所需要的具有足够驱动能力的且无相位偏移的工作时钟，所述双向并行移位寄存器将输入的多位像素数据从左向右或从右向左并行移位后形成列移位数据信号组，所述偏移控制器用于控制双向并行移位寄存器的移位起始点，所述列驱动器用于锁存所述列移位数据信号组并增强其驱动能力后形成列数据信号组，所述列数据信号组按列连接至像素电路的数据控制电路；所述列驱动器可被配置为将所述列数据信号组快速清零或者快速置位；

所述行驱动电路包含可配置行译码器和行驱动器，所述可配置行译码器根据行移位信号或行编码信号产生行译码信号组，所述行译码信号组包含N个有效的行选择信号；

当行移位信号有效时，所述行译码信号组中的行选择信号被配置为自上而下或自下而上的顺序依次有效；当行编码信号有效时，所述行编码信号输入的码流的译码决定了所述行译码信号组中某一个或多个行选择信号有效；

所述行驱动器用于锁存所述行译码信号组并增强其驱动能力后形成行选择信号组，所述行选择信号组按行连接至像素电路的数据控制电路；

所述行编码信号为一种至少包含了编码起始信号、编码数据、编码有效信号的串行二进制码流；

所述编码起始信号用于使所述可配置行译码器准备开始译码，所述编码数据表示某一行或多行的行选择信号有效，所述编码有效信号有效时，所述可配置行译码器完成译码，使所述编码数据指定的一行或多行的行选择信号切换至有效、其余行的选择信号切换至无效。

2.如权利要求1所述的硅基微型显示器驱动电路，其特征在于，所述列驱动电路包含了分别位于驱动电路两侧的奇列驱动电路和偶列驱动电路，所述奇列驱动电路用于驱动所有的奇数列，所述偶列驱动电路用于驱动所有的偶数列。

3.如权利要求1所述的硅基微型显示器驱动电路，其特征在于，所述驱动电路包含了分别位于驱动电路上下两侧的上驱动电路和下驱动电路，和/或分别位于驱动电路左右两侧的左驱动电路和右驱动电路；所述上驱动电路用于产生像素阵列中上半部分像素电路的列数据信号组和行选择信号组，所述下驱动电路用于产生像素阵列中下半部分像素电路的列数据信号组和行选择信号组，所述左驱动电路用于产生像素阵列中左半部分像素电路的列数据信号组和行选择信号组，所述右驱动电路用于产生像素阵列中右半部分像素电路的列数据信号组和行选择信号组。

4.如权利要求3所述的硅基微型显示器驱动电路，其特征在于，在所述左驱动电路中的像素数据从右向左移位，在所述右驱动电路中的像素数据的从左向右移位，每一行所需要移位的像素数量按照函数规律在上半屏递增且在下半屏递减，最终构成一个正圆形或椭圆形或不规则四边形的显示区域。

5.如权利要求1所述的硅基微型显示器驱动电路，其特征在于，所述发光器件为一种由微电流驱动的且发光亮度和所述微电流成正比的光电器件，或者为一种由电压驱动并根据不同电压值产生不同亮度光信号的光电器件。

6.如权利要求1所述的硅基微型显示器驱动电路，其特征在于，所述可配置行译码器中预先存储了行序列，每当行移位信号有效时，行选择信号根据所述行序列依次打开和关闭。

7.如权利要求1所述的硅基微型显示器驱动电路，其特征在于，所述偏移控制器包含了多位译码器，用于选择双向并行移位寄存器中寄存器开始移位的起始点位置，位于所述起始点之前的列数据信号终始为无效输出。

8.如权利要求1所述的硅基微型显示器驱动电路，其特征在于，所述像素电路包含了一种具有双稳态的锁存结构，所述行驱动电路和列驱动电路交替产生列数据信号和行选择信号来调制所述像素电路输出电流或电压的占空比。

9.如权利要求1-8任一项 所述的硅基微型显示器驱动电路，其特征在于，还至少包含了以下模块中的一个：视频数据接口、数据处理器、温度传感器、模数转换器、DC-DC控制器、低压差线性稳压器、锁相环、串行配置接口、配置寄存器、嵌入式微处理器，所述数据处理器至少实现了以下功能中的一种：图像数据格式转换、亮度调整、对比度调整、色彩饱和度调整、灰度抖动算法、图像缩放、测试图像产生。

Images