CN1304521A - 动态重新定义显示段边界以减少象素间失真的系统和方法 - Google Patents

动态重新定义显示段边界以减少象素间失真的系统和方法 Download PDF

Info

Publication number
CN1304521A
CN1304521A CN99807051.3A CN99807051A CN1304521A CN 1304521 A CN1304521 A CN 1304521A CN 99807051 A CN99807051 A CN 99807051A CN 1304521 A CN1304521 A CN 1304521A
Authority
CN
China
Prior art keywords
display
write
section
row
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99807051.3A
Other languages
English (en)
Other versions
CN1150502C (zh
Inventor
W·斯潘塞·沃利第三
周永康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
AOROLA SYSTEM Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AOROLA SYSTEM Co filed Critical AOROLA SYSTEM Co
Publication of CN1304521A publication Critical patent/CN1304521A/zh
Application granted granted Critical
Publication of CN1150502C publication Critical patent/CN1150502C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals

Abstract

一种将数据写到显示器的方法,其中,逻辑段(512,502,504,506)被动态地重新定义以使段间边界(514,508,510)位移并避免出现横穿段间边界(514,508,510)的象素间电场。一个具体方法包括如下步骤:将显示器(500)的行分组以定义逻辑段(512,502,504,506);将数据写到逻辑段(512,502,504,506)中的至少一个;将显示器(500)的行重新分组以重新定义逻辑段(512,502,504,506);将数据写到重新定义的段(512,502,504,506)中的至少一个。存放在电可读媒介例如存储器件中的代码使显示驱动电路根据所描述的方法将数据写到显示器。

Description

动态重新定义显示段边界以减少 象素间失真的系统和方法
                          发明背景
发明领域
本发明一般涉及电子驱动电路，更具体讲，涉及一种新颖的减小平板式显示器中象素间电场的系统和方法。
背景技术的描述
图1示出了典型的液晶显示器的一个象素元(pixel cell)100。象素元100包括一个包含在透明公共电极104和象素存储电极106之间的液晶层102，以及一个存储单元108。存储单元108包括互补数据输入端110和112，数据输出端114，以及控制端116。作为对控制端116上写信号的响应，存储单元108读取已被置于一对位线(B+和B-)118和120上的互补数据信号，同时将该信号锁存在输出端114和与之相连的象素电极106上。
液晶层102旋转通过它的光的偏振，旋转的角度取决于加在液晶层102上的均方根(root-mean-square,RMS)电压。如下所述，旋转偏振的能力被用于调节反射光的亮度。入射光束122被偏振镜124偏振。然后，被偏振的光束穿过液晶层102，被象素电极106反射，再穿过液晶层102。在两次穿过液晶层102的过程中，光束的偏振被旋转的大小取决于加在象素存储电极106上的数据信号。然后，光束中只有特定偏振的部分穿过偏振镜126。这样，穿过偏振镜126的反射光束的强度取决于液晶层102所引起的偏振旋转的大小，而偏振旋转的大小取决于加在象素储存电极106上的数据信号。
存储单元108可以是模拟存储单元(例如，电容)或是数字存储单元(例如，SRAM锁存器)。对于数字存储单元，驱动象素存储电极106的常用方式是利用脉中宽度调制(PWM)。在PWM中，不同的灰度级由一个多位字(即，二进制数)代表。该多位字被转换为一个脉冲序列，脉冲序列的按时平均(time-average)均方根(RMS)电压相当于获得理想灰度级所需要的模拟电压。
举例来说，在一个4位PWM方案中，帧时间(将灰度级写到每个象素的时间)被分为15个时间段。在每个时间段中，信号(高，例如，5伏或低，例如，0伏)被加在象素存储电极106上。因此，根据在帧时间中施加“高”脉冲的个数，有16(0～15)个可能的不同灰度级。施加0个高脉冲对应的灰度级为0(RMS 0V)，而施加15个高脉冲对应的灰度级为15(RMS 5V)。居中的脉冲数对应于居中的灰度级。
图2示出了对应于4位灰度级(1010)的脉冲序列，其中最有效位是很靠左边的位。在这个二进制加权脉宽调制的例子当中，对应二进制灰度级的位对脉冲进行分组。具体讲，第一组B3包括8个(23)时间段，与灰度级(1010)的最高有效位对应。相似地，B2组包括4个(22)时间段，对应第二有效位，B1组包括2个(21)时间段，对应第三有效位，B0组包括1个(2)时间段，对应最低有效位。这样分组使所需要的脉冲数由15减少到4，一个脉冲代表二进制灰度级的一位，每个脉冲的宽度对应于该脉冲相应位的有效性。这样，对于灰度级(1010)，第一个脉冲B3(宽度为8个时间段)为高，第二个脉冲B2(宽度为4个时间段)为低，第三个脉冲B1(宽度为2个时间段)为高，最后一个脉冲B0(宽度为1个时间段)为低。这个脉冲序列产生的RMS电压约为满电压值(5V)的√2/3(15个时间段中的10个)，或约为4.1V。
图3示出了象在典型的平板式显示器中那样布置的3个彼此相邻的象素元100(a-c)。由于在相邻象素元上施加不同的信号会在显示图象中引起可视痕迹，因此在这样的显示器中出现一些问题。例如，电场线302表明逻辑高信号正在被加在每个象素电极106(a和c)上。没有穿过象素元100(b)的电场表明逻辑低信号被加在象素电极106(b)上。注意到除了电场302穿过液晶层102(a和c)以外，在带逻辑高信号的象素电极106(a和c)与带逻辑低信号的象素电极106(b)之间存在横向电场(transverse field)304。横向电场304影响穿过液晶层102(a-c)的光的偏振旋转，并因此潜在地引起可视的痕迹。相邻象素元之间是否产生可视痕迹以及到什么程度取决于加在相邻象素电极上的逻辑反信号(即高和低)时间的长短。相邻象素元带相反的信号称为反相。
横向电场问题在用二进制加权脉宽调制数据驱动显示器的系统中尤其值得注意。在这样的系统中，由于最低有效位(LSB)时间太短，以至不允许驱动电路去写显示器的所有行，显示器的行必须被分组为多个段，LSB必须在不同的时间被写到各段的行中。这种方案的例子包括在较大有效位里或在较大有效位之间写入LSB，将相互有关的LSB移位，将“关断(off)”写入段中以提供将剩余的LSB写到显示器所需的外加时间。但是，这些方案中的每一个都显著地增加了沿着相邻显示段的边界发生可视的痕迹的可能性。
图4是一个时序图400，图中说明了一个LSB(即，B0)被写在两个较大有效位(即，B5和B4)之间的情况。在时序图400中，垂直轴402对应一个显示器上两个相邻段(多个行的组)X404和Y406的物理位置。段X404和段Y406各包含一组显示行，并且段X404和段Y406被位于段X404的底行和段Y406的顶行之间的段间边界408分开。
图400中水平方向的位置对应于时间的进程。在时序图400所显示的时间段之前的某个时间，位B5被写到段X404和Y406。然后，在时刻t0，数据的最低有效位(B0)被写到段X404的第一行的象素(图中没示出)上，并继续按顺序地被写到段X404的后续行直至时刻t1，段X404的每行的每个象素都含有要写到各个象素的数据的B0位。然后，从时刻t2到时刻t3，位B4取代位B0被写到段X404，紧接着，从时刻t3到时刻t4，位B0取代位B5被写到段Y406，然后，从时刻t5到时刻t6，位B4取代位B0被写到段Y406。
注意到从时刻t1到时刻t3，以及从时刻t3到时刻t5，不同的位被置于段间边界408两侧的行的象素上。特别是，从时刻t1到时刻t2，B0被置于段X404的最后一行并且B5被置于段Y406的第一行。另外，从时刻t3到时刻t5，B4被置于段X404的最后一行并且B0被置于段Y406的第一行。当置于段间边界408两边的数据位有不同值(即，一个为高而另一个为低)时，就会产生穿过段间边界408的横向电场。当在段间边界408处显示的图象亮度的强度均匀时，横向电场被加强，这是由于很可能位于段间边界408两侧的行的所有象素正在显示相同的值(即，所有的B5位有相同的值，所有的B4位有相同的值，所有的B0位有相同的值)。在这种情况下，穿过段间边界408的横向电场将导致出现一条可视的令人不悦的穿过显示图象的水平线。
我们所需要的是一种能够减小穿过显示器段间边界的横向电场以消除由此引起的可视痕迹的系统和方法。
                      本发明概述
本发明减小了平板式显示器中的象素间电场及其导致的视觉痕迹。在某些显示器驱动方案中，显示器具有排列在多行中的多个象素，数据以在一次写一段(行的逻辑分组)的方式被写到显示器，从而引起穿过段间边界的横向电场。本发明描述了一种用于将数据写到显示器的新颖方法，其中，段被动态地重新定义以使段间边界位移并避免(delocalize)象素间电场。
本发明的一种方法包括如下步骤：将显示器的行分组以定义逻辑段和段之间的段间边界；将数据写入至少一个逻辑段；将预定值(例如，关断状态(offstate))写入每一个还不含有该预定值的逻辑段；将显示器的行重新分组以重新定义逻辑段并使段间边界位移；将数据写入至少一个重新定义的段。段的重新定义导致了由于段的排列而出现在相邻段之间的横向电场(lateralelectrical field)的位移，从而减少显示图象中的视觉痕迹。
可选择的是，该方法还包括如下步骤：将第二个预定值(例如，导通(on)状态)写入每个还不包含该第二个预定值的逻辑段，将显示器的行第二次重新分组以重新定义逻辑段并且第二次使段间边界位移，以及将数据写入至少一个被重新定义的段。
在一个具体的方法中，在一整帧数据被写入显示器之前段已被重新定义。在另一个(alternate)方法中，只在一整帧数据被写入显示器之后，段才被重新定义。
在另一个具体的方法中，每一段含有的行数被定义为可以在最低有效位(LSB)时间内被写入两次的最大显示行数。
在另一个具体的方法中，每次重新定义段，段间边界被位移一行。或者，每次重新定义段，段间边界被位移多行。
本发明的各种方法可以由一个含有可编程控制器的显示驱动电路实现。可执行代码位于(is embodied)电可读媒介(例如，存储器件)中，当可执行码被控制器执行时，可执行码使得显示器驱动电路根据本发明的方法将数据写到显示器。
附图的简要说明
下面将参照后面的附图描述本发明，附图中相同的标号表示基本上类似的单元。
图1示出了液晶显示器的一个象素元；
图2示出了一帧4位二进制加权脉宽调制数据；
图3示出了液晶显示器的三个相邻象素元；
图4是一个时序图，示出了将数据写到显示器的两个段；
图5是一个框图，示出了在一个有21行的显示器当中将行分组以定义逻辑段；
图6是一个时序图，示出了将三个数据位写到图5所示的显示器的段中；
图7是一个时序图，示出了动态重新定义图5所示的显示器的段间边界；
图8A是一个流程图，概述了根据本发明动态重新定义显示器段间边界的方法；
图8B是一个流程图，概述了另一个根据本发明动态重新定义显示器段间边界的方法；
图9是一个图表，描述了根据本发明重新定义段间边界引起的段间边界的位移；
图10是一个框图，示出了在一个有768行的显示器中将行分组以定义逻辑段；
图11A示出了详述将十个数据位写到图10所示的显示器的时序图的第一部分；
图11B示出了详述将十个数据位写到图10所示的显示器的时序图的第二部分；
图11C示出了详述将十个数据位写到图10所示的显示器的时序图的第三部分；并且，
图12是一个表格，示出了图10所示的显示器的段的动态重新定义。
优选实施例的详细描述
本发明利用在将数据写到显示器时动态重新定义显示段边界的方法解决了与现有技术有关的问题。具体来说，本发明描述了一个用于重新定义显示段的系统和方法，使段间边界被周期性地移位，因而避免出现显示段之间的水平电场。为了提供对本发明的全面理解，在后面的描述中提到许多特定的细节(例如，一段中的显示行数和一个显示器中的段数)。但是，本领域技术人员将认识到本发明可以不按这些特定的细节实施。在其它的例子中，显示驱动电路中为人熟知的细节和方法被省略，以免不必要地掩盖本发明。例如，本领域技术人员将认识到本发明的各种实施例可以由基于显示驱动电路的可编程控制器实施。因此，本发明可以被体现(embody)在含有供该可编程控制器执行的代码的电可读媒介(例如，存储器件)中。
图5示出了将显示器500的行逻辑分组以定义三个逻辑显示段502、504和506。显示器500包含21行(0～20)。定义段(1)502包含行(0～6)，定义段(2)504包含行(7～13)，定义段(3)506包含行(14～20)。根据上述段的定义，段(1)502和段(2)504定义了一条位于段(1)502的行(6)与段(2)504的行(7)之间的段间边界508。相似地，段(2)504和段(3)506定义了一条位于段(2)504的行(13)与段(3)506的行(14)之间的段间边界510。
一个附加的逻辑段(0)512被设置在显示器500的顶部，并且被初始定义为不包含行。段(0)512和段(1)502定义了一条位于它们之间的一条段间边界514，这条段间边界被初始设置在显示器500的顶部，正好在行(0)之上。根据本发明，当数据被写入显示器500时，段(0)512将被重新定义为包含部分或全部行(0～6)。
图6示出了将数据的三位(B2-B0)写到图5所示的显示器500的时序图600。在一帧时间602中，位(B2-B0)中的每一位被写到显示器500的段502、504和506中的每一段。回想起位标志B2、B1和B0代表各个位的有效性(即，该位被显示多长时间)而不是位值。例如，在同一段中，最高有效位(B2)对一个象素可以有逻辑高值而对另一个象素可以有逻辑低值。
数据按下述被写到显示器500。从时刻t0(帧602的开始)到时刻t1，位B2被写到段(0)512、(1)502、(2)504以及(3)506。然后，从时刻t2到时刻t3，预定值(例如，关断状态)被写到段(0)512、(1)502、(2)504以及(3)506。虽然在图6中将B2写到每一段需要相同的时间，实际将某一位写到某一段所需要的时间取决于该段包含的行数，这是因为数据是以一次一行的方式被写到一段的。这样，由于段(0)512初始时不含有行，因此将一位写到该段时不需要时间。
接着，从时刻t3到时刻t4，位B1被写到段(0)512以及段(1)502。然后，从时刻t5到时刻t6，关断状态被写到段(0)512以及段(1)502，并且位B1被写到段(2)504和段(3)506。接着，从时刻t7到时刻t8到时刻t9，关断状态被写到段(2)504和段(3)506。从时刻t8到时刻t9，位B0被写到段(0)512。然后，从时刻t9到时刻t10，关断状态被写到段(0)512，并且位B0被写到段(1)502。从时刻t10到时刻t11，关断状态被写到段(1)502，并且位B0被写到段(2)504。接着，从时刻t11到时刻t12，关断状态被写到段(2)504，并且位B0被写到段(3)506。最后，从时刻t12到时刻t13，关断状态被写到段(3)506。在将数据的后续帧写到显示器500时，重复由时序图600示出的将数据和预定状态写到显示器500的典型例子。
在帧时间602的不同时段，不同的位被显示在段间边界508和510的相对侧。例如，从时刻t4到时刻t7，位B1被包含在段间边界508的一侧的段中，而关断状态被包含在另一侧的段中。此外，每当位B0被包含在段(0)512、(1)502、(2)504或(3)506之中的任一段时，关断状态则被包含在该段的相邻段。
象现有的有关技术描述的那样，段间边界508和510两边的数据失配(mismatch)能导致在被显示的图象中出现令人不悦的可视痕迹。在本发明的这个特殊实施例中，这个问题通过将显示器500的行重新分组来解决，在时刻t3以及时刻t8，重新定义段(0)512、(1)502、(2)504和(3)506，这样使得段间边界508、510和512位移。尤其应当注意的是，段的定义和重新定义并不改变数据的目的地(即，数据要被写到哪个象素)，而只改变将数据写到显示器500的行的顺序。
图7是帧时间602更详细的时序图，分别显示了显示器500的每一行。在时刻t0到t3之间，段(0)512被定义为不含有行，段(1)502被定义为包含行(0～6)，段(2)504被定义为包含行(7～13)，以及段(3)506被定义为包含行(14～20)。这种特殊的行分组的结果是，段间边界514被置于显示器500的顶部，段间边界508被置于行(6)和行(7)之间，以及段间边界510被置于行(13)和行(14)之间。
在时刻t3，显示器500的行被重新分组，段(0)512被定义为包含行(0)，段(1)502被定义为包含行(1～7)，段(2)504被定义为包含行(8～14)，以及段(3)506被定义为包含行(15～20)。这样重新定义段的结果是，段间边界512、508以及510被移动了一行，分别位于(0)和(1)、行(7)和(8)以及行(14)和(15)之间。
在时刻t8，显示器500的行被再次重新分组，段(0)512被定义为包含行(0-1)，段(1)502被定义为包含行(2-8)，段(2)504被定义为包含行(9-15)，以及段(3)506被定义为包含行(16-20)。这样重新定义段的结果是，段间边界512、508以及510又被移动了一行，分别位于行(1)和(2)、行(8)和(9)以及行(15)和(16)之间。
显示器500的行在时刻t16被再次重新分组，段间边界512、508和510被再次移位，为下一帧数据作好准备。在后续的帧中，对行周期性地重新分组，使段间边界512、508以及510不断移位，有益于将任两段之间的横向电场减小到不致产生可视痕迹的水平。
在重新定义段的次数达到一个预定数之后，段又回到初始定义。在一个实施例中，段间边界在穿过了一个段之后回到了初始位置。例如，当段间边界514位于行(5)和行(6)之间时，下一次重新定义段使段间边界514回到显示器500的顶部(它的初始位置)。在另一个实施例中，连续地重新定义段使段间边界重复地从顶部到底部穿过整个显示器。当每一段间边界到达显示器500的底部时，下一次重新定义段将使该段间边界回到显示器500的顶部。
图8A是一个流程图，图中详细介绍了一个根据本发明提出的用于减小象素间失真(distortion)的方法800。在第一步骤802中，显示驱动电路(没示出)将显示器的行逻辑分组以定义逻辑段以及段之间的段间边界。然后，在第二步骤804中，显示驱动电路将数据写到至少一个逻辑段。接着，在第三步骤806中，显示驱动电路将预定值(例如，导通状态或关断状态)写到显示器的所有段。本领域的技术人员应该理解，没有必要将预定值写到已经含有该值的段中。因此，显示驱动电路只需将预定值写到还不含有该预定值的段中。接着，在第四步骤808中，显示驱动电路将显示器的行重新逻辑分组以重新定义逻辑段并将段间边界移位，这之后，该方法回到第二步骤804，显示驱动电路将后面的数据写到至少一个被重新定义的显示器的段。
不必只为重新定义逻辑段而将预定值写到显示器。例如，在同时等审的美国专利申请序列号No.08/970,878中，为提高显示器的灰度性能将预定值(例如，强迫开和强迫关状态)写到显示器的象素中，所述的美国专利申请序列号No.08/970,878是由W.Spencer Worley,Ⅲ和Raymond Pinkham于1997年11月14日提交的，其题目为《用强迫状态改进显示器灰度性能的系统和方法(System and Method for Using Forced States to Improve Gray scalePerformance of a Display)》。在这样的系统中，每次当预定值之一被置于显示器的某一段时，可以方便地重新定义段。在本文中，将美国专利申请序列号No.08/970,878的全部内容引用为参考文献，如同本文包含了其全部内容一样。
图8B是一个流程图，图中详细介绍了一个根据本发明提出的用于减小象素间失真的另一个方法820，其中，所用的预定值多于一个。在第一步骤822中，显示驱动电路(没示出)将显示器的行逻辑分组以定义逻辑段以及段之间的段间边界。然后，在第二步骤824中，显示驱动电路将数据写到至少一个逻辑段。接着，在第三步骤826中，显示驱动电路将预定值(例如，关断状态)写到显示器的所有段。然后，在第四步骤828中，显示驱动电路将显示器的行重新逻辑分组以重新定义逻辑段并使段间边界移位，这之后，在第五步骤830中，显示驱动电路将后面的数据写到至少一个被重新定义的显示器的段。接着，在第六步骤832中，显示驱动电路将第二个预定值(例如，导通状态)写到显示器的所有段中，然后，在第七步骤834中，将显示器的行重新逻辑分组以再次重新定义逻辑段并使段间边界移位。在步骤834重新定义逻辑段之后，该方法回到第二步骤824。
除了不同的预定值(例如，关断状态和导通状态)以交替的方式在重新定义段之前被写入显示器之外，方法820与方法800是相似的。本领域的技术人员应该理解，用导通和关断的特定顺序来准备段的重新定义，对于获取本发明的优点来说是不必要的。例如，如果一个特定的显示驱动算法要求的关断状态多于导通状态，那么重新定义显示段时，关断状态的使用频率高于导通状态。
图9是图表900，说明一个象方法800的步骤808以及方法820的步骤828和834那样，重新定义显示器逻辑段的特定方法。图表900中并排的左右两列分别提供了该特定方法的一般说明和一个特例。在左列顶部的第一段(N)和第二段(N+1)被定义为分别包含行(a-b)和行(c-d)，这样，一个段间边界被定义在行(b)和行(c)之间。沿该列向下，在第一次重新定义段之后，段(N)被定义为包括行(a+k)到(b+k)，段(N+1)被定义为包括行(c+k)到(d+k)，其中k是任意的行数。第一次重新定义段的结果是段间边界被移了k行，位于行(b+k)和(c+k)之间。接着，在第二次重新定义段之后，段间边界又被位移k行，位于行(b+2k)和(c+2k)之间。一般来说，经过(r)次重新定义段之后，段间边界总共被位移了(rk)行，位于行(b+rk)和(c+rk)之间。
在图表900右列中示出的一个具体例子中，a=0,b=6,c=7,d=13，则段间边界被定义在行(6)和行(7)之间。(k)值被选为(+1)，那么如果将显示器的行从显示器的顶部至显示器的底部按增加的顺序进行编号，则每次重新定义段都会使段间边界向屏幕下方移动一行。因此，第一次重新定义段之后，段间边界位于行(7)和(8)之间。第二次重新定义段之后，段间边界位于行(8)和(9)之间。最后，例如，经过十次重新定义段之后，段间边界位于行(16)和(17)之间。
本领域技术人员应该理解，在重新定义的次数达到一个预定值之后，段的定义可以返回其初始定义，因而段间边界回到其初始位置。举例来说，如果上述例子中的显示器每段包含10行，那么第十次重新定义段将恢复段的初始定义，段间边界将回到位于行(6)和(7)之间的初始位置，而不是位于行(16)和(17)之间。
反之，重新定义段可以不按照段的定义周期性重复的方式进行。因此，在重新定义的次数达到一个预定值之后，段间边界将从显示器的一个边界(例如，底部)移到显示器的另一个边界(例如，顶部)，因而周期性的穿过显示器。例如，设上述例中的显示器有70行。那么，70次重新定义段之后，段间边界将位于其初始位置(位于行(6)和(7)之间)。进一步举例，80次重新定义段之后，段间边界将位于其初始位置之下10行，在行(16)(即，6+80-70)和行(17)(即，7+80-70)之间。
值(k=1)的选取不应被认为会限制本发明的范围。任何理想的(k)都可以被选用。例如，如果(k=2)，则每次重新定义段将使段间边界向屏幕下方移两行。反之，如果(k)被选为(k=-2)，则每次重新定义段将使段间边界向屏幕上方移两行。
图10示出了一个较为复杂的显示器1000的行的逻辑分组。显示器1000有768行，是目前显示器的典型。将显示器1000的行分组，定义为25个逻辑段1002(0-24)。初始时，段1002(0)不包含行。其它的段1002(1-24)各含有32行。虽然显示器1000的行比显示器500多得多，本发明的实施至少在有效性上是相同的。
图11A-C示出了将一帧数据写到显示器1000的时序图。数据的十位(B9-B0)被写到显示器1000的每一段。位B9-B5的权相等(即，作用在象素上的时间相等)，位B4-B0是二进制加权位(即，作用在象素上的时间与其二进制有效性(binary significance)对应)。在1998年2月27日由W.SpencerWorley,Ⅲ等人提交的美国专利申请序列号为No.09/032,174(其代理人案卷号为16527-0011)，题目为《用复合数据字减小相邻象素电极之间的数据相位差的系统和方法(System And Method for Using Compound Data Words ToReduce The Data Phase Difference Between Adjacent Pixel Electrodes)》的文献中对这种复合数据方案进行了阐述，并且，在此将该文件的全部内容引用为参考文献，如同本文本包含了其全部内容一样。在所包含的同时等审的申请中描述的复合数据方案也能有效地减小像素之间的失真，并且该方案可以与本发明相结合而实现。
如图11A所示，在时刻t0，一帧开始，前一帧遗留在所有行(0-24)的状态为导通状态。在时刻t0到时刻t1之间，位B9-B6相继被写到段(0-24)中的每一段。这些位中的每一位的有效性(持续时间)足以使该位有足够的时间在必须被下一位覆盖之前被写到所有段中。在位B6被置于段(0-24)之后经过一段适当的时间，关断状态被写入段(0-24)。然后，在时刻t1，显示器1000的行被重新分组以重新定义段(0-24)。
图11B示出了该帧的下一段时间。如图所示，在时刻t1到时刻t2之间，位B2和B4以轮流的方式被写到重新定义的段(0-24)。写完位B2和B4之后，关断状态被写到各段(0-24)。然后，在时刻t2，段(0-24)被再次重新定义。接着，如图所示，从时刻t2到时刻t3，位B1和B3以轮流的方式被写到两次重新定义的段(0-24)。写完位B1和B3之后，关断状态被写到段(0-24)的各段。然后，在时刻t3，段(0-24)被第三次重新定义。
图11C示出了该时间帧的最后一段时间。在时刻t3到时刻t4之间，位B0被相继写到被重新定义的段(0-24)。位B0写完之后，关断状态被写到段(0-24)的各段。然后，在时刻t4，段(0-24)再次被重新定义。接着，从时刻t4到时刻t5，位B5被相继写到被重新定义的段(0-24)。写完位B5后，导通状态被写到段(0-24)的各段。然后，在时刻t5，段(0-24)再次被重新定义，为下一帧数据做好准备。如图11A-C中所描述的，对显示器1000写入数据和预定状态的过程被重复地用于将后续帧数据写到显示器1000。
图12是表格1200，示出了显示器1000的段(0-24)1002(0-24)后续的重新定义。注意到在这个具体的方法中，每次对段(0-24)的重新定义将使段间边界从显示器的顶部向显示器的底部推进一行。初始时，段(0)1002(0)不包含行并且段(24)1002(24)包含32行。段1002(0-24)每被重新定义一次，使段(0)1002(0)增加一行而段(24)1002(24)减少一行。第32次重新定义段则恢复为段的初始定义，在后续数据的帧被写到显示器1000的时候，将重复表格1200的示例。
关于本发明的具体实施例的阐述现已完成。在不脱离本发明的范围的情况下，许多所描述的特征可以被替换、改变或省略。例如，本发明可以在有较多行或较少行的显示器中实施。另外，根据具体实施例的需要，重新定义段的时间以及次数可以改变。例如，段可以在一帧时间内被重新定义多次或只在连续的两帧之间被重新定义。进一步说，本发明的应用不局限于液晶显示器。在想要减小相邻电极之间的横向电场的任何场合，本发明都可以被使用。

Claims (21)

1．一种用于将数据写到显示器的方法，所述显示器有排列在多个行中的多个象素，所述方法包括如下步骤：
将所述显示器的所述行分组以定义逻辑段和逻辑段之间的段间边界；
将数据写到至少一个所述逻辑段；
将预定值写到每个还不包含所述预定值的所述逻辑段；
将所述显示器的所述行重新分组以重新定义所述逻辑段并将所述段间边界位移；并且，
将数据写到至少一个所述重新定义的段。
2．如权利要求1所述的用于将数据写到显示器的方法，其中，将所述显示器的所述行分组以定义逻辑段的所述步骤包括：定义所述逻辑段包含的行数为能在最低有效位时间内被写入两次的最大行数。
3．如权利要求1所述的用于将数据写到显示器的方法，其中，将数据写到至少一个所述的逻辑段的步骤包括：将少于一整帧的数据写到所述显示器。
4．如权利要求1所述的用于将数据写到显示器的方法，其中，写所述预定值的所述步骤包括：将同样的预定值写到每一个所述段。
5．如权利要求4所述的用于将数据写到显示器的方法，其中，所述预定值是关断状态。
6．如权利要求1所述的用于将数据写到显示器的方法，其中，将所述显示器的所述行重新分组以使所述段间边界位移的所述步骤包括：将所述行重新分组以使所述段间边界位移一行。
7．如权利要求1所述的用于将数据写到显示器的方法，还包括如下步骤：
将第二个预定值写到还不包含该第二个预定值的每一个所述段；
将所述显示器的所述行第二次重新分组以重新定义所述逻辑段并使所述段间边界第二次位移；并且
将数据写到至少一个所述重新定义的段。
8．如权利要求7所述的用于将数据写到显示器的方法，其中，
所述预定状态和所述第二个预定状态之一包括关断状态；并且
所述预定状态和所述第二个预定状态的另一个包括导通状态。
9．如权利要求7所述的用于将数据写到显示器的方法，还包括如下步骤：
每次当一帧数据被写到显示器之后，将所述预定值和所述第二个预定值之一写到每一个还不包含所述预定值和所述第二个预定值之一的所述段；并且
每次当每个所述段包含了所述预定值和所述第二个预定值之一之后，将所述显示器的所述行重新分组以重新定义所述逻辑段并将所述段间边界位移。
10．如权利要求7所述的用于将数据写到显示器的方法，还包括步骤：每次在每个所述段包含了所述预定值和所述第二个预定值之一以后，将所述显示器的所述行重新分组以重新定义所述逻辑段并将所述段间边界位移。
11．一种存有代码的电可读媒介，用于使显示驱动电路执行权利要求1的各步骤。
12．一种存有代码的电可读媒介，用于使显示驱动电路执行权利要求2的各步骤。
13．一种存有代码的电可读媒介，用于使显示驱动电路执行权利要求3的各步骤。
14．一种存有代码的电可读媒介，用于使显示驱动电路执行权利要求4的各步骤。
15．一种存有代码的电可读媒介，用于使显示驱动电路执行权利要求5的各步骤。
16．一种存有代码的电可读媒介，用于使显示驱动电路执行权利要求6的各步骤。
17．一种存有代码的电可读媒介，用于使显示驱动电路执行权利要求7的各步骤。
18．一种存有代码的电可读媒介，用于使显示驱动电路执行权利要求8的各步骤。
19．一种存有代码的电可读媒介，用于使显示驱动电路执行权利要求9的各步骤。
20．一种存有代码的电可读媒介，用于使显示驱动电路执行权利要求10的各步骤。
21．一种用于将数据写到显示器的方法，所述显示器有排列在多个行中的多个象素，所述方法包括如下步骤：
定义第一个逻辑段以包含所述行的第一组；
定义第二个逻辑段以包含所述行的第二组，所述第一组中的一行与所述第二组中的一行定义一条位于它们之间的段间边界；
将数据写到至少一个所述逻辑段的每一行；
将预定值写到每一个还不包含所述预定值的所述段；
重新定义所述第一个逻辑段和所述第二个逻辑段，以使所述段间边界位于不同于所述第一组的所述一行和所述第二组的所述一行的两行之间；并且
将数据写到至少一个所述重新定义的段。
CNB998070513A 1998-05-08 1999-05-07 动态重新定义显示段边界以减少象素间失真的系统和方法 Expired - Fee Related CN1150502C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/074,998 US6121948A (en) 1998-05-08 1998-05-08 System and method for reducing inter-pixel distortion by dynamic redefinition of display segment boundaries
US09/074,998 1998-05-08

Publications (2)

Publication Number Publication Date
CN1304521A true CN1304521A (zh) 2001-07-18
CN1150502C CN1150502C (zh) 2004-05-19

Family

ID=22122910

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998070513A Expired - Fee Related CN1150502C (zh) 1998-05-08 1999-05-07 动态重新定义显示段边界以减少象素间失真的系统和方法

Country Status (8)

Country Link
US (1) US6121948A (zh)
EP (1) EP1093653B1 (zh)
JP (1) JP4524041B2 (zh)
CN (1) CN1150502C (zh)
AT (1) ATE480850T1 (zh)
CA (1) CA2331692C (zh)
DE (1) DE69942744D1 (zh)
WO (1) WO1999059126A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583031B2 (en) 2002-05-10 2017-02-28 Jasper Display Corp. Modulation scheme for driving digital display systems
US11030942B2 (en) 2017-10-13 2021-06-08 Jasper Display Corporation Backplane adaptable to drive emissive pixel arrays of differing pitches
US10951875B2 (en) 2018-07-03 2021-03-16 Raxium, Inc. Display processing circuitry
US11710445B2 (en) 2019-01-24 2023-07-25 Google Llc Backplane configurations and operations
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11238782B2 (en) 2019-06-28 2022-02-01 Jasper Display Corp. Backplane for an array of emissive elements
US11626062B2 (en) 2020-02-18 2023-04-11 Google Llc System and method for modulating an array of emissive elements
US11538431B2 (en) 2020-06-29 2022-12-27 Google Llc Larger backplane suitable for high speed applications
US11810509B2 (en) 2021-07-14 2023-11-07 Google Llc Backplane and method for pulse width modulation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2941956B2 (ja) * 1989-12-20 1999-08-30 キヤノン株式会社 表示装置および表示システムおよび記録装置
JPH0497126A (ja) * 1990-08-16 1992-03-30 Internatl Business Mach Corp <Ibm> 液晶表示装置
CA2063744C (en) * 1991-04-01 2002-10-08 Paul M. Urbanus Digital micromirror device architecture and timing for use in a pulse-width modulated display system
JPH06222330A (ja) * 1993-01-25 1994-08-12 Hitachi Ltd 液晶表示装置
JP3476241B2 (ja) * 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
JP3298301B2 (ja) * 1994-04-18 2002-07-02 カシオ計算機株式会社 液晶駆動装置
US5508716A (en) * 1994-06-10 1996-04-16 In Focus Systems, Inc. Plural line liquid crystal addressing method and apparatus
JP2743841B2 (ja) * 1994-07-28 1998-04-22 日本電気株式会社 液晶表示装置
JP3560756B2 (ja) * 1997-02-13 2004-09-02 アルプス電気株式会社 表示装置の駆動方法

Also Published As

Publication number Publication date
DE69942744D1 (de) 2010-10-21
WO1999059126A1 (en) 1999-11-18
JP4524041B2 (ja) 2010-08-11
ATE480850T1 (de) 2010-09-15
EP1093653A1 (en) 2001-04-25
CA2331692C (en) 2007-09-25
CA2331692A1 (en) 1999-11-18
EP1093653B1 (en) 2010-09-08
US6121948A (en) 2000-09-19
JP2002514795A (ja) 2002-05-21
EP1093653A4 (en) 2007-10-31
CN1150502C (zh) 2004-05-19

Similar Documents

Publication Publication Date Title
US9905159B2 (en) Digital driving of active matrix displays
CN1269096C (zh) 液晶显示器和用于驱动液晶显示器的方法
CN1244899C (zh) 显示装置及其驱动方法和便携式终端装置
CN1795487A (zh) 具有帧缓冲器和省电程序的显示器系统
CN1740858A (zh) 包含栅极驱动器的液晶显示器面板
CN1941062A (zh) 具有提高的图像品质的液晶显示器
CN1575545A (zh) 运算跨导放大器电路
CN1825415A (zh) 执行点反转的液晶显示器设备及其驱动方法
CN1725286A (zh) 液晶显示器件的驱动电路及其驱动方法
CN1934613A (zh) 显示单元
CN1922647A (zh) 显示单元
CN1404306A (zh) 有源矩阵型电－光器件及其驱动方法
CN1722214A (zh) 平面显示板的驱动方法及平面显示装置
CN1924989A (zh) 液晶显示器件及其驱动方法
CN1776799A (zh) 高帧率显示系统的驱动方法
CN103745704B (zh) 液晶显示器驱动电路、液晶显示器及其驱动方法
CN106710555A (zh) 显示面板、显示装置和显示装置的驱动方法
CN101046944A (zh) 液晶显示装置、该液晶显示装置所使用的驱动控制电路以及驱动方法
CN1150502C (zh) 动态重新定义显示段边界以减少象素间失真的系统和方法
CN1856817A (zh) 降低了存储器需求的双稳态显示器
CN1475854A (zh) 显示装置及其γ修正方法
CN1490877A (zh) 存储电路、显示电路，以及显示装置
CN1652188A (zh) 驱动显示器件的装置和方法
US10803821B2 (en) Liquid crystal display panel with different polarity inversion positions for multiple columns of pixel units and liquid crystal display device
CN1909034A (zh) 显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OMNIVISION TECHNOLOGIES, INC.

Free format text: FORMER OWNER: AOROLA SYSTEM CO.

Effective date: 20120831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120831

Address after: American California

Patentee after: OmniVision Technologies, Inc.

Address before: American California

Patentee before: Aorola System Co.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040519

Termination date: 20180507

CF01 Termination of patent right due to non-payment of annual fee