CN1776799A - 高帧率显示系统的驱动方法 - Google Patents

高帧率显示系统的驱动方法 Download PDF

Info

Publication number
CN1776799A
CN1776799A CNA2005101155871A CN200510115587A CN1776799A CN 1776799 A CN1776799 A CN 1776799A CN A2005101155871 A CNA2005101155871 A CN A2005101155871A CN 200510115587 A CN200510115587 A CN 200510115587A CN 1776799 A CN1776799 A CN 1776799A
Authority
CN
China
Prior art keywords
bit
display device
pbs
sbs
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101155871A
Other languages
English (en)
Inventor
韩国伟
麦颖心
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varintelligent BVI Ltd
Original Assignee
Varintelligent BVI Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varintelligent BVI Ltd filed Critical Varintelligent BVI Ltd
Publication of CN1776799A publication Critical patent/CN1776799A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种用于在不提高其视频输入数据速率的情况下提高显示系统帧率、或者在无闪烁的合理显示帧率下降低其输入数据速率的装置和驱动方法。该装置使用包括比特集产生、比特集控制和显示装置分割的驱动方法。该驱动方法可以将常规二进制PWM脉冲分为二进制次要比特集(SBS)和分段的主要比特集(PBS)。它还可以创建具有预定显示时间的比特集和用于分割的显示装置的显示序列。该驱动方法能够通过利用较低频率视频电路，从而在具有改进的图像等级的标准电视分辨率下提供高帧率显示图像。

Description

高帧率显示系统的驱动方法
技术领域
本发明涉及显示装置，更具体地说，涉及一种驱动例如LCD、LCOS、OLED等块化显示装置的方法。
背景技术
消费者市场中的低成本、高分辨率显示产品最近的增长明显。代替使用电子枪的阴极射线管(CRT)显示器的需要推动了此需求。CRT投影显示装置具有输出亮度低、数据应用中的文本分辨率低、体积大、具有大的占据空间、重量沉和能耗高的缺点。新一代液晶(LC)显示器具有便携和低运行能耗的优点，满足例如移动电话和个人数字组织器等手持设备的要求。另一种基于有源矩阵液晶显示器(AMLCD)的新技术，例如硅基液晶(LCOS)，还具有分辨率高的更多优点，可以实现背投电视(RPTV)和多媒体正投影仪的高分辨率要求。
液晶显示器主要包括通过在玻璃基板上涂覆透明氧化锡铟(ITO)层形成的两个电极。在这些电极之间俘获液晶(LC)薄层。电极的内表面被涂覆有用于排列LC分子的抛光聚合物。LC分子需要目的在于防止其电化学反应而运行的DC平衡电压。当施加一个适当的AC驱动电压给电极时，跨越可以为平板的电极感应产生电场，被俘获在其中的LC分子受到感应电场的影响。被感应的LC分子旋转，并把它们自己排列在施加电场的方向上。这种排列变化，决定了穿过其的光线的光学特性和偏振。通过使用具有小能量的电脉冲对入射光偏振，控制LCD的亮度和对比度。LC的光偏振处理的状态响应于方均根(RMS)电压。因而显示的对比度依赖于所施加的跨越LC层的RMS电压电平。这种通过光处理显示图像的方法使得LCD成为用于手持显示装置的优选技术。
被动式LCD简单而且制造起来较为经济，使其在手持装置市场中占据优势。然而，其显示器尺寸受到限制，这是因为显示器中的行越多，施加电压的时间就越短。再加上相邻像素电压之间的串扰影响，大型被动式-矩阵LCD总是遭受低对比度、视角受限和灰度受限。
提高LCD分辨率的一个解决方法是，使用有源矩阵液晶显示器(AMLCD)。在AMLCD中，在块化显示装置的每个像素处都设置一个开关。这种例如晶体管或二极管的开关让像素充当存储元件，并因此使像素矩阵变得活跃。薄膜晶体管液晶显示器(TFT LCD)是AMLCD技术的一个基准。它是一种成熟的显示技术，并且是一种可用于直视LCD应用的小型高分辨率形式。然而，每个TFT元件占据像素的一定面积(通常为40％)。因此，显著地减少了光通过量，并且产生热量。这一因素导致实现用于高分辨率的更小像素变得困难。
基于硅基液晶(LCOS)的新一代显示技术，提供用于AMLCD显示装置的高通过量、高像素孔径比和高亮度解决方法。反射LCOS技术引出一种实现用于诸如HDTV等更新商业电视广播标准的超高分辨率的方法。LCOS显示器包括硅基板和涂覆在玻璃基板上的公共透明ITO电极。对于LCD，电极之间的是LC薄层。硅基板上的电路在每个像素的电极上提供电压，以产生用于控制LC光学特性的电场。这些像素电极也充当反射镜。穿过透明电极入射到装置上的光响应于施加到每个像素上的电压，而被LC电光学调制。反射图像被投射光学指引到屏幕上，或被用于直视应用的光学透镜指引。
AMLCD的一种常规构造是类似于DRAM的像素阵列电路。其存储元件仅包括开关和存储部件。例如，模拟存储元件包括晶体管，具有连接到栅极线的栅极、连接到数据线的源极和连接到存储电容的漏极。此构造的标准寻址模式是，在某一时刻从阵列的顶部到底部选择一个栅极线(行)，同时连接到对应数据线(列)的数据驱动器提供将被写到像素中的驱动电压。当通过激活其栅极线启动一个晶体管时，其数据线上的电压被写入其存储电容。在存储电容被直接连接到像素镜上时，穿过LC层在镜电极和公共透明ITO之间建立LC电压。在这种装置中使用典型的扭曲排列的向列相畸变LC模式可能需要范围为1Vrms到4Vrms的RMS电压，也就是大约8V的峰峰运行电压幅度。在此情形，像素单元的结构必须通过利用制造过程被精确地构造，而不是利用标准的CMOS逻辑，从而存储和维持用于显示其对应灰度级别的精确LC电压电平。结果，设计精确的像素单元和数模转换电路成为构造模拟存储结构AMLCD的障碍。
除向像素镜施加高电压电平之外，灰度级别还可以用脉冲宽度调制(PWM)来数字化表示。对于采用数字PWM驱动的AMLCD来说，数字存储元件替换了模拟开关和存储电容。在使用数字存储元件的情形中，数字化的电压脉冲被施加到像素镜上。在镜电极和公共ITO玻璃电极之间的LC薄层，在由位于LC层之间的LC分子执行的数模转换机制下，把所施加的数字电压脉冲转换为模拟RMS电压。通过在一个帧长内把施加到像素镜上的所有脉冲作为一个整体，得到各种灰度级别。特别地，由于加权二进制PWM的比特数的增加可直接提高所要显示灰度的分辨率，加权二进制PWM被经常使用。为了简单，以包含4bit的字来说明PWM方法。在PWM方法中，四比特字把一帧时间分为16个时间间隔(分组为1、2、4和8)。字中的每个比特，20、21、22和23，具有其自己的在镜电极上施加电压脉冲的持续时间。在加权二进制PWM中，比特(20)具有最短的时间间隔(1)，通常称为最低有效比特(LSB)。比特(21)具有两个时间间隔(2)，而比特(22)具有四个时间间隔(4)。剩下的比特(23)被认为是包含最长时间间隔(8)的最高有效位比特(MSB)。通过改变四比特字中比特的组合，实现不同的灰度级别。在四比特字中产生的可能灰度级别是16，而8比特字产生256个可能的灰度级别。
基本的AMLCD，不管使用模拟存储方法还是PWM方法，都包括产生用于栅极线操作的电压脉冲的行驱动器和产生用于像素数据的电压的列驱动器。例如，VGA显示装置包含640个列(数据)驱动器和480个行(栅极)驱动器。在寻址AMLCD中，行驱动器向存储元件施加电压脉冲从而使能数据写操作。数据写操作顺序地进行，从显示装置的顶部到底部每次一行。这种行选择过程开始，并重复直至480行全部都被连续地选择。对显示在LCD中的任意图像，它必须被连续地刷新。也就是说，图像的数据必须被重写到像素镜，以保持LC分子的“DC-平衡”。从而，寻址一个图像的所有480行所需要的时间就成为决定显示器刷新频率的一个重要因素。
所确定的决定刷新频率的另外一个因素是闪烁的考虑。一个无闪烁的显示器的运行需要使用高帧率。视频电子标准协会(VESA)推动无闪烁的刷新频率为75Hz或80Hz，而今天被很好接受的无闪烁的显示器的刷新频率是70Hz及以上。因此，由于刷新频率越高，数据寻址的速度就越快，数据寻址电路被推到它们的频率极限。对于运行70Hz刷新频率且具有PWM方法中每基色四比特的VGA显示装置，刷新带宽是(640×480×16×70)Hz。随着灰度级别的提高，具有包含8比特数据字的显示器的刷新带宽激增到(640×480×256×70)Hz。与灰度级别一起，显示器的分辨率也影响装置的刷新带宽。当前高分辨率和彩色增强系统，例如具有1920×1080像素的HDTV系统，对刷新带宽具有显著的影响。
正如在上述段落中所讨论的，加权二进制PWM驱动方法把帧长分为多个时间间隔。字的每个比特表示自身的显示持续时间，并且输入数据的新帧必须在单个持续时间内被写入到存储元件中。通常，字的LSB具有最短的持续时间，整个显示装置的数据存取问题必须在这一很小的LSB显示时间间隔内完成。当显示装置的分辨率被提高到当前的电视标准时，LSB的显示持续时间对于数据写入过程来说不再是充足的。结果，高分辨率和彩色增强显示装置需要寻求能够实现无技巧的显示系统的调制方法或写数据方法。
发明内容
根据本发明，提供一种驱动显示装置的方法，其特征在于，提供一种加权二进制脉冲带宽调制(PWM)，提供一种显示装置，并分割该显示装置，由此产生该显示装置的帧数据的写和显示序列。
使用本发明，从而提供一种在不提高其视频输入数据速率的情况下提高显示系统帧频的方法。该方法通过调制PWM的比特序列和分割显示装置来克服加权二进制PWM驱动系统的高速数据时钟限制。在一个实施例中，加权二进制PWM数据字被分为两个部分，次要比特集(SBS)和主要比特集(PBS)。SBS数据包括一组加权二进制数据比特。PBS包括一组加权二进制数据比特，其中PBS的每个比特都被分段为显示时间间隔的N段。然后所分的PWM的比特序列被调制，其中SBS的比特被插入到PBS显示时间间隔中，插入的SBS的比特与某特定的PBS显示持续时间相邻。
在进一步的实施例中，所述调制的PWM数据字在分割的显示装置中先于其写操作和显示操作。在某特定部分中的SBS的比特的显示时间间隔，被布置为位于在另一个有组织的部分中的PBS的比特的显示时间间隔上。对于被分割成两半的显示装置，在第一半个部分中的写和显示过程被以调制的比特序列操作。然后，第二半个部分中运行的过程以其中最后两个比特被轮换到调制的比特序列前面的相同序列操作。在本发明中，使用显示装置分割技巧和比特序列调制方法，通过控制数据写和显示操作降低了数据时钟速率。
在本发明的另一实施例中，每个显示单元包括两个存储元件，并且至少一个存储元件包含将在下一帧(帧N+1)周期期间被显示的PBS的比特。在PBS比特的某特定分割的显示时间间隔期间，一个SBS的比特被写入同一显示单元的随后的存储元件中。在一个进一步的实施例中，随着比特序列调制方法的使用，数据写操作不见断地运行，而不受数据字的LSB的短显示时间间隔的影响。
在本发明进一步的实施例中，显示分割技巧在同一装置中提供多个部分。所述调制的PWM数据字在被分割为多个部分的显示装置的一个部分中先于其写操作和显示操作。在某特定部分中的SBS比特的显示时间间隔被布置为位于在被分割为多个部分的显示装置的另一个有组织的部分中的PBS的比特的显示时间间隔上。
在本发明的又一实施例中，提供了驱动其显示单元具有多于两个的存储元件的PWM系统的方法。至少一个存储元件包含PBS的比特，并且SBS的比特被交替地写入剩余的两个存储元件中。在没有装置分割的单个显示装置中，SBS的比特的写和显示过程发生在同一显示时间间隔内。
在进一步的实施例中，本发明的驱动方法还被应用到被分割为特定数目部分的显示装置。在更进一步的实施例中，本发明中的显示装置的每个部分被均匀地或不均匀地分割。另外，每个部分中行数不限于单个行或多行。
在本发明的另一实施例中，驱动PWM系统的方法被扩展用于显示数据的整个帧。在其中每个显示单元包括两个存储元件的帧周期，显示持续时间被完全用于将数据字写到显示装置中，其中所述写过程仅发生在PBS的比特正被显示的部分。在进一步的实施例中，利用本发明的显示装置还被用于显示正在进行的数据帧。
建立了一种包括比特集产生、比特集控制和显示装置分割的方法，以提高显示系统的帧率，但是处于其原始视频输入数据速率。它被用于获得无技巧的显示系统，尤其用在高分辨率和彩色增强的显示装置。下面的附图部分用于进一步理解本发明的特性和优点。
附图说明
图1A示意性地表示包括两个存储元件的显示单元；
图1B示意性地表示由典型的加权二进制脉冲带宽调制方法驱动的显示装置；
图2示意性地表示包括主要比特集(PBS)和次要比特集(SBS)的加权二进制PWM数据字；
图3A示意性地表示其中所有PBS的比特都被均匀地分段的加权二进制PWM数据字；
图3B示意性地表示其中所有PBS的比特都被不均匀地分段的加权二进制PWM数据字；
图4示意性地表示其中SBS的比特被插入到分段的PBS的比特中的调制得比特序列；
图5A示意性地表示在水平方向上被分割的显示装置；
图5B示意性地表示在垂直方向上被分割的显示装置；
图5C示意性地表示被分割为簇的显示装置；
图5D示意性地表示在对角线方向上被分割的显示装置；
图6A示意性地表示根据本发明的显示装置的写和显示操作；
图6B示意性地表示根据本发明的显示装置的另一种写和显示操作；
图7示意性地表示根据本发明的调制方法，其中显示装置被分割为三部分；
图8示意性地表示三个存储元件被用于写和显示过程的调制方法；
图9示意性地表示被分割为特定数目部分的另一种显示装置；
图10A示意性地表示被分割为两个部分并且采用本发明显示数据字两个帧的显示装置；以及
图10B示意性地表示被分割为M个部分并且采用本发明显示数据字四个帧的显示装置。
具体实施方式
应该理解下面提及的详细说明仅仅是解释性的，并不限制本发明。
本发明利用调制的比特序列和显示装置分割技巧来克服加权二进制PWM驱动系统的高速数据时钟限制。
图1A示出了包括两个存储元件的装置的显示单元。图1B示出了由典型加权二进制脉冲宽度调制方法驱动的显示装置100的一个实施例。写顺序是从显示装置的第一行到最后一行。在此示例中，同一比特的写序列和显示序列相继发生。在显示间隔101，显示装置正在显示B0，同时整个显示装置的B1被送入显示单元下面的存储元件2中。B1的写过程必须在B0的显示时间结束前完成。下一个显示间隔102的写和显示过程，与显示间隔101的相同。在显示间隔102，显示装置正在显示B1，同时整个显示装置的B2被送入显示单元下面的存储元件1中。B2的写过程必须在B1的显示时间结束前完成。上述的这种写和显示过程可以被应用到将在整个显示装置上显示的任意比特。
在此示例中，用于写加权二进制PWM信号每个比特的数据时钟周期等于：
Figure A20051011558700121
其中帧周期表示显示整个帧所需要的持续时间。对于LCOS成像器来说，为了应用DC平衡方法，在此条件下的帧周期表示显示正帧或负帧所需要的持续时间。比特宽度表示特定比特的灰度级别。灰度级别最大值表示加权二进制PWM数据所能表示的灰度级别的最大数字。显示单元数目表示显示装置的像素分辨率，即行数乘以列数。输入总线宽度表示输入向量的比特数。
例如，考虑一个典型的显示系统，其具有由5比特加权二进制PWM数据驱动的分辨率640×480，在定下帧周期和输入总线宽度后就可以计算每个比特的数据时钟周期。假定帧周期等于8.33ms以及输入总线宽度等于8，列出每个比特的数据时钟周期如下：
  比特编号   数据时钟周期
  B0   6.78纳秒
  B1   13.56纳秒
  B2   27.12纳秒
  B3   54.24纳秒
  B4   108.48纳秒
  B5   216.96纳秒
  B6   433.92纳秒
  B7   867.84纳秒
该系统的数据写过程可以以两个不同的实施例执行。在一个实施例中，加权二进制PWM数据的每个比特，根据上表由不同的数据时钟频率驱动。在另一个实施例中，加权二进制PWM数据的所有比特都被同一数据时钟频率驱动，并且数据时钟频率应该大于或至少等于上表中所示的最大数据时钟频率，即B0的数据时钟频率。然而，对两个实施例来说，至少一个数据时钟应该大于或至少等于上表中所示的最大数据时钟频率，即1/6.78ns。这种高速数据时钟在对于大部分系统来说都太昂贵了，而担负不起。
图2显示了典型的加权二进制PWM数据字200，其被分为主要比特集(PBS)201和次要比特集(SBS)202两个部分。次要比特集(SBS)包括一组加权二进制数据比特。通常情形下，SBS包括多个较小重要性的比特。但是本领域技术人员将会认识到，SBS可以包括加权二进制PWM数据字中的任意比特。主要比特集(PBS)包括一组加权二进制数据比特，其中PBS的每个比特都被分段成显示时间间隔的N段。
图3A给出PBS数据字300的每个比特都被均匀分段的一个典型例子。最重要的比特B4被分段成三个部分，其中这三个部分的长度相等。而B3和B2被分为两个部分，其中两个部分的长度相等。图3B给出PBS数据字301的每个比特都被不均匀分段的另一个例子。最重要的比特B4被分段为三个部分，其中这三个部分的长度不等。B3和B2被分为两个部分，其中两个部分的长度不等。本领域技术人员将会认识到，段的数目不限于任何数目，并且PBS数据字的每个比特都可以在同一加权二进制PWM数据字中被均匀地或不均匀地分段。
调制的比特序列包括一组PBS的比特(也称为主要比特PB)和一组SBS的比特(也称为次要比特SB)，其中SBS的比特被插入到PBS的比特的显示时间间隔中，其中所插入的SBS的比特与PBS的比特的显示时间间隔相邻。图4表示调制的比特序列400的一个示例，其中SBS的两个比特B0和B1被插入到分段的PBS的比特B4中。本领域技术人员将会认识到，不要求把SBS的比特插入到PBS的每个比特中。
图5表示将在本发明中使用的显示装置分割布置。显示装置被分割为N个部分，其中每个部分包括一定数目的行或列。图5a、图5b、图5c和图5d表示可以应用的不同分割方向。图5a和图5b表示分别在水平方向和垂直方向上被分割成N个部分的两个显示装置500和501。图5c表示被分割成N块的显示装置502，而图5d表示沿对角线方向被分割成N个部分的显示装置503。本领域技术人员将会认识到，分割方向不局限于上述例子，并且两个相邻部分的宽度可以相等或不等。
图6A表示根据本发明的显示装置的写和显示过程，其中利用显示装置分割安排和调制的比特序列以降低数据时钟速率。显示装置被分割为两半。对于第一半个部分600，液晶由包括PBS和SBS的调制的比特序列驱动。对第二半个部分601，液晶由与最后两个比特被轮换到调制的比特序列前面的相同的调制的比特序列驱动。这一动作确保第一半个部分600的SBS的比特的显示间隔将会被置于第二半个部分601的PBS的比特的显示间隔上，并且第二半个部分601的SBS的比特的显示间隔将会被置于第一半个部分600的PBS的比特的显示间隔上。本领域技术人员将会认识到，本发明可以被应用到任意种类的调制的比特序列和任意数目的被轮换的比特。
每个显示单元包括两个存储元件，并且这些存储元件中的至少一个包含将在下一时间间隔内显示的PBS的一个比特。然后在该PBS的比特的显示时间间隔期间，SBS的一个比特将被写入剩余的存储元件中。在时间间隔602，第一半个部分600的存储元件2包含当前正被显示在显示装置的第一半个部分600的SBS的比特B0。同时，另一个存储元件包含将在SBS的B0的显示间隔之后被显示的PBS比特B4。结果，在显示间隔602期间，所有存储元件都被完全占用，没有空间可用于写数据到第一半个部分600的两个存储元件中的任一个。如果没有使用分割技巧，由于所有的存储元件都不可用于写数据，在时间间隔602就不得不停止写数据。
由于第二半个部分601的调制的比特序列的比特轮换操作，第二半个部分601的PBS的比特B4的显示间隔被定位在时间间隔602。由于第二半个部分601的PBS的比特B3已经在时间间隔607被显示，第二半个部分601的存储元件2被释放用于在时间间隔602的新的写数据。通过利用此优点，写过程不需要停止，并且可以把数据连续写入第二半个部分601的存储元件2。
按照上述实施例，两个部分的写和显示过程可以是相反的。在时间间隔603，第二半个部分601的存储元件2包含当前正被显示在显示装置的第二半个部分601的SBS的比特B1，并且另一个存储元件包含将在SBS的B1的显示间隔之后被显示的PBS的比特B4。结果，在显示间隔603期间，所有存储元件都被完全占用，没有空间可用于写数据到第二半个部分601的两个存储元件中的任一个。如果没有使用分割技巧，由于所有的存储元件都不可用于写数据，在时间间隔603就不得不停止写数据。
由于第一半个部分600的调制的比特序列的比特轮换操作，第一半个部分600的PBS的比特B4的显示间隔被定位在时间间隔603。由于第一半个部分600的PBS的比特B0已经在时间间隔608被显示，第一半个部分600的存储元件2被释放用于在时间间隔603的新的写数据。通过利用此优点，写过程不需要停止，并且可以把数据连续写入第一半个部分600的存储元件2。
通过将用于写数据的整个帧周期完全利用起来，而没有必须在一个比特长度内结束整个页数据写过程的限制，本发明的数据时钟周期等于：
考虑一个典型的显示系统，其具有640×480的分辨率，并且在8比特输入总线宽度下由5比特加权二进制PWM数据字驱动，由于帧周期等于8.33ms，该系统的数据时钟频率等于1/43ns。通过将此结果与没有使用本发明的系统的数据时钟周期相比较，可以认识到，在没有降低帧率的情况下，可以大大降低数据时钟速率。
在时间间隔604和605，第一半个部分600和第二半个部分601分别在显示PBS的比特B3和B4。在此情形，由于第一半个部分600的比特B2和第二半个部分601的比特B0已经在时间间隔606被显示，第一半个部分600和第二半个部分601的存储元件2都被释放并可用于写数据。结果，在时间间隔604和605期间，第一半个部分和第二半个部分的写过程可以交换。在图6A所示的实施例中，第一半个部分600的写过程发生在时间间隔605，而第二半个部分601的写过程发生在时间间隔604。在图6B所示的另一个实施例中，第一半个部分609的写过程发生在时间间隔611，而第二半个部分610的写过程发生在时间间隔612。这两个实施例都不会改变将被显示在显示装置上的比特序列。
图7表示根据本发明得一种调制方法，其中显示装置被分割为三个部分。对于第一分割部分700，液晶由包括PBS和SBS的调制的比特序列驱动。对于第二分割部分701，液晶由最后比特B3被轮换到调制的比特序列前面的、包括PBS和SBS的同一调制的比特序列驱动。对于第三分割部分702，液晶由显示在第一分割部分700中、包括PBS和SBS且最后两个比特B2和B3被轮换到调制的比特序列前面的同一调制的比特序列驱动。
这一比特轮换操作使得第一分割部分700的SBS的比特的显示间隔被置于第二分割部分701和第三分割部分702中两个或任意一个的PBS的比特的显示间隔上。同时，第二分割部分701的SBS的比特的显示间隔被置于第一分割部分700和第三分割部分702中两个或任意一个的PBS的比特的显示间隔上。这一比特轮换操作还使得第三分割部分702的SBS的比特的显示间隔被置于第一分割部分700和第三分割部分702中两个或任意一个的PBS的比特的显示间隔上。本领域技术人员将会认识到，本发明可以被应用于任意种类的调制的比特序列和任意数目的被轮换到序列前面的比特。
上述实施例的每个显示单元包括两个存储元件，并且存储元件中的至少一个包含PBS的一个比特。然后SBS的比特将在该PBS的比特的显示间隔期间被写入剩余的存储元件。在时间间隔703，第一分割部分700的存储元件2包含当前正被显示在显示装置的第一分割部分700的SBS的比特B1，并且另一个存储元件包含将在SBS的比特B1的显示间隔之后被显示的PBS的比特B4。结果，在显示间隔703期间，在第一分割部分700，所有存储元件被完全占用，没有用于写数据的空间。
由于第二分割部分701和第三分割部分702的调制的比特序列的比特轮换操作，第二分割部分701和第三分割部分702的PBS的比特B4和B3的显示时间被定位在时间间隔703。由于第二分割部分701和第三分割部分702的PBS的比特B3和B2已经在时间间隔704被显示，第二分割部分701和第三分割部分702的存储元件1都被释放用于新的写数据。通过利用此优点，写过程不需要停止，可以连续将数据写入第二分割部分701或第三分割部分702的存储元件1。
上述实施例可以扩展到在显示单元下具有多于两个存储元件。图8显示三个存储元件用于写和显示过程的调制方法。本领域技术人员将会认识到，这种修改可以应用到多于三个存储元件。
在时间间隔801，存储元件1正存储着PBS的比特B4，而存储元件2正存储着当前在时间间隔802被显示在显示装置800上的SBS的比特B1。将在时间间隔804被显示的SBS的比特B0，在时间间隔801期间被写入另外的存储元件3。结果，写和显示过程可以在同一部分同时发生。
在此实施例中，PBS的比特的写和显示过程与SBS的相同。在时间间隔803，存储元件1正存储着将在时间间隔805的第一部分被显示的PBS的比特B4，而存储元件2正存储着将在时间间隔806的最后一部分被显示的PBS的比特B2。将在时间间隔807被显示的PBS的比特B3，在时间间隔803期间被写入另外的存储元件3。
类似于使用两个存储元件的驱动方法，本实施例也要求至少一个存储元件包含一个PBS的比特，并且插入到PBS中的SBS的比特被交替写入剩余的两个存储元件。由于SBS的比特的写和显示过程可以发生在同一显示间隔内，不需要显示装置的分割。但是本领域技术人员应该认识到，本实施例也可以被应用到已被分割为确定数目部分的显示装置。
图9表示被分割为M个部分的另一个显示装置900。每个部分都被加载预定的调制的比特序列。对于部分N-1，显示单元被加载调制的比特序列901。对于部分N，显示单元被加载具有一定数目比特轮换到序列前面的、且与部分N-1中相同的调制的比特序列902。对于部分N+1，显示单元被加载进一步具有确定数目比特轮换到序列前面的调制的比特序列903。
各个调制的比特序列被轮换到序列前面的比特数目由以下规则指导：在任一显示间隔，至少一个部分正显示着PBS的比特。这确保，其中每个显示单元包括两个存储元件的整个帧周期，可以完全用于把数据字写入显示装置中，这由于写过程只能发生在显示PBS的部分。本领域技术人员将会认识到，每个部分的宽度可以被均等或不均等地分割，并且每个部分的行数不限于一行或多行。
图10A表示使用本发明的显示数据字两帧的显示装置。部分1正在以调制的比特序列1000显示，而部分2以两个比特B2和B3轮换到比特序列前面的另一个调制的比特序列1001显示。
图10B表示被分割为M个部分的显示装置的一般情形。可以认识到，从部分1到部分M的调制的比特序列正在以跨越部分1到部分M的图示方式显示。
上述实施例提供关于本发明背后的理论和机制的完全说明。本领域技术人员应该认识到，在不背离本发明的精神和范围的情况下，上述实施例可以有任意的改变。
使用上文中参照附图说明的本发明，介绍了一种新的PWM调制方法和一种新的驱动方法。使用这种驱动方法，在不提高其视频输入数据速率的情况下，提高了显示系统的帧率。或者，在不改变用于实现无闪烁和无技巧显示系统的帧率的情况下，降低了视频输入数据速率。

Claims (25)

1、一种驱动显示装置的方法，其特征在于，提供一种加权二进制脉冲宽度调制PWM，提供显示装置，并分割该显示装置，由此产生用于该显示装置的帧数据的写和显示序列。
2、根据权利要求1所述的方法，其特征在于，所述加权二进制PWM包括为主要比特集PBS和次要比特集SBS的组合，其中：
次要比特集包括一组加权二进制数据比特，
主要比特集包括一组加权二进制数据比特，其中PBS的每个比特被分段为显示时间间隔的N段，以及
SBS的比特被插入到PBS显示时间间隔中，其中所插入的SBS的比特与PBS显示时间间隔相邻。
3、根据权利要求2所述的方法，其特征在于，所述PBS的显示时间间隔被均匀地分段。
4、根据权利要求2所述的方法，其特征在于，所述PBS的显示时间间隔被不均匀地分段。
5、根据权利要求2所述的方法，其特征在于，所述显示单元包括两个存储元件，并且至少一个存储元件包含PBS的比特。
6、根据权利要求5所述的方法，其特征在于，所述显示装置被分割用于显示PBS和SBS。
7、根据权利要求5所述的方法，其特征在于，所述显示装置为单个部分。
8、根据权利要求5所述的方法，其特征在于，所述显示装置具有多个部分。
9、根据权利要求5所述的方法，其特征在于，所述显示装置在垂直方向上被分割。
10、根据权利要求5所述的方法，其特征在于，所述显示装置在水平方向上被分割。
11、根据权利要求5所述的方法，其特征在于，所述显示装置在对角线方向上被分割。
12、根据权利要求5所述的方法，其特征在于，所述显示装置被分割为总共N个部分，并且第N部分的SBS的显示间隔被置于第(N-1)部分的PBS的显示时间间隔中。
13、根据权利要求12所述的方法，其特征在于，部分N显示SBS的比特，并且没有数据被写入部分N上的存储体的任意存储元件中。
14、根据权利要求12所述的方法，其特征在于，部分N用于显示PBS的比特，数据被，但不是必需被，写入部分N的存储体的任意存储元件中。
15、根据权利要求12所述的方法，其特征在于，在装置显示操作的任何时刻，至少一个部分正在显示PBS的比特。
16、根据权利要求12所述的方法，其特征在于，存储体被改为包含多于两个存储元件。
17、根据前述任意一项权利要求的方法，其特征在于，显示单元包括多于两个存储元件，并且至少一个存储元件包含PBS的比特。
18、根据权利要求17所述的方法，其特征在于，部分N显示SBS的比特，数据被写入部分N的存储体的任意存储元件中。
19、根据权利要求17所述的方法，其特征在于，部分N显示PBS的比特，数据被写入部分N的存储体的任意存储元件中。
20、根据权利要求11至19中任意一个所述的方法，其特征在于，部分N的宽度为单个行。
21、根据权利要求11至19中任意一个所述的方法，其特征在于，部分N的宽度为多个行。
22、根据权利要求11至19中任意一个所述的方法，其特征在于，部分N和部分(N-1)的宽度相等。
23、根据权利要求11至19中任意一个所述的方法，其特征在于，部分N和部分(N-1)的宽度不等。
24、一种显示装置的脉冲宽度驱动系统，其特征在于，由根据前述任意一项权利要求所述的方法驱动。
25、根据权利要求24所述的系统，其特征在于，所述显示装置包括液晶显示装置。
CNA2005101155871A 2004-11-05 2005-11-07 高帧率显示系统的驱动方法 Pending CN1776799A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0424543.7 2004-11-05
GB0424543A GB0424543D0 (en) 2004-11-05 2004-11-05 Driving method for high frame rate display system

Publications (1)

Publication Number Publication Date
CN1776799A true CN1776799A (zh) 2006-05-24

Family

ID=33523280

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101155871A Pending CN1776799A (zh) 2004-11-05 2005-11-07 高帧率显示系统的驱动方法

Country Status (7)

Country Link
US (1) US20060139378A1 (zh)
EP (1) EP1655714A2 (zh)
JP (1) JP2006139278A (zh)
KR (1) KR20060052477A (zh)
CN (1) CN1776799A (zh)
GB (1) GB0424543D0 (zh)
TW (1) TW200632811A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937643A (zh) * 2010-09-21 2011-01-05 深圳市中庆微科技开发有限公司 一种均匀分配提高显示频率的方法
CN102194421A (zh) * 2011-04-13 2011-09-21 深圳市明微电子股份有限公司 显示控制的方法及设备
WO2012022235A1 (zh) * 2010-08-19 2012-02-23 深圳市明微电子股份有限公司 显示控制的倍频方法及装置
US11016284B2 (en) 2016-10-27 2021-05-25 Sony Corporation Display apparatus
CN115985223A (zh) * 2023-03-21 2023-04-18 惠科股份有限公司 显示设备及其驱动方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522526A (ja) * 2002-05-10 2005-07-28 エフ．ホフマン−ラ　ロシュ　アーゲー 骨粗鬆症の治療および予防用のビスホスホン酸
JP5056203B2 (ja) * 2007-06-28 2012-10-24 セイコーエプソン株式会社 電気光学装置、その駆動方法および電子機器
US8103223B2 (en) 2007-12-28 2012-01-24 Cypress Semiconductor Corporation Cellular communication device with wireless pointing device function
JP2015001549A (ja) * 2013-06-13 2015-01-05 ソニー株式会社 信号出力装置、信号出力方法、及び映像表示装置
US9551900B2 (en) 2013-07-02 2017-01-24 Lumentum Operations Llc Method and controller for operating a variable optical retarder and an array
CA2873476A1 (en) * 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2184129A1 (en) * 1995-08-31 1997-03-01 Donald B. Doherty Bit-splitting for pulse width modulated spatial light modulator
US6140983A (en) * 1998-05-15 2000-10-31 Inviso, Inc. Display system having multiple memory elements per pixel with improved layout design
US8421828B2 (en) * 2002-05-10 2013-04-16 Jasper Display Corp. Modulation scheme for driving digital display systems
US7098868B2 (en) * 2003-04-08 2006-08-29 Microsoft Corporation Display source divider

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012022235A1 (zh) * 2010-08-19 2012-02-23 深圳市明微电子股份有限公司 显示控制的倍频方法及装置
CN101937643A (zh) * 2010-09-21 2011-01-05 深圳市中庆微科技开发有限公司 一种均匀分配提高显示频率的方法
CN101937643B (zh) * 2010-09-21 2015-12-02 深圳市中庆微科技开发有限公司 一种均匀分配提高显示频率的方法
CN102194421A (zh) * 2011-04-13 2011-09-21 深圳市明微电子股份有限公司 显示控制的方法及设备
CN102194421B (zh) * 2011-04-13 2013-03-20 深圳市明微电子股份有限公司 显示控制的方法及设备
US11016284B2 (en) 2016-10-27 2021-05-25 Sony Corporation Display apparatus
CN115985223A (zh) * 2023-03-21 2023-04-18 惠科股份有限公司 显示设备及其驱动方法
CN115985223B (zh) * 2023-03-21 2023-08-25 惠科股份有限公司 显示设备及其驱动方法
US12073766B1 (en) 2023-03-21 2024-08-27 HKC Corporation Limited Display device and driving method thereof by reducing total quantities of driven data lines and/or scan lines to realize display of images with a 7high refresh rate

Also Published As

Publication number Publication date
EP1655714A2 (en) 2006-05-10
GB0424543D0 (en) 2004-12-08
TW200632811A (en) 2006-09-16
US20060139378A1 (en) 2006-06-29
KR20060052477A (ko) 2006-05-19
JP2006139278A (ja) 2006-06-01

Similar Documents

Publication Publication Date Title
CN1776799A (zh) 高帧率显示系统的驱动方法
CN1229770C (zh) 有源矩阵型显示器件及其驱动方法
JP5303095B2 (ja) 液晶表示装置の駆動方法
US10121427B2 (en) Liquid crystal display device having an overdriving data generator and method of driving the same
CN103558720B (zh) 阵列基板及其驱动方法、液晶显示器
CN1753072A (zh) 液晶显示器件及其驱动方法
CN1287198C (zh) 电光装置、电光装置的驱动方法和电子设备
CN1577482A (zh) 显示装置的驱动方法及显示装置
CN1529881A (zh) 有源矩阵显示器
CN1908742A (zh) 提供数据的方法,液晶显示装置及其驱动方法
CN1677476A (zh) 液晶显示器及其驱动方法
CN1407528A (zh) 驱动液晶显示器的方法和装置
CN1904982A (zh) 使用增强栅驱动器的显示设备
CN1722214A (zh) 平面显示板的驱动方法及平面显示装置
CN1650226A (zh) 液晶显示器及其驱动方法
CN1877668A (zh) 用于驱动平板显示器中栅极线的设备和方法
US20090085849A1 (en) Fast Overdriving Method of LCD Panel
CN1637532A (zh) 液晶显示器
KR101373400B1 (ko) 액정표시장치 및 그의 구동방법
JP2004294733A (ja) 画像表示装置、該画像表示装置に用いられる信号線駆動回路及び駆動方法
CN108735174B (zh) 像素驱动电路、像素驱动方法及显示装置
CN1707318A (zh) 液晶显示装置及其驱动方法
US20020154083A1 (en) Display device and method of driving same
CN1150502C (zh) 动态重新定义显示段边界以减少象素间失真的系统和方法
TWI425491B (zh) 液晶顯示器及其驅動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication