CN108726470A - Mems芯片及其电封装方法 - Google Patents

Mems芯片及其电封装方法 Download PDF

Info

Publication number
CN108726470A
CN108726470A CN201710267612.0A CN201710267612A CN108726470A CN 108726470 A CN108726470 A CN 108726470A CN 201710267612 A CN201710267612 A CN 201710267612A CN 108726470 A CN108726470 A CN 108726470A
Authority
CN
China
Prior art keywords
conductive
electrode
area
layer
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710267612.0A
Other languages
English (en)
Other versions
CN108726470B (zh
Inventor
魏玉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710267612.0A priority Critical patent/CN108726470B/zh
Priority to PCT/CN2018/082295 priority patent/WO2018192379A1/zh
Priority to EP18787562.0A priority patent/EP3597591B1/en
Publication of CN108726470A publication Critical patent/CN108726470A/zh
Priority to US16/657,432 priority patent/US11242243B2/en
Application granted granted Critical
Publication of CN108726470B publication Critical patent/CN108726470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/04—Networks or arrays of similar microstructural devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/042—Micromirrors, not used as optical switches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/045—Optical switches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • B81B2207/053—Arrays of movable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate

Abstract

本申请提供一种MEMS芯片及其电封装方法。该MEMS芯片包括MEMS器件层、位于MEMS器件层下方的第一隔离层和位于第一隔离层下方的第一导电层，第一隔离层对应第一区域中的导电结构位置和第二区域中的电极位置有相应数目的第一导电通孔，第一导电层上存在相互独立的M个电极，M个电极分别与M个第一导电通孔连接，M根据导电结构数目和第二区域中的电极数目设置，第一导电层上对应第一区域中导电结构位置的电极和对应第二区域中电极位置的电极一一对应电连接。从而实现了MEMS‑SOI芯片的电封装。

Description

MEMS芯片及其电封装方法
技术领域
本申请涉及半导体元件封装技术领域，尤其涉及一种微机电系统(Micro-Electro-Mechanical System，MEMS)芯片及其电封装方法。
背景技术
在我们的生活中存在有很多具备各种功能的芯片，芯片是半导体元件产品的统称，芯片需要进行电封装之后才能够被使用，电封装是指将芯片中的电极连接到PCB板上，实现芯片和驱动电路的电学连接，从而能够从外部对芯片进行控制。
MEMS芯片的特点是在芯片的表面具有可动结构，因此不能在芯片的表面覆盖其它材料以免损坏可动结构。MEMS芯片包括微镜MEMS芯片和MEMS-SOI(绝缘体上的硅(Siliconon Insulator，SOI))芯片。构成微镜MEMS芯片的每个微镜单元的尺寸都比较大(毫米量级)，微镜单元的数目一般较少(百量级)。微镜MEMS芯片的电封装方法是在微镜MEMS芯片上加上一个防尘罩，然后在微镜MEMS芯片的表面通过电走线将每个微镜单元的驱动连接到特定的驱动电极上，接着将对应的驱动电极连接到PCB板上，再撤离防尘罩，避免电封装过程中产生的颗粒物对可动结构的损坏。
然而，构成MEMS-SOI芯片的每个单元尺寸非常小(百微米量级)，由于MEMS-SOI芯片制造工艺的限制，在MEMS-SOI芯片的表面无法进行电走线，每个单元的驱动电极就在每一单元的旁边，驱动电极分布在可动结构之间，传统的上述对微镜MEMS芯片的电封装方法是完全无法使用的。因此，如何实现MEMS-SOI芯片的电封装，是一个亟需解决的问题。
发明内容
本申请提供一种MEMS芯片及其电封装方法，以解决如何实现MEMS-SOI芯片的电封装的问题。
本申请第一方面提供一种MEMS芯片，MEMS芯片包括MEMS器件层、第一隔离层和第一导电层，MEMS器件层包括第一区域和至少一个第二区域，第一区域包括MEMS可动结构和导电结构，导电结构分布在MEMS可动结构之间，第二区域为电极排布区域，导电结构与第二区域中的电极在MEMS芯片的上表面电学绝缘，第一隔离层位于MEMS器件层下方，第一隔离层对应第一区域中的导电结构位置和第二区域中的电极位置有相应数目的第一导电通孔，第一导电层位于第一隔离层下方，第一导电层上存在相互独立的M个电极，M个电极分别与M个第一导电通孔连接，M为正整数，M根据导电结构数目和第二区域中的电极数目设置；第一导电层上对应第一区域中导电结构位置的电极和对应第二区域中电极位置的电极一一对应电连接。
通过在MEMS器件层下方依次排布第一隔离层和第一导电层，第一隔离层对应第一区域中的导电结构位置和第二区域中的电极位置有相应数目的第一导电通孔，第一导电层上有相互独立且与第一导电通孔连接的M个电极，将第一区域中的导电结构和第二区域与中的电极“一一对应”的电连接。从而将MEMS器件层中第一区域中的导电结构“一一对应”的引到了第二区域中，实现了MEMS-SOI芯片的电封装，且第一区域与需要封装的电极排布区域分隔开了，第一区域中的MEMS可动结构能够通过添加隔离装置来进行保护，MEMS-SOI芯片的电封装可以与标准电封装工艺兼容，从而有利于降低成本。
在一种可能的设计中，还包括：位于第一导电层的下方的第N隔离层和位于第N隔离层下方的第N导电层，N为大于或等于2的正整数；第一导电层上除M个电极之外的区域中有与第一导电通孔一一对应连接的第二导电通孔，M小于导电结构数目和第二区域中的电极数目之和；第N隔离层对应第2N-2导电通孔的位置有与第2N-2导电通孔一一对应连接的第2N-1导电通孔；第N导电层上有相互独立且与第2N-1导电通孔连接的Q个电极，Q小于或等于第2N-1导电通孔的数目；第N导电层上对应第一区域中导电结构位置的电极和对应第二区域中电极位置的电极一一对应电连接。
通过设置多个隔离层和导电层，实现将第一区域中的所有导电结构连接到第二区域的电极上去。
在一种可能的设计中，第一导电层由金属、多晶硅或掺杂硅构成，第N导电层由金属、多晶硅或掺杂硅构成。
在一种可能的设计中，MEMS器件层还包括光输入/输出区域，第一导电层上对应光输入/输出区域的位置存在高反射率的材料。通过设置高反射率的材料，可降低光输入/输出区域的耦合损耗。
在一种可能的设计中，第一区域上方有隔离装置，第二区域中的电极间距小于第一阈值，导电结构和第二区域中的电极上有铜柱凸点。从而解决了当MEMS芯片上的第一区域中需要走线出来的导电结构数量非常多时难以封装的问题。
在一种可能的设计中，第一阈值为100微米。
在一种可能的设计中，第二区域上焊接有电学开关芯片。从而解决了当MEMS芯片上的第一区域中需要走线出来的导电结构数量非常多时难以封装的问题，可减少MEMS芯片到PCB板需要焊接的电极数量，易于更换损坏的电学开关芯片，电学开关芯片和MEMS芯片之间电连接的可靠性更高。
本申请第二方面提供一种MEMS芯片电封装方法，MEMS芯片包括MEMS器件层、第一隔离层和第一导电层，MEMS器件层包括第一区域和至少一个第二区域，第一区域包括MEMS可动结构和导电结构，导电结构分布在MEMS可动结构之间，第二区域为电极排布区域，导电结构与第二区域中的电极在MEMS芯片的上表面电学绝缘，该方法包括：
在MEMS器件层的下方依次排布第一隔离层和第一导电层，其中，第一隔离层对应第一区域中的导电结构位置和第二区域中的电极位置设置相应数目的第一导电通孔；第一导电层上存在相互独立的M个电极，M个电极分别与M个第一导电通孔连接，M为正整数，M根据导电结构数目和第二区域中的电极数目设置；
在第一导电层上将对应第一区域中导电结构位置设置的电极和对应第二区域中电极位置设置的电极一一对应电连接。
通过在MEMS器件层下方依次排布第一隔离层和第一导电层，第一隔离层对应第一区域中的导电结构位置和第二区域中的电极位置有相应数目的第一导电通孔，第一导电层上设置相互独立且与第一导电通孔连接的M个电极，将第一区域中的导电结构和第二区域与中的电极“一一对应”的电连接。从而将MEMS器件层中第一区域中的导电结构“一一对应”的引到了第二区域中，实现了MEMS-SOI芯片的电封装，且第一区域与需要封装的电极排布区域分隔开了，第一区域中的MEMS可动结构能够通过添加隔离装置来进行保护，MEMS-SOI芯片的电封装可以与标准电封装工艺兼容，从而有利于降低成本。
在一种可能的设计中，M小于导电结构数目和第二区域中的电极数目之和，方法还包括：在第一导电层的下方依次排布第N隔离层和第N导电层，N为大于或等于2的正整数；第一导电层上除M个电极之外的区域中设置与第一导电通孔一一对应连接的第二导电通孔；第N隔离层对应第2N-2导电通孔的位置设置与第2N-2导电通孔一一对应连接的第2N-1导电通孔；第N导电层上设置相互独立且与第2N-1导电通孔连接的Q个电极，Q小于或等于第2N-1导电通孔的数目；在第N导电层上将对应第一区域中导电结构位置设置的电极和对应第二区域中电极位置设置的电极一一对应电连接。
通过设置多个隔离层和导电层，实现将第一区域中的所有导电结构连接到第二区域的电极上去。
在一种可能的设计中，第一导电层由金属、多晶硅或掺杂硅构成，第N导电层由金属、多晶硅或掺杂硅构成。
在一种可能的设计中，MEMS器件层还包括光输入/输出区域，方法还包括：在第一导电层上对应光输入/输出区域的位置设置高反射率的材料。通过设置高反射率的材料，可降低光输入/输出区域的耦合损耗。
附图说明
图1为OXC路由功能示意图；
图2为光开关矩阵的一种架构示意图；
图3为光开关单元状态示意图；
图4为本申请提供的一种MEMS芯片实施例的结构示意图；
图5为MEMS器件层的结构示意图；
图6为一种导电通孔的示意图；
图7为为本申请提供的另一种MEMS芯片实施例的结构示意图；
图8为本申请提供的一种MEMS芯片实施例的剖面结构示意图；
图9为第一导电层的结构示意图；
图10为本申请提供的又一种MEMS芯片的MEMS器件层实施例的结构示意图；
图11为本申请提供的一种MEMS芯片电封装方法的流程图。
具体实施方式
基于MEMS-SOI芯片的光开关矩阵具有极低损耗，因此MEMS-SOI芯片在光交换系统的应用中具有很大的优势，MEMS-SOI芯片由光开关矩阵和光输入(I)/输出(O)区域构成。下面对光开关矩阵的应用场景进行简单介绍。
通信网络的基本功能之一是将不同来源的信号发送到指定的目的地去，图1为OXC路由功能示意图，如图1所示，用户1的信号从端口1输入，需要从端口14输出去向目的地；用户2的信号从端口7输入，需要从端口11输出去向目的地。实现该路由功能的单元称为光交叉连接(Optical cross connect，OXC)，OXC的核心器件是光开关矩阵。
图2为光开关矩阵的一种架构示意图，该架构被称为cross-bar架构，如图2所示，光开关矩阵包括多个纵横交叉的交叉点，每一个交叉点为一个光开关单元，图3为光开关单元状态示意图，如图2和图3所示，在每一个交叉点上，存在两种状态：直通态(bar状态)和交叉态(cross状态)，直通态时光沿直线继续往前传；交叉态时光转向90°输出，可以看出，通过控制每一个交叉点的状态，能够实现任意输入到任意输出端口的路由。
光开关单元包含上下两层光波导：下层光波导形成纵横交叉，称为总线波导(buswaveguide)，为cross-bar架构中横向或者纵向的传输线；上层光波导形成90°的转向，称为转轨波导。光开关单元的工作原理是：在光开关单元不加电的时候，上层转轨波导对下层总线波导不形成任何影响，光信号被束缚在总线波导中进行传输，开关单元处于“直通态”；在加电的时候，上下层光波导结构间电势不同，由于“静电吸引力”的作用，上层转轨波导的两臂被拉下来，此时，下层光波导中的光信号就会耦合到转轨波导中，这样光开关单元就处于“交叉态”，由于光波导的两臂是可以移动的，因此该光波导的两臂是一种“MEMS可动结构”。
Cross-bar架构相比于其它架构有一个巨大的优势，就是损耗极低。目前，损耗性能已经成为制约光开关矩阵发展的瓶颈，因此cross-bar架构的优势格外引人注目，但是可以看出cross-bar架构也同样存在一个缺点，即开关数目会很多。对N x N端口规模的光开关矩阵，共有N*N个，这也意味着光开关矩阵的驱动电极数量会非常多，也就是说MEMS-SOI芯片的驱动电极数量会非常多。对于MEMS-SOI芯片而言，传统的对微镜MEMS芯片的电封装方法是完全无法使用的，如何实现MEMS-SOI芯片的电封装，是本申请要解决的问题，下面结合附图详细说明本申请的技术方案。
图4为本申请提供的一种MEMS芯片实施例的结构示意图，图5为MEMS器件层的结构示意图，如图4和图5所示，MEMS芯片包括MEMS器件层100、第一隔离层200和第一导电层300，MEMS器件层100包括第一区域和至少一个第二区域，第一区域包括MEMS可动结构和导电结构，导电结构也称为驱动电极，导电结构可以为电极、多晶硅和掺杂硅等材料构成，导电结构分布在相邻的MEMS可动结构之间，第二区域为电极排布区域，导电结构与第二区域中的电极在MEMS芯片的上表面是电学绝缘的。第一隔离层200位于MEMS器件层100下方，第一隔离层200对应第一区域中的导电结构位置和第二区域中的电极位置设置相应数目的第一导电通孔，第一导电通孔之间无电学连接，第一导电通孔可以为金属通孔，可以使圆柱形的金属通孔，图6为一种导电通孔的示意图，如图6所示，导电通孔的上表面与MEMS器件层100上的电极或导电结构相连，下表面与第一导电层300的电极相连。第一隔离层200除第一导电通孔之外的区域由电学绝缘材料制成，电学绝缘材料对1550nm波长及1310nm波长的通信波段的光信号透明，例如为二氧化硅、氮化硅等，厚度为微米量级，第一隔离层200的作用是实现MEMS器件层100中的电极或导电结构与第一导电层300中的电极的连接，在电极以外的区域实现完全的电学隔离。第一导电层300位于第一隔离层200下方，第一导电层300上存在相互独立的M个电极，M个电极分别与M个第一导电通孔连接，M为正整数，M根据导电结构数目和第二区域中的电极数目设置，导电结构数目和第二区域中的电极数目较少时，设置一个导电层即可，此时M等于导电结构数目和第二区域中的电极数目之和，导电结构数目和第二区域中的电极数目较多时，需要设置多个导电层，则M小于导电结构数目和第二区域中的电极数目之和。
其中，第一导电层300上对应第一区域中导电结构位置的电极和对应第二区域中电极位置的电极一一对应电连接，一一对应电连接是指对应第一区域的电极与对应第二区域的电极在第一导电层300上一对一地电连接，可通过电走线的方式实现电连接，第一导电层300上除电极之外的区域均填充电学绝缘材料。第一导电层300可以由金属、多晶硅或掺杂硅构成。
本实施例中，通过第一隔离层200实现了MEMS器件层中的电极、导电结构与第一导电层300中的电极“一一对应”的电连接，同时在第一导电层300中的电走线将第一区域中的导电结构和第二区域与中的电极“一一对应”的连接了起来，这样最终将MEMS器件层中第一区域中的导电结构“一一对应”的引到了第二区域中。第一区域与需要封装的电极排布区域(第二区域)分隔开了，可以在第一区域上方设置隔离装置(如防尘罩)来保护MEMS可动结构不受电封装工艺过程的破坏，需要进行封装的电极排布区域与MEMS可动结构隔开，就可以与标准电封装工艺兼容，从而有利于降低产品成本，制作MEMS可动结构下的金属和电走线的过程可以采用CMOS标准工艺。
图7为为本申请提供的另一种MEMS芯片实施例的结构示意图，在上述实施例的基础上，进一步地，MEMS芯片的上表面还具有光输入/输出(I/O)区域，第一导电层上对应光输入/输出区域的位置存在高反射率的材料，具有高反射率的材料例如为金属。通过设置高反射率的材料，可降低光输入/输出区域的耦合损耗。
本实施例提供的MEMS芯片，通过在MEMS器件层下方依次排布第一隔离层和第一导电层，第一隔离层对应第一区域中的导电结构位置和第二区域中的电极位置有相应数目的第一导电通孔，第一导电层上设置相互独立且与第一导电通孔连接的M个电极，将第一区域中的导电结构和第二区域与中的电极“一一对应”的电连接。从而将MEMS器件层中第一区域中的导电结构“一一对应”的引到了第二区域中，实现了MEMS-SOI芯片的电封装，且第一区域与需要封装的电极排布区域分隔开了，第一区域中的MEMS可动结构能够通过添加隔离装置来进行保护，MEMS-SOI芯片的电封装可以与标准电封装工艺兼容，从而有利于降低成本。
在上述实施例的基础上，当第一区域的导电结构非常多时，一层导电层可能无法将第一区域的所有导电结构引出，需要设置第二隔离层、第二导电层、……、第N隔离层和第N导电层，通过这些隔离层与金属层的组合，最终将第一区域中的所有导电结构连接到第二区域的电极上去。
在上述实施例的基础上，进一步地，MEMS芯片还可以包括：依次排布在第一导电层的下方的第N隔离层和第N导电层，N为大于或等于2的正整数。图8为本申请提供的一种MEMS芯片实施例的剖面结构示意图，如图8所示，本实施例的MEMS芯片包括依次排布的MEMS器件层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、……、第N隔离层和第N导电层以及衬底，其中，图9为第一导电层的结构示意图，第一导电层300上除M个电极31之外的区域中设置与第一导电通孔一一对应连接的第二导电通孔32，M小于导电结构数目和第二区域中的电极数目之和，第一导电层300上对应光输入/输出区域的位置存在高反射率的材料。第二隔离层上对应第二导电通孔32的位置有与第二导电通孔32一一对应连接的第三导电通孔，第二导电层上有相互独立且与第三导电通孔连接的K个电极，K小于或等于第三导电通孔的数目；第N隔离层对应第2N-2导电通孔的位置有与第2N-2导电通孔一一对应连接的第2N-1导电通孔，第N导电层上有相互独立且与第2N-1导电通孔连接的Q个电极，Q小于或等于第2N-1导电通孔的数目，其中，如果N等于2，则本实施例中的K与Q相同。第N导电层上对应第一区域中导电结构位置的电极和对应第二区域中电极位置的电极一一对应电连接。第N导电层上对应光输入/输出区域的位置不设置高反射率的材料。第N导电层由金属、多晶硅或掺杂硅构成。
可选的，第一导电层至第N导电层中对应第一区域中导电结构位置的电极数量的总和大于或等于MEMS芯片上第一区域的导电结构的数量，第一导电层至第N导电层中对应第二区域中电极位置的电极数量的总和大于或等于MEMS芯片上第二区域的电极的数量，也就是说允许有空余电极。
本实施中，通过设置多个隔离层和导电层，实现将第一区域中的所有导电结构连接到第二区域的电极上去。
图10为本申请提供的又一种MEMS芯片的MEMS器件层实施例的结构示意图，在上述实施例的基础上，MEMS器件层100包括第一区域和多个第二区域，第二区域为电极排布区域，如图10所示，电极排布区域可以是分成多块，位于MEMS芯片的不同位置，便于电极向各个方向电走线。隔离层和导电层的结构与上述实施例中相同，此处不再赘述。
进一步地，当MEMS芯片上的第一区域中需要走线出来的导电结构数量非常多时(例如一万以上)，这时即使走线到了电极排布区域，也会比较难以封装。为解决这一问题，有两种可实施的方式，作为一种可实施的方式，在上述实施例的基础上，第一区域上方有隔离装置，第二区域中的电极间距小于第一阈值，第一阈值例如为100微米，导电结构和第二区域中的电极上设置铜柱凸点。
作为另一种可实施的方式，在上述实施例的基础上，在第二区域上焊接有电学开关芯片，例如焊接上1x16的电学开关芯片，1x16的电学开关芯片焊接在第二区域上，通过传统的电学封装技术将1x16的电学开关芯片引到PCB板上，该实施方式下可减少MEMS芯片到PCB板需要焊接的电极数量，因为只需要将焊接上去的1x16的电学开关芯片的控制信号电极连接到PCB板上即可，易于更换损坏的1x16的电学开关芯片，1x16的电学开关芯片和MEMS芯片之间电连接的可靠性更高。
图11为本申请提供的一种MEMS芯片电封装方法的流程图，MEMS芯片包括MEMS器件层、第一隔离层和第一导电层，MEMS器件层包括第一区域和至少一个第二区域，第一区域包括MEMS可动结构和导电结构，导电结构分布在MEMS可动结构之间，第二区域为电极排布区域，导电结构与第二区域中的电极在MEMS芯片的上表面电学绝缘，如图11所示，本实施例的方法可以包括：
S101、在MEMS器件层的下方依次排布第一隔离层和第一导电层。
其中，第一隔离层对应第一区域中的导电结构位置和第二区域中的电极位置设置相应数目的第一导电通孔，第一隔离层除第一导电通孔之外的区域由电学绝缘材料制成。第一导电层上存在相互独立的M个电极，M个电极分别与M个第一导电通孔连接，M为正整数，M根据导电结构数目和第二区域中的电极数目设置。可选的，第一导电层由金属、多晶硅或掺杂硅构成。
S102、在第一导电层上将对应第一区域中导电结构位置设置的电极和对应第二区域中电极位置设置的电极一一对应电连接。
其中，第一导电层上除电极之外的区域均填充电学绝缘材料。
进一步地，M小于导电结构数目和第二区域中的电极数目之和时，方法还包括：
S103、在第一导电层的下方依次排布第N隔离层和第N导电层，N为大于或等于2的正整数。
其中，第一导电层上除M个电极之外的区域中设置与第一导电通孔一一对应连接的第二导电通孔；第N隔离层对应第2N-2导电通孔的位置设置与第2N-2导电通孔一一对应连接的第2N-1导电通孔；第N导电层上设置相互独立且与第2N-1导电通孔连接的Q个电极，Q小于或等于第2N-1导电通孔的数目。
S104、在第N导电层上将对应第一区域中导电结构位置设置的电极和对应第二区域中电极位置设置的电极一一对应电连接。
可选的，第一导电层由金属、多晶硅或掺杂硅构成，第N导电层由金属、多晶硅或掺杂硅构成。
进一步地，MEMS器件层还包括光输入/输出区域，本实施例的方法还包括：在第一导电层上对应光输入/输出区域的位置设置高反射率的材料。通过设置高反射率的材料，可降低光输入/输出区域的耦合损耗。
本实施例的方法与前述装置实施例的技术方案的实现原理类似，此处不再赘述。
本实施例提供的MEMS芯片电封装方法，通过在MEMS器件层下方依次排布第一隔离层和第一导电层，第一隔离层对应第一区域中的导电结构位置和第二区域中的电极位置有相应数目的第一导电通孔，第一导电层上设置相互独立且与第一导电通孔连接的M个电极，将第一区域中的导电结构和第二区域与中的电极“一一对应”的电连接。从而将MEMS器件层中第一区域中的导电结构“一一对应”的引到了第二区域中，实现了MEMS-SOI芯片的电封装，且第一区域与需要封装的电极排布区域分隔开了，第一区域中的MEMS可动结构能够通过添加隔离装置来进行保护，MEMS-SOI芯片的电封装可以与标准电封装工艺兼容，从而有利于降低成本。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (11)

1.一种MEMS芯片，其特征在于，所述MEMS芯片包括MEMS器件层、第一隔离层和第一导电层，
所述MEMS器件层包括第一区域和至少一个第二区域，所述第一区域包括MEMS可动结构和导电结构，所述导电结构分布在所述MEMS可动结构之间，所述第二区域为电极排布区域，所述导电结构与所述第二区域中的电极在所述MEMS芯片的上表面电学绝缘；
所述第一隔离层位于所述MEMS器件层下方，所述第一隔离层对应所述第一区域中的导电结构位置和所述第二区域中的电极位置有相应数目的第一导电通孔；
所述第一导电层位于所述第一隔离层下方，所述第一导电层上存在相互独立的M个电极，所述M个电极分别与M个所述第一导电通孔连接，其中，M为正整数，M根据所述导电结构数目和所述第二区域中的电极数目设置；
所述第一导电层上对应所述第一区域中导电结构位置的电极和对应所述第二区域中电极位置的电极一一对应电连接。
2.根据权利要求1所述的MEMS芯片，其特征在于，还包括：
位于所述第一导电层的下方的第N隔离层和位于所述第N隔离层下方的第N导电层，N为大于或等于2的正整数；
所述第一导电层上除所述M个电极之外的区域中有与所述第一导电通孔一一对应连接的第二导电通孔，M小于所述导电结构数目和所述第二区域中的电极数目之和；
所述第N隔离层对应所述第2N-2导电通孔的位置有与所述第2N-2导电通孔一一对应连接的第2N-1导电通孔；
所述第N导电层上有相互独立且与第2N-1导电通孔连接的Q个电极，Q小于或等于第2N-1导电通孔的数目；
所述第N导电层上对应所述第一区域中导电结构位置的电极和对应所述第二区域中电极位置的电极一一对应电连接。
3.根据权利要求2所述的MEMS芯片，其特征在于，所述第一导电层由金属、多晶硅或掺杂硅构成，所述第N导电层的材料为金属、多晶硅或掺杂硅中的一种。
4.根据权利要求1～3任一项所述的MEMS芯片，其特征在于，所述MEMS器件层还包括光输入/输出区域，所述第一导电层上对应所述光输入/输出区域的位置存在高反射率的材料。
5.根据权利要求4所述的MEMS芯片，其特征在于，所述第一区域上方有隔离装置，所述第二区域中的电极间距小于第一阈值，所述导电结构和所述第二区域中的电极上有铜柱凸点。
6.根据权利要求5所述的MEMS芯片，其特征在于，所述第一阈值为100微米。
7.根据权利要求4所述的MEMS芯片，其特征在于，所述第二区域上焊接有电学开关芯片。
8.一种MEMS芯片电封装方法，其特征在于，MEMS芯片包括MEMS器件层、第一隔离层和第一导电层，所述MEMS器件层包括第一区域和至少一个第二区域，所述第一区域包括MEMS可动结构和导电结构，所述导电结构分布在所述MEMS可动结构之间，所述第二区域为电极排布区域，所述导电结构与所述第二区域中的电极在所述MEMS芯片的上表面电学绝缘，所述方法包括：
在所述MEMS器件层的下方依次排布第一隔离层和第一导电层；
其中，所述第一隔离层对应所述第一区域中的导电结构位置和所述第二区域中的电极位置设置相应数目的第一导电通孔；
所述第一导电层上存在相互独立的M个电极，所述M个电极分别与M个所述第一导电通孔连接，其中，M为正整数，M根据所述导电结构数目和所述第二区域中的电极数目设置；
在所述第一导电层上将对应所述第一区域中导电结构位置设置的电极和对应所述第二区域中电极位置设置的电极一一对应电连接。
9.根据权利要求8所述的方法，其特征在于，M小于所述导电结构数目和所述第二区域中的电极数目之和，所述方法还包括：
在所述第一导电层的下方依次排布第N隔离层和第N导电层，N为大于或等于2的正整数；
所述第一导电层上除所述M个电极之外的区域中设置与所述第一导电通孔一一对应连接的第二导电通孔；
所述第N隔离层对应所述第2N-2导电通孔的位置设置与所述第2N-2导电通孔一一对应连接的第2N-1导电通孔；
所述第N导电层上设置相互独立且与第2N-1导电通孔连接的Q个电极，Q小于或等于第2N-1导电通孔的数目；
在所述第N导电层上将对应所述第一区域中导电结构位置设置的电极和对应所述第二区域中电极位置设置的电极一一对应电连接。
10.根据权利要求8所述的方法，其特征在于，所述第一导电层的材料为金属、多晶硅或掺杂硅中的一种，所述第N导电层的材料为金属、多晶硅或掺杂硅中的一种。
11.根据权利要求8～10任一项所述的方法，其特征在于，所述MEMS器件层还包括光输入/输出区域，所述方法还包括：
在所述第一导电层上对应所述光输入/输出区域的位置设置高反射率的材料。
CN201710267612.0A 2017-04-21 2017-04-21 Mems芯片及其电封装方法 Active CN108726470B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710267612.0A CN108726470B (zh) 2017-04-21 2017-04-21 Mems芯片及其电封装方法
PCT/CN2018/082295 WO2018192379A1 (zh) 2017-04-21 2018-04-09 Mems芯片及其电封装方法
EP18787562.0A EP3597591B1 (en) 2017-04-21 2018-04-09 Mems chip and electrical encapsulation method therefor
US16/657,432 US11242243B2 (en) 2017-04-21 2019-10-18 MEMS chip and electrical packaging method for MEMS chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710267612.0A CN108726470B (zh) 2017-04-21 2017-04-21 Mems芯片及其电封装方法

Publications (2)

Publication Number Publication Date
CN108726470A true CN108726470A (zh) 2018-11-02
CN108726470B CN108726470B (zh) 2020-02-21

Family

ID=63856243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710267612.0A Active CN108726470B (zh) 2017-04-21 2017-04-21 Mems芯片及其电封装方法

Country Status (4)

Country Link
US (1) US11242243B2 (zh)
EP (1) EP3597591B1 (zh)
CN (1) CN108726470B (zh)
WO (1) WO2018192379A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1637457A (zh) * 2004-01-09 2005-07-13 三星电机株式会社 光学开关及其制造方法
CN101628705B (zh) * 2008-07-14 2012-10-31 欧姆龙株式会社 基板接合方法和电子部件
US8569164B2 (en) * 2011-02-24 2013-10-29 Industry-Academic Cooperation Foundation, Dankook University Through substrate structure, device package having the same, and methods for manufacturing the same
US20140151823A1 (en) * 2011-07-22 2014-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mems devices and methods of forming same
CN103890635A (zh) * 2011-10-21 2014-06-25 高通Mems科技公司 机电系统装置
WO2016038984A1 (ja) * 2014-09-09 2016-03-17 日立オートモティブシステムズ株式会社 物理量センサ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960132A (en) * 1997-09-09 1999-09-28 At&T Corp. Fiber-optic free-space micromachined matrix switches
US6396976B1 (en) * 1999-04-15 2002-05-28 Solus Micro Technologies, Inc. 2D optical switch
JP4089215B2 (ja) * 2001-09-17 2008-05-28 株式会社ニコン マイクロアクチュエータ、並びに、これを用いたマイクロアクチュエータ装置、光スイッチ及び光スイッチアレー
WO2003042094A2 (en) * 2001-11-09 2003-05-22 Movaz Networks, Inc. Multi-chip module integrating mems mirror array with electronics
JP4550653B2 (ja) * 2005-04-15 2010-09-22 富士通株式会社 マイクロ可動素子および光スイッチング装置
US7659617B2 (en) * 2006-11-30 2010-02-09 Tessera, Inc. Substrate for a flexible microelectronic assembly and a method of fabricating thereof
US9868631B2 (en) * 2013-09-16 2018-01-16 Ciena Corporation Systems and methods for MEMS-based cross-point electrical switching

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1637457A (zh) * 2004-01-09 2005-07-13 三星电机株式会社 光学开关及其制造方法
CN101628705B (zh) * 2008-07-14 2012-10-31 欧姆龙株式会社 基板接合方法和电子部件
US8569164B2 (en) * 2011-02-24 2013-10-29 Industry-Academic Cooperation Foundation, Dankook University Through substrate structure, device package having the same, and methods for manufacturing the same
US20140151823A1 (en) * 2011-07-22 2014-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mems devices and methods of forming same
CN103890635A (zh) * 2011-10-21 2014-06-25 高通Mems科技公司 机电系统装置
WO2016038984A1 (ja) * 2014-09-09 2016-03-17 日立オートモティブシステムズ株式会社 物理量センサ

Also Published As

Publication number Publication date
CN108726470B (zh) 2020-02-21
US20200048076A1 (en) 2020-02-13
WO2018192379A1 (zh) 2018-10-25
US11242243B2 (en) 2022-02-08
EP3597591A1 (en) 2020-01-22
EP3597591A4 (en) 2020-03-25
EP3597591B1 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
CN103782383B (zh) 偏差补偿的多晶片封装
US6583645B1 (en) Field programmable optical arrays
CN102315845B (zh) 半导体集成电路
CN105099423B (zh) 利用三维晶片堆叠的可扩展的交叉点开关的电路及方法
CN106206533A (zh) 具有光学互连结构的半导体封装
US20150147060A1 (en) Hybrid electro-optical distributed software-defined data center architecture
CN107068663B (zh) 具有光接口的半导体芯片封装
CN102934223A (zh) 具有介入物的内建非凹凸层封装设计
CN103094261A (zh) 电子组件装置和关联方法
JP2017509933A (ja) 光相互コネクタ、光電子チップシステム及び光信号共有方法
CN103370650A (zh) 波导型光开关
CN108711565A (zh) 一种显示基板及其制作方法、显示面板
CN107431065B (zh) 堆叠式封装配置及其制造方法
KR102240456B1 (ko) 광학적 관통 비아를 가지는 반도체 소자
CN108726470A (zh) Mems芯片及其电封装方法
CN102398886B (zh) 具微机电元件的封装结构及其制法
KR20220005651A (ko) 공존하는 네트워크 온 레이어들
CN111226323B (zh) 用于超导谐振器的器件、方法和系统
CN104766847A (zh) 导通孔结构、封装结构以及光感测元件封装
JP6449461B2 (ja) 半導体スイッチ装置
CN102543572A (zh) Mems开关器件、逻辑门以及集成电路
CN108519763B (zh) 控制电路和设备控制方法
CN208948842U (zh) Mems微镜封装结构
KR100439140B1 (ko) 반도체 장치
CN102074422A (zh) 一种基于mems开关的开关阵列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant