CN208948842U - Mems微镜封装结构 - Google Patents
Mems微镜封装结构 Download PDFInfo
- Publication number
- CN208948842U CN208948842U CN201821371864.4U CN201821371864U CN208948842U CN 208948842 U CN208948842 U CN 208948842U CN 201821371864 U CN201821371864 U CN 201821371864U CN 208948842 U CN208948842 U CN 208948842U
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- mems
- mems micromirror
- encapsulating structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型公开了一种MEMS微镜封装结构，包括：芯片层，所述芯片层上设置有多个第一焊盘；多个导电柱，设置在所述芯片层上且分别与所述第一焊盘连接，所述导电柱间形成有容纳MEMS微镜的空腔；MEMS基底层，由所述多个导电柱支撑且通过所述多个导电柱与所述第一焊盘电连接，所述MEMS基底层具有与所述空腔相对应的开口；盖帽，设置在所述MEMS基底层的所述开口上。解决了如何将MEMS微镜与其他异质芯片进行封装的问题，达到了将MEMS微镜与其他异质芯片进行封装的目的。
Description
技术领域
本实用新型涉及半导体封装技术领域，具体涉及一种MEMS微镜封装结构。
背景技术
微机电系统(Micro-Electro-Mechanical Systems，简称MEMS)是将微电子技术与机械工程融合到一起的一种工业技术，它的操作范围在微米范围内。MEMS是一种全新的必须同时考虑多种物理场混合作用的研发领域，相对于传统的机械，它们的尺寸更小，最大的不超过一个厘米，甚至仅仅为几个微米，其厚度就更加微小。MEMS微镜是指采用光学MEME技术制造的，把微光反射镜与MEMS驱动器集成在一起的光学MEMS器件。由于其较小的体积和功耗及较大的扫描角度，在光学扫描和光纤通讯中得到广泛的应用。
随着微电子机械系统(MEMS)的快速发展，科研机构和企业大量研发出MEMS芯片，但大部分难以投入实际生产，其中主要的原因之一就是受限于相对落后的MEMS封装技术。特别是对于MEMS微镜，随着阵列微镜的推出，传统的封装形式已经无法满足其较高的输入输出的需求，阵列微镜的工作模式也需要MEMS微镜需要与其他异质芯片进行集成。
以专用集成电路(Application Specific Integrated Circuit，简称ASIC)为例，ASIC在集成电路界被认为是一种为专门目的而设计的集成电路，其特点是可以面向特定用户的需求。因而，将MEMS微镜与ASIC芯片集成，可以通过ASIC芯片调整电压和电流的强度来控制MEMS微镜。而在现有技术中，如何将MEMS微镜与ASIC芯片进行封装是半导体器件领域一个亟待解决的问题。
实用新型内容
有鉴于此，本实用新型实施例提供了一种MEMS微镜封装结构，以解决如何将MEMS微镜与其他异质芯片进行封装的问题。
根据第一方面，本实用新型实施例提供了一种MEMS微镜封装结构，包括：芯片层，所述芯片层上设置有多个第一焊盘；多个导电柱，设置在所述芯片层上且分别与所述第一焊盘连接，所述导电柱间形成有容纳MEMS微镜的空腔；MEMS基底层，由所述多个导电柱支撑且通过所述多个导电柱与所述第一焊盘电连接，所述MEMS基底层具有与所述空腔相对应的开口；盖帽，设置在所述MEMS基底层的所述开口上。
根据第一方面，在第一方面第一实施方式中，所述芯片层包括：芯片；与所述芯片的引脚相连的多条导线，所述多条导线中的至少一部分将对应的所述芯片的引脚与所述第一焊盘电连接。
根据第一方面，在第一方面第二实施方式中，所述芯片层通过塑封层封装。
根据第一方面第一实施方式，在第一方面第二实施方式中，所述芯片层上还设置有多个第二焊盘，所述多条导线中的另一部分将对应的所述芯片的引脚与所述第二焊盘电连接，所述第二焊盘通过引线与PCB基板连接。
根据第一方面，在第一方面第四实施方式中，所述芯片层包括：芯片；
与所述芯片的引脚连接的重布线层，所述重布线层通过导电柱与所述第一焊盘连接。
根据第一方面第四实施方式，在第一方面第五实施方式中，所述芯片层通过塑封层封装。
根据第一方面第四实施方式，在第一方面第六实施方式中，所述芯片层下方还设置有与所述重布线层连接的焊球，所述MEMS微镜封装结构通过所述焊球与PCB基板连接。
根据第一方面第六实施方式，在第一方面第七实施方式中，所述芯片通过金线键合或者倒装芯片的方式与所述PCB基板连接。
根据第一方面第一实施方式至第七实施方式，在第一方面第八实施方式中，所述芯片为ASIC芯片。
在本实用新型实施方式中，MEMS微镜封装结构包括：芯片层，所述芯片层上设置有多个第一焊盘；多个导电柱，设置在所述芯片层上且分别与所述第一焊盘连接，所述导电柱间形成有容纳MEMS微镜的空腔；MEMS基底层，由所述多个导电柱支撑且通过所述多个导电柱与所述第一焊盘电连接，所述MEMS基底层具有与所述空腔相对应的开口以及盖帽，设置在所述MEMS基底层的所述开口上。本实用新型通过上述封装结构，解决了如何将MEMS微镜与其他异质芯片进行封装的问题，达到了将MEMS微镜与其他异质芯片进行封装的目的。
附图说明
通过参考附图会更加清楚的理解本实用新型的特征和优点，附图是示意性的而不应理解为对本实用新型进行任何限制，在附图中：
图1示出了根据本实用新型实施例一种可选的MEMS微镜封装结构的示意图；
图2示出了根据本实用新型实施例又一种可选的MEMS微镜封装结构的示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，所述实施例的示例在附图中示出，其中附图中部分结构直接给出了优选的结构材料，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。需要说明的是，参考附图描述的实施例是示例性的，实施例中表明的结构材料也是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制，本实用新型各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
实施例一
根据本发明实施例，提供了一种MEMS微镜封装结构，如图1所示，该MEMS微镜封装结构包括：
芯片层10，芯片层10上设置有多个第一焊盘110，芯片层10还包括：芯片120；与芯片120的引脚相连的多条导线，多条导线中的至少一部分将对应的芯片120的引脚与第一焊盘110电连接，多条导线可以布设在通孔130内。芯片层10上还设置有多个第二焊盘140，多条导线中的另一部分将对应的芯片120的引脚与第二焊盘140电连接，第二焊盘140通过引线与PCB基板50连接。
多个导电柱20，设置在芯片层10上且分别与第一焊盘110连接，导电柱20间形成有容纳MEMS微镜310的空腔；其中，导电柱20的材质可以为铜。
MEMS基底层30，由多个导电柱20支撑且通过多个导电柱20与第一焊盘110电连接，MEMS基底层30具有与空腔相对应的开口；
盖帽40，设置在MEMS基底层30的开口上。盖帽40可以是对通信波长透明的材料，一方面可以形成容纳MEMS微镜310运动的密闭空间，另一方面可以作为光窗，光线可以通过该部分进入容纳MEMS微镜310的空腔内。
在本实用新型实施例中，MEMS微镜封装结构包括：芯片层，所述芯片层上设置有多个第一焊盘；多个导电柱，设置在所述芯片层上且分别与所述第一焊盘连接，所述导电柱间形成有容纳MEMS微镜的空腔；MEMS基底层，由所述多个导电柱支撑且通过所述多个导电柱与所述第一焊盘电连接，所述MEMS基底层具有与所述空腔相对应的开口以及盖帽，设置在所述MEMS基底层的所述开口上。本实用新型通过上述封装结构，解决了如何将MEMS微镜与其他异质芯片进行封装的问题，达到了将MEMS微镜与其他异质芯片进行封装的目的。
在本实用新型一种可选的实施方式中，芯片层10可以通过塑封层封装。在封装流程上，可以是在将芯片120以及与芯片120的引脚相连的多条导线通过fan-out工艺或者embedded substrate技术，通过塑封料对芯片进行埋入集成，形成塑封层。
需要说明的是，在本实用新型实施例中，上述芯片可以是ASIC芯片，在MEMS微镜与ASIC芯片集成后，ASIC芯片会实时计算微镜的位置，从而可以通过调整电压和电流强度来控制微镜，提高微镜的重复性和稳定性。
实施例二
本实用新型实施例提供了一种MEMS微镜封装结构，如图2所示，该MEMS微镜封装结构包括：
芯片层10，芯片层10上设置有多个第一焊盘110；芯片层10可以包括：芯片120，与芯片120的引脚连接的重布线层160，重布线层160通过导电柱170与第一焊盘110连接。
多个导电柱20，设置在芯片层10上且分别与第一焊盘110连接，导电柱20间形成有容纳MEMS微镜310的空腔；
MEMS基底层30，由多个导电柱20支撑且通过多个导电柱20与第一焊盘110电连接，MEMS基底层30具有与空腔相对应的开口；
盖帽40，设置在MEMS基底层30的开口上。盖帽40可以是对通信波长透明的材料，一方面可以形成容纳MEMS微镜310运动的密闭空间，另一方面可以作为光窗，光线可以通过该部分进入容纳MEMS微镜310的空腔内。
在本实用新型实施例中，通过上述封装结构，解决了将MEMS微镜与其他异质芯片进行封装的问题，达到了将MEMS微镜与其他异质芯片进行封装的目的。
在本实用新型一种可选的实施方式中，芯片层10可以通过塑封层封装。在具体的封装流程上，可以是先形成导电柱170，然后通过贴片工艺设置芯片120，对上述导电柱170以及芯片120通过塑封料进行封装，最后在封装后的塑封层内设置重布线层160。上述封装流程也可以是先形成重布线层160，然后形成导电柱170，继而通过贴片工艺设置芯片120，最后对上述重布线层160、导电柱170以及芯片120通过塑封料进行封装，形成塑封层。
在本实用新型一种可选的实施方式中，芯片层10下方还设置有与重布线层160连接的焊球60，MEMS微镜封装结构通过焊球60与PCB基板50连接。芯片120可以通过金线键合或者倒装芯片的方式与PCB基板60连接。
需要说明的是，在本实用新型实施例中，上述芯片可以是ASIC芯片，在MEMS微镜与ASIC芯片集成后，ASIC芯片会实时计算微镜的位置，从而可以通过调整电压和电流强度来控制微镜，提高微镜的重复性和稳定性。
虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本实用新型的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本实用新型保护范围内的同时，工艺步骤的次序可以变化。
此外，本实用新型的应用范围不局限于说明书中描述的特定实施例的结构。从本实用新型的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的结构，其中它们执行与本实用新型描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本实用新型可以对它们进行应用。因此，本实用新型所附权利要求旨在将这些结构包含在其保护范围内。
Claims (9)
1.一种MEMS微镜封装结构，其特征在于，包括：
芯片层，所述芯片层上设置有多个第一焊盘；
多个导电柱，设置在所述芯片层上且分别与所述第一焊盘连接，所述导电柱间形成有容纳MEMS微镜的空腔；
MEMS基底层，由所述多个导电柱支撑且通过所述多个导电柱与所述第一焊盘电连接，所述MEMS基底层具有与所述空腔相对应的开口；
盖帽，设置在所述MEMS基底层的所述开口上。
2.根据权利要求1所述的MEMS微镜封装结构，其特征在于，所述芯片层包括
芯片；
与所述芯片的引脚相连的多条导线，所述多条导线中的至少一部分将对应的所述芯片的引脚与所述第一焊盘电连接。
3.根据权利要求1所述的MEMS微镜封装结构，其特征在于，所述芯片层通过塑封层封装。
4.根据权利要求2所述的MEMS微镜封装结构，其特征在于，所述芯片层上还设置有多个第二焊盘，所述多条导线中的另一部分将对应的所述芯片的引脚与所述第二焊盘电连接，所述第二焊盘通过引线与PCB基板连接。
5.根据权利要求1所述的MEMS微镜封装结构，其特征在于，所述芯片层包括：
芯片；
与所述芯片的引脚连接的重布线层，所述重布线层通过导电柱与所述第一焊盘连接。
6.根据权利要求5所述的MEMS微镜封装结构，其特征在于，所述芯片层通过塑封层封装。
7.根据权利要求5所述的MEMS微镜封装结构，其特征在于，所述芯片层下方还设置有与所述重布线层连接的焊球，所述MEMS微镜封装结构通过所述焊球与PCB基板连接。
8.根据权利要求7所述的MEMS微镜封装结构，其特征在于，所述芯片通过金线键合或者倒装芯片的方式与所述PCB基板连接。
9.根据权利要求2-8任一项所述的MEMS微镜封装结构，其特征在于，所述芯片为ASIC芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821371864.4U CN208948842U (zh) | 2018-08-23 | 2018-08-23 | Mems微镜封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821371864.4U CN208948842U (zh) | 2018-08-23 | 2018-08-23 | Mems微镜封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208948842U true CN208948842U (zh) | 2019-06-07 |
Family
ID=66735694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821371864.4U Active CN208948842U (zh) | 2018-08-23 | 2018-08-23 | Mems微镜封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208948842U (zh) |
-
2018
- 2018-08-23 CN CN201821371864.4U patent/CN208948842U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6945712B1 (en) | Fiber optic field programmable gate array integrated circuit packaging | |
| CN102344110B (zh) | 微机电系统器件的方形扁平无引脚封装结构及方法 | |
| KR101467699B1 (ko) | 이미지 센서의 2단 패키징 방법 | |
| KR20060050656A (ko) | 플립칩 실장 기술을 이용한 반도체 패키지 | |
| CN101159279A (zh) | 半导体摄像元件及其制法、半导体摄像元件模块及装置 | |
| US6798943B2 (en) | Method and apparatus for integrating optical fibers with collimating lenses | |
| Hwang et al. | Flip chip packaging of digital silicon photonics MEMS switch for cloud computing and data centre | |
| JP2000010028A (ja) | 光学装置 | |
| JP2012182491A (ja) | ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール | |
| CN104051953A (zh) | 光耦合器件及其形成方法 | |
| CN104126137A (zh) | 用于光通信的装置和方法 | |
| CN106019490A (zh) | 一种1×n通道的mems光开关模块 | |
| CN106744646A (zh) | Mems芯片封装结构以及封装方法 | |
| CN208948842U (zh) | Mems微镜封装结构 | |
| CN208948843U (zh) | Mems微镜封装结构 | |
| CN105047615B (zh) | Mems传感器的封装结构及封装方法 | |
| CN104909327B (zh) | 基于中间层键合的mems光学芯片的封装结构及封装方法 | |
| CN102398886B (zh) | 具微机电元件的封装结构及其制法 | |
| CN105405777A (zh) | 一种大面积平行堆栈式封装结构和封装方法 | |
| CN203754411U (zh) | 一种双腔体mems混合集成金属封装结构 | |
| US7098535B2 (en) | Semiconductor package and packaging method using flip-chip bonding technology | |
| JP2006500600A (ja) | フリップチップ光電回路 | |
| CN107359173B (zh) | 图像传感器模组的装配方法 | |
| CN206417859U (zh) | Mems芯片封装结构 | |
| JP2011091332A (ja) | 光半導体装置およびその製造方法、並びに光半導体装置に嵌合する光コネクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |