CN108713184B - 在存储器装置中执行擦除暂停操作的方法和设备 - Google Patents

在存储器装置中执行擦除暂停操作的方法和设备 Download PDF

Info

Publication number
CN108713184B
CN108713184B CN201780014045.6A CN201780014045A CN108713184B CN 108713184 B CN108713184 B CN 108713184B CN 201780014045 A CN201780014045 A CN 201780014045A CN 108713184 B CN108713184 B CN 108713184B
Authority
CN
China
Prior art keywords
erase
memory
memory device
pause
host controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780014045.6A
Other languages
English (en)
Other versions
CN108713184A (zh
Inventor
A·S·马德拉斯瓦拉
Y·B·瓦克肖尔
C·哈拉米略
T·贝马尔赫德卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108713184A publication Critical patent/CN108713184A/zh
Application granted granted Critical
Publication of CN108713184B publication Critical patent/CN108713184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

公开了将擦除暂停特征用于存储器装置的示例，包括由存储器主机控制器向存储器装置发送擦除暂停启用设置和擦除段持续时间值。擦除暂停启用设置使得所述存储器装置将擦除操作作为多个擦除段来执行，并在所述擦除段之间暂停所述擦除操作。擦除段持续时间值指定用于擦除段的时间的长度。存储器主机控制器发起要在所述存储器装置处执行的擦除操作。在所述擦除操作被暂停时，存储器主机控制器发起要在存储器装置处执行的第二存储器操作。在存储器主机控制器确定第二存储器操作完成之后，存储器主机控制器发起所述擦除操作的恢复。

Description

在存储器装置中执行擦除暂停操作的方法和设备
相关申请
本申请为专利合作条约(PCT)专利申请，其要求享有2016年3月30日提交的美国专利申请No.15/085,291的优先权。在此通过引用将美国专利申请No.15/085,291的全文并入本文。
技术领域
本公开总体上涉及存储器装置，并且更具体而言，涉及用于在存储器装置中执行擦除暂停操作的方法和设备。
背景技术
非易失性存储器装置能够在延长的时间段内存储数据，而不需要通过加电来维持这种数据存储。通过改变基于晶体管的存储器单元的电气特性，以改变这种存储器单元如何对所施加的电压做出反应，从而将信息写入固态存储器装置，例如闪存存储器装置。固态存储器装置中的不同存储器单元的电气特性代表二进制位，其可以响应于施加的输入电压而被存储器单元的感测输出电压读取。
当数据要被擦除或重新写入闪存存储器装置中时，由存储器主机控制器向闪存存储器装置发出擦除命令。为了执行擦除操作，闪存存储器装置必须要生成大电压以施加到要擦除的目标存储器单元。此外，必须要在特定持续时间内向目标存储器单元施加电压，以确保将存储器单元的电气特性改变为反映擦除状态。这种电压生成和电压施加需要大量时间，这使得擦除操作比其它存储器存取操作更长。
附图说明
图1A是根据本公开的教导的与可以用于执行自动擦除暂停操作的示例性存储器装置电路连接的示例性存储器主机控制器。
图1B是根据本公开的教导的可以用于实施图1A的示例性存储器主机控制器和示例性存储器装置以执行自动擦除暂停操作的示例性配置。
图2是示例性时间线，其示出了示例性自动擦除暂停操作。
图3是图1A和图1B的示例性擦除段持续时间值的时序图。
图4是示例性操作有效性表。
图5是示例性状态寄存器位表，其示出了与自动擦除暂停操作相关联的存储器装置状态。
图6示出了示例性流程图，其代表根据本公开的教导的机器可读指令，所述指令可以被执行以实施图1A和图1B的示例性存储器主机控制器过程和示例性存储器装置过程，以执行自动擦除暂停操作。
图7是示例性流程图，其代表可以被执行以使用自动擦除暂停特征来暂停擦除操作的机器可读指令。
图8是示例性流程图，其代表可以被执行以从自动暂停状态恢复擦除操作的机器可读指令。
图9是流程图，其代表根据本公开的教导的可以被图1A和图1B的示例性存储器主机控制器执行以实施自动擦除暂停操作的机器可读指令。
图10是流程图，其代表根据本公开的教导的可以被图1A和图1B的示例性存储器装置执行以实施自动擦除暂停操作的机器可读指令。
图11是根据本公开的教导的示例性处理器平台，其能够执行图6-图10所代表的示例性计算机可读指令，以实施图1A和图1B的示例性存储器主机控制器和/或示例性存储器装置，以执行自动擦除暂停操作。
附图不是按比例的。只要有可能，就可以在所有附图和伴随的书面描述中使用相同的附图标记指示相同或相似的部分。
具体实施方式
本文所公开的示例可以用于在存储器装置中执行擦除暂停操作。本文所公开的示例使得存储器装置能够通过对存储器装置编程以在擦除操作完成之前暂停擦除操作，从而以自动方式实施擦除暂停操作(例如，自动擦除暂停操作)。通过在其完成之前暂停擦除操作，可以由存储器装置执行存储器主机控制器所请求的一个或多个其它存储器操作，而存储器主机控制器不需要等待存储器装置完成擦除操作，直到存储器主机控制器能够请求存储器装置执行另一存储器操作为止。通过这种方式，通过允许在不需要停止其它存储器操作直到完成正在进行的擦除操作的情况下执行那些存储器操作，本文所公开的示例能够显著提高存储器装置的处理量。例如，一些NAND存储器装置具有10毫秒(ms)的擦除操作时间。如果存储器主机控制器需要在正忙于擦除操作的NAND存储器装置上执行读或写操作，那么擦除操作时间对于主机而言变得可见。亦即，擦除操作时间影响存储器主机控制器的操作，因为在存储器主机控制器向NAND存储器装置发送额外命令时，由于必须等待擦除操作时间的持续时间(例如，10ms)，存储器主机控制器必须延迟。
存储器装置所需的擦除操作时间与其它存储器操作相比可能显著更长。例如，在NAND存储器装置中，读操作比擦除操作更快。在一些实例中，一些存储器操作比其它操作更快，因为它们在存储器装置中消耗的资源比更长的存储器操作所消耗的资源更少。这样一来，为了提高更快且需要更少存储器装置资源的存储器操作的处理量，本文公开的示例性自动擦除暂停技术使得能够在正在进行的擦除操作期间在存储器装置中插入这种更快的存储器操作(例如，读操作)，而无需等到存储器装置彻底完成擦除操作为止。亦即，本文公开的示例使得存储器装置能够自主操作以在擦除操作完成之前暂停正在进行的擦除操作，并允许在暂停正在进行的擦除操作的同时由存储器主机控制器请求并由存储器装置执行其它存储器操作。
相对于其它操作而言，本文所公开的示例对于使主机读操作优先化是有用的，例如，以最大化主机工作负载率所许可的主机到存储器接口带宽。例如，主机工作负载率指定若干其它存储器操作，例如，相对于若干擦除操作执行的读操作。
尽管本文所公开的一些示例是结合NAND存储器装置描述的，但可以结合任何其它类型的存储器装置使用本文所公开的示例，所述其它类型的存储器装置包括任何适当类型的非易失性存储器(例如，NOR闪存存储器、磁盘存储器等)或易失性存储器。
图1A是根据本公开的教导的与可以用于执行自动擦除暂停操作的示例性存储器装置104电路连接的示例性存储器主机控制器102。示例性存储器主机控制器102经由诸如数据总线、地址总线和/或控制信号的一个或多个总线与示例性存储器装置104电路连接。例示示例的存储器主机控制器102控制由存储器装置104执行的存储器操作。例如，存储器主机控制器102可以向存储器装置104发送命令，以使得存储器装置104执行存储器操作，例如读操作、写操作、擦除操作等。此外，示例性存储器主机控制器102向存储器装置104发送要写入的信息，并从存储器装置104接收读取的信息。例示示例的存储器装置104存储信息，例如数据和/或指令。示例性存储器装置104可以是适合实施本文公开的示例的任何类型的存储器装置。
为了使用示例性存储器装置104上的自动擦除暂停特征，示例性存储器主机控制器102对示例性存储器装置104编程以启用自动擦除暂停特征。在一些示例中，存储器主机控制器102可以在加电阶段期间(例如，对存储器主机控制器102和/或存储器装置104加电)对存储器装置104编程。例如，存储器主机控制器102可以被配置为(例如，利用寄存器设置或通过从CPU主机处理器接收命令)在加电阶段期间对存储器装置104编程，以启用或禁用存储器装置104中的自动擦除暂停特征。此外或替代地，示例性存储器主机控制器102可以在示例性存储器装置104的操作期间的任何时间对示例性存储器装置104中的自动擦除暂停特征编程。例如，存储器主机控制器102可以基于其它存储器命令是否在等待(例如，在命令队列中)由存储器主机控制器102处理而确定在向存储器装置104发送擦除命令之前启用或禁用自动擦除暂停特征。
在例示的示例中，为了启用擦除暂停特征，存储器主机控制器102向示例性存储器装置104发送示例性擦除暂停启用设置106和示例性擦除段持续时间值108。示例性擦除暂停启用设置106将存储器装置104配置为将擦除操作作为多个擦除段(例如，擦除操作段)执行并在擦除段之间暂停擦除操作。示例性擦除段持续时间值108指定存储器装置104在暂停擦除操作之前要执行擦除操作的一部分所花费的时间的长度。
在例示的示例中，在存储器主机控制器102利用用于启用自动擦除暂停特征的擦除暂停启用设置106并利用擦除段持续时间值108对存储器装置104编程之后，存储器主机控制器102可以发起要在存储器装置104处执行的擦除操作。例如，存储器主机控制器102可以从CPU主机处理器接收请求擦除指定地址或地址范围的擦除请求，并可以向存储器装置104发送对应的擦除命令。响应于从存储器主机控制器102接收到擦除命令，存储器装置104根据自动擦除暂停特征和擦除段持续时间值108执行擦除操作。例如，存储器装置104通过在擦除段之间暂停擦除操作而将擦除操作作为多个擦除段执行，擦除段具有等于擦除段持续时间值108的持续时间。
在第一擦除段期间执行擦除操作的一部分之后，存储器装置104暂停正在擦除的存储器块(例如，暂停的存储器块)上的擦除操作。在暂停擦除操作时，存储器主机控制器102发起要在存储器装置104处执行的另一存储器操作。例如，存储器主机控制器102可以从CPU主机处理器接收读请求，并在暂停擦除操作的同时向存储器装置104发送对应的读命令。
在存储器主机控制器102确定另一存储器操作完成之后，存储器主机控制器102发起擦除操作的恢复。例如，存储器主机控制器102可以向存储器装置104发送另一擦除命令以恢复擦除操作。在例示的示例中，存储器装置104通过继续进行擦除先前被暂停的同一存储器块(例如，暂停的存储器块)来恢复擦除操作。在本文所公开的示例中，完整的擦除操作包含擦除一个存储器块。亦即，每次擦除操作擦除一个存储器块。根据擦除段持续时间值108，存储器装置104可以将擦除操作分成超过两个擦除段，并可以将擦除操作暂停若干次。
图1B是可以用于实施图1A的示例性存储器主机控制器102和示例性存储器装置104以执行自动擦除暂停操作的示例性配置。在例示的示例中，存储器装置104是使用例如但不限于易失性或非易失性存储器中的任一个或其组合的任何存储器装置实施的。在一些示例中，存储器装置104是动态易失性存储器，其包括DRAM(动态随机存取存储器)或一些变体，例如同步DRAM(SDRAM)。在一些示例中，存储器装置104是块可寻址存储器装置，例如平面或3D NAND或NOR技术。于是，示例性存储器装置104还可以包括将来一代的非易失性装置，例如三维交点存储器装置，或任何其它类型的可寻址非易失性存储器装置，或使用硫属化物相变材料(例如，硫属化物玻璃)的存储器装置。在一些示例中，存储器装置104可以是或包括多阈值电平NAND闪存存储器、NOR闪存存储器、单电平或多电平相变存储器(PCM)、电阻式存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、并入忆阻器技术的磁阻随机存取存储器(MRAM)存储器、或自旋转移矩(STT)-MRAM、或以上存储器中的任何存储器的组合、或其它存储器。然而，可以使用任何其它适当类型的存储器装置实施示例性存储器装置104以实施本文公开的自动擦除暂停操作。在例示的示例中，存储器主机控制器102与示例性中央处理单元(CPU)主机处理器150电路连接。示例性CPU主机处理器150向存储器主机控制器102发送存储器存取请求。例如，CPU主机处理器150可以执行一个或多个软件或固件程序，其需要从存储器104读取信息，向存储器104写入信息，擦除存储器104中的信息等。
在例示的示例中，存储器主机控制器102包括示例性CPU主机接口152、示例性存储器主机处理器154、示例性命令队列156、示例性地址发生器158和示例性存储器接口162。同样在例示的示例中，存储器装置104包括示例性控制电路164、示例性地址电路166、示例性修整集寄存器(trim set register)168、示例性特征集寄存器170、示例性主机接口172、示例性状态寄存器174、示例性存储器单元阵列176、示例性定时电路178和示例性比较器180。
在例示的示例中，提供CPU主机接口152以将存储器主机控制器102通信耦合到CPU主机处理器150。在一些示例中，经由CPU主机接口152来维持存储器主机控制器102和CPU主机处理器150之间的永久连接。在其它示例中，存储器主机控制器102经由CPU主机接口152可移除地连接到CPU主机处理器150。例如，存储器主机控制器102和存储器104可以用于实施存储卡、USB闪存驱动器、固态驱动器(SSD)和/或可以经由任何适当的有线接口可移除地连接到主机系统的任何其它类型的存储装置，所述有线接口例如是通用串行总线(USB)接口、存储卡接口、串行高级技术附件(SATA)接口、并行高级技术附件(PATA)接口和集成驱动电子(IDE)接口、IEEE 1394(FireWire)接口等。在一些示例中，存储器主机控制器102可以经由无线接口(例如，蓝牙接口、Wi-Fi接口等)可移除地连接到CPU主机处理器150。在这种示例中，CPU主机接口152可以与无线电装置(例如，蓝牙无线电装置、Wi-Fi无线电装置等)电路连接，以在存储器主机控制器102和CPU主机处理器150之间执行无线通信。在一些示例中，存储器主机控制器102可以形成于与CPU主机处理器150相同的集成电路或装置中。
提供例示示例的存储器主机处理器154以控制存储器主机控制器102的操作。例如，存储器主机处理器154可以确定何时对存储器104编程以启用自动擦除暂停特征。在一些示例中，存储器主机处理器154在加电阶段期间对存储器104编程以启用自动擦除暂停特征。此外或替代地，存储器主机处理器154可以在存储器104的操作期间的任何时间对存储器104编程以启用或禁用自动擦除暂停特征。例如，在向存储器104发送擦除命令之前，存储器主机控制器102可以确定存储器104是否应当在执行擦除操作时使用自动擦除暂停特征。在一些示例中，存储器主机处理器154基于命令队列156中挂起的存储器操作命令的数量和/或类型而确定是否要在擦除暂停特征被禁用和擦除暂停特征被启用之间改变存储器104中的自动擦除暂停特征。例如，如果若干读命令在命令队列156中排队，则存储器主机处理器154可以确定在发起擦除命令之前启用存储器104中的自动擦除暂停特征以在擦除操作期间处理读命令。
在一些示例中，存储器主机处理器154还确定擦除段持续时间值108的持续时间，以控制在存储器装置104暂停擦除操作之前要过去多少时间。例如，擦除段持续时间值108可以由CPU主机处理器150指定或可以由存储器主机处理器154基于命令队列156中挂起的其它存储器命令的数量和/或类型来确定。示例性存储器主机处理器154还可以确定存储器104的状态，以确定例如存储器104何时基于自动擦除暂停特征而自动暂停了擦除操作。通过这种方式，示例性存储器主机处理器154可以在暂停正在进行的擦除操作的同时确定存储器主机控制器102何时能够向存储器104发送另一存储器命令。
向存储器主机控制器102提供例示的示例的命令队列156以存储存储器主机控制器102要向存储器104发送的存储器操作命令。例如，存储器主机控制器102可以从CPU主机处理器150接收存储器操作请求。为了为存储器操作请求服务，存储器主机控制器102存储命令队列156中的对应存储器操作命令。
向存储器主机控制器102提供例示示例的地址发生器158以生成对应于从CPU主机处理器150接收的存储器存取请求的存储器104的物理地址。例如，地址发生器158可以为读请求、写请求、擦除请求等生成物理地址。
向存储器主机控制器102提供例示的示例的存储器接口162以与存储器104接口连接/通信。例如，存储器接口162可以包括地址总线、数据总线和/或控制信号(例如，芯片启用(CE#)线、写启用(WE#)线、读启用(RE#)线、命令锁存启用(CLE)线、地址锁存启用(ALE)线、写保护(WP#)线、读/忙(R/B#)线等)。
提供例示的示例的控制电路164以控制存储器104的操作。向存储器104提供例示示例的地址电路166以将存储器主机控制器102所提供的物理地址解码成存储器单元阵列176中的存储器单元的列地址和行地址。例如，地址电路166可以包括地址寄存器，以存储来自存储器主机控制器102的物理地址。示例性地址电路166还可以包括用于选择存储器单元阵列176中的字线的行地址锁存器、以及用于选择存储器单元阵列176中的位线的列地址锁存器。通过这种方式，地址电路166可以基于物理地址启用存储器单元阵列176中要存取的目标存储器单元。
向存储器104提供例示示例的修整集寄存器168和特征集寄存器170以存储用于存储器104的不同方面的配置参数。在例示的示例中，修整集寄存器168实施在静态随机存取存储器(SRAM)中，并且特征集寄存器170实施在锁存器中。由于相对于锁存器(每位10个晶体管)，SRAM存储器单元用更少的晶体管(每位6个晶体管)来提供其位存储能力，所以对于写而言SRAM比锁存器更不灵活。这样一来，在一些示例中，向修整集寄存器168写入比向特征集寄存器168写入可能更受限(例如，可能被存取较不频繁和/或用于更有限的目的)。
在图1B的例示示例中，修整集寄存器168存储图1A的擦除段持续时间值108，并且特征集寄存器170存储图1A的擦除暂停启用设置106，因为擦除段持续时间值108的改变比擦除暂停启用设置106更不频繁。然而，在其它示例中，可以使用其它配置来存储擦除段持续时间值108和擦除暂停启用设置106。例如，擦除暂停启用设置106和擦除段持续时间值108都可以存储于修整集寄存器168中或都可以存储于特征集寄存器170中。
向存储器104提供例示示例的主机接口172以将存储器104通信耦合到存储器主机控制器102。例如，存储器104的主机接口172与存储器主机控制器102的存储器接口162电路连接。这样一来，主机接口172被提供有地址总线、数据总线和/或控制信号以与存储器主机控制器102的存储器接口162接口连接/通信。向存储器104提供例示示例的状态寄存器174以存储存储器104的状态信息。例如，状态寄存器174存储自动擦除暂停操作的状态。示例性主机接口172可以从存储器主机控制器102接收状态请求，并且响应于状态请求而向存储器主机控制器102返回状态寄存器174的状态位(例如，SR[7]-SR[0])。通过这种方式，示例性存储器主机控制器102可以判断擦除操作何时暂停以及擦除操作何时完成。例示示例的存储器单元阵列176包括基于来自存储器主机控制器102的写请求而存储信息的存储器单元的阵列。
向存储器104提供例示示例的示例性定时电路178以在擦除操作期间跟踪已过去的时间的长度，以方便判断何时满足擦除段持续时间值108。向存储器104提供例示示例的示例性比较器180以将擦除段持续时间值108与定时电路178所跟踪的已过去的时间的长度相比较。示例性比较器180能够输出指示由定时电路178所跟踪的已过去的时间的长度何时满足擦除段持续时间值108(例如，何时已过去的时间的长度大于或等于擦除段持续时间值108)的信号。通过这种方式，在将擦除暂停启用设置106设置成启用存储器装置104中的自动擦除暂停特征时，示例性控制电路164可以基于比较器180的输出而暂停正在进行的擦除操作。
尽管图1B中示出了实施图1A和图1B的存储器主机控制器102和存储器装置104的示例性方式，但可以组合、划分、重新布置、省略、消除和/或通过任何其它方式实施图1B中所示的元件、过程和/或装置中的一个或多个。此外，示例性CPU主机接口152、示例性存储器主机处理器154、示例性命令队列156、示例性地址发生器158、示例性存储器接口162、示例性控制电路164、示例性地址电路166、示例性修整集寄存器168、示例性特征集寄存器170、示例性主机接口172和示例性状态寄存器174、示例性存储器单元阵列176、示例性定时电路178、示例性比较器180和/或(更一般地)图1A和图1B的示例性存储器主机控制器102和/或示例性存储器装置104可以由硬件、软件、固件和/或硬件、软件和/或固件的任何组合来实施。于是，例如，示例性CPU主机接口152、示例性存储器主机处理器154、示例性命令队列156、示例性地址发生器158、示例性存储器接口162、示例性控制电路164、示例性地址电路166、示例性修整集寄存器168、示例性特征集寄存器170、示例性主机接口172和示例性状态寄存器174、示例性存储器单元阵列176、示例性定时电路178、示例性比较器180和/或(更一般地)示例性存储器主机控制器102和/或示例性存储器装置104中的任何装置可以由一个或多个模拟或数字电路、逻辑电路、可编程处理器、专用集成电路(ASIC)、可编程逻辑器件(PLD)和/或现场可编程逻辑器件(FPLD)来实施。在阅读本专利的要覆盖纯软件和/或固件实施方式的设备或系统权利要求中的任何权利要求时，示例性CPU主机接口152、示例性存储器主机处理器154、示例性命令队列156、示例性地址发生器158、示例性存储器接口162、示例性控制电路164、示例性地址电路166、示例性修整集寄存器168、示例性特征集寄存器170、示例性主机接口172和示例性状态寄存器174、示例性存储器单元阵列176、示例性定时电路178、示例性比较器180中的至少一个因此被明确定义为包括有形计算机可读存储装置或存储盘，例如存储软件和/或固件的存储器、数字通用盘(DVD)、压缩磁盘(CD)、蓝光盘等。再者，图1A和图1B的示例性存储器主机控制器102和/或示例性存储器装置104可以包括除了图1B所示之外的或取代图1B所示的一个或多个元件、过程和/或装置，和/或可以包括所示元件、过程和装置中的任何或全部中的超过一个。
图2是示例性时间线200，其示出了由图1A和图1B的示例性存储器装置104执行的示例性自动擦除暂停操作。例示示例的时间线200包括目标存储器块的示例性擦除初始化阶段202和示例性擦除操作阶段204。当在存储器装置104中启用自动擦除暂停特征时，示例性存储器装置104基于从存储器主机控制器102接收到擦除命令而执行擦除初始化阶段202和擦除操作阶段204。在擦除初始化阶段202中，示例性存储器装置104通过在擦除段213(例如，擦除操作段)期间执行擦除验证操作(EV_BEFORE_PULSE 206)来判断目标存储器块处于已擦除状态还是编程状态。在对应于擦除段214(例如，擦除操作段)的预编程208期间，示例性存储器装置104向目标存储器单元的字线施加软程序电压，以对存储器单元阵列(例如，图1B的存储器单元阵列176)进行预调节，以避免过度擦除。
在擦除操作阶段204期间，存储器装置104的示例性控制电路164在擦除段215(例如，擦除操作段)期间生成擦除脉冲210，以擦除存储器单元阵列176中要擦除的目标存储器块的目标存储器单元。示例性控制电路164然后控制在目标存储器单元上执行的真正擦除验证操作212，以验证擦除脉冲210成功擦除了目标存储器单元。在例示的示例中，通过验证被指示为MOD_1 222的第一1/4存储器块的字线(例如，目标存储器块的所有字线的第一1/4)，验证被指示为MOD_2 224的第二1/4存储器块的字线(例如，目标存储器块的所有字线的第二1/4)，验证被指示为MOD_3 226的第三1/4存储器块的字线(例如，目标存储器块的所有字线的第三1/4)，以及验证被指示为MOD_4 228的第四1/4存储器块的字线(例如，目标存储器块的所有字线的第四1/4)而在目标存储器块上执行真正擦除验证。
在例示的示例中，控制电路164通过将擦除验证操作作为多个擦除段216、217、218、219(例如，擦除操作段)来执行而控制真正擦除验证操作212，以验证跨越对应于擦除段216的示例性第一1/4存储器块222(MOD_1)、对应于擦除段217的示例性第二1/4存储器块224(MOD_2)、对应于擦除段218的示例性第三1/4存储器块226(MOD_3)、以及对应于擦除段219的示例性第四1/4存储器块228(MOD_4)的目标存储器单元的总数的擦除。
时间线200中示出了多个示例性暂停点232。当在存储器装置104中启用自动擦除暂停特征时，示例性暂停点232是在擦除初始化阶段202和擦除操作阶段204期间的点，在该点处，如果从前一暂停点232开始已经过去的时间的长度满足擦除段持续时间值108(图1A和图1B)，则控制电路164能够暂停正在进行的擦除操作。例如，擦除段持续时间值108指定在存储器装置104能够接下来在暂停点232之一暂停正在进行的擦除操作之前，相对于擦除操作的开始(例如，擦除初始化阶段202的开始)或相对于擦除操作的最近自动暂停状态必须要过去的时间的长度。通过这种方式，擦除段持续时间值108可以用于定义擦除段213、214、215、216、217、218、219的最小持续时间。在例示的示例中，控制电路164能够在EV_BEFORE_PULSE 206处生成擦除电压之前，在EV_BEFORE_PULSE 206和预编程208之间，在擦除脉冲210开始时，在擦除脉冲210和对应于第一1/4存储器块222(MOD_1)的擦除段216之间，在对应于第一1/4存储器块222(MOD_1)的擦除段216和对应于第二1/4存储器块224(MOD_2)的擦除段217之间，在对应于第二1/4存储器块224(MOD_4)的擦除段217和对应于第三1/4存储器块226(MOD_3)的擦除段218之间，在对应于第三1/4存储器块226(MOD_3)的擦除段218和对应于第四1/4存储器块228(MOD_4)的擦除段219之间，以及在对应于第四1/4存储器块228(MOD_4)的擦除段219之后，暂停正在进行的擦除操作。
在例示的示例中，通过在示例性暂停点232处暂停正在进行的擦除操作，存储器装置104为存储器主机控制器102提供机会以请求存储器装置104在完成正在进行的擦除操作之前在示例性暂停点232处执行其它存储器操作。通过这种方式，示例性存储器主机控制器102通过无需等待到存储器装置104中完成了整个擦除操作为止而显著减少或消除了其命令队列156中(图1B)中的其它存储器操作停止被处理。在例示的示例中，存储器装置104可以基于从存储器主机控制器102接收的后续擦除命令而恢复正在进行的擦除操作。例如，在存储器装置104已完成存储器主机控制器102在当前暂停点232所请求的另一存储器操作之后和/或在存储器主机控制器102确定在其命令队列156中没有要由存储器装置104执行的存储器操作命令时，存储器主机控制器102可以向存储器装置104发送另一擦除命令。
在一些示例中，存储器主机控制器102可以在暂停点232期间向存储器装置104发送一个或多个其它存储器操作命令。在其它示例中，如果没有这种其它存储器操作命令正在其命令队列156中等待，存储器主机控制器102可以不向存储器装置104发送任何存储器操作命令。在任何情况下，存储器主机控制器102在要恢复正在进行的擦除操作时向存储器装置104发送另一擦除命令。在例示的示例中，存储器主机控制器102发送后续擦除命令而非擦除重新开始命令，因为后续擦除命令使得存储器装置104在当前暂停点232处恢复暂停的存储器块处的正在进行的擦除操作(例如，恢复在暂停擦除操作之前完成的完整擦除段之后的后续擦除段上的擦除操作)。在例示的示例中，存储器主机控制器102不使用擦除重新开始命令来恢复正在进行的擦除操作，因为擦除重新开始命令会使得存储器装置104从起始处(例如，初始存储器块)重新开始正在进行的擦除操作而不是恢复当前暂停的存储器块处的正在进行的擦除操作。
图3是示例性擦除段持续时间值108(图1A和图1B)的时序图300。在例示的示例中，擦除段持续时间值108由自动擦除暂停持续时间加上开销时间(即，tAESPD)表示。在例示的示例中，开销时间解释了存储器装置104中的电路的延迟特性。这种延迟可以包括信号通过电路的传播延迟、与斜升电压相关联的延迟、与充电电容器相关联的延迟等。
在本文所公开的示例中，擦除段持续时间值108被指定为具有大于图2的擦除脉冲210的擦除脉冲时间的最小持续时间。通过这种方式，在擦除脉冲210期间不暂停正在进行的擦除操作。在擦除脉冲210期间暂停正在进行的擦除操作可能导致存储器装置104不正确地检测擦除脉冲210，从而开始图2的真正擦除验证操作212。在本文所公开的示例中，擦除段持续时间值108被指定为具有小于或等于块擦除时间(即，tBERS)的最大持续时间。例如，块擦除时间是存储器装置104擦除单个存储器地址块所需的时间量。
本文所公开的示例可以用于实施针对单平面擦除操作或多平面擦除操作的自动擦除暂停操作。在单平面擦除操作中，存储器装置104擦除单个存储器块。在多平面擦除操作中，存储器装置104同时从不同平面擦除多个存储器块。例如，多平面擦除操作可以用于被配置成包括多个平面的存储器装置中，其中可以同时执行多个平面中的独立操作。
在图3所示的示例中，存储器装置104在等于擦除段持续时间值108的长度的时间期间执行擦除操作的一部分。例如，存储器装置104可以在擦除段214期间执行擦除验证操作，以擦除验证图2的第一1/4存储器块222(MOD_1)。在到达暂停点232(图2)并且在存储器装置104执行擦除操作的部分时所过去的时间的长度满足擦除段持续时间值108时，存储器装置104暂停擦除操作。在一些示例中，直到满足擦除段持续时间值108之后才到达暂停点232。在这种示例中，直到满足擦除段持续时间值108之后的某个时间(例如，在满足擦除段持续时间值108之后到达暂停点232时)才暂停擦除操作。在暂停擦除操作时，存储器装置104执行由存储器主机控制器102请求的一个或多个其它存储器操作(例如，由一个或多个其它存储器操作命令指定)。在完成一个或多个其它存储器操作时，存储器主机控制器102向存储器装置104发送擦除命令，以恢复暂停的存储器块处的擦除操作。
图4是示例性操作有效性表400。在本文公开的示例中，在存储器装置104处于自动擦除暂停状态时，存储器装置104从存储器主机控制器102接受所有命令。然而，在自动擦除暂停状态期间并非所有命令都有效。示例性操作有效性表400示出了针对由存储器主机控制器102请求的对应操作的有效和无效预期行为。无效操作的示例是对与由于自动擦除暂停而当前暂停的存储器块不同的块地址上的擦除的请求。无效操作的另一个示例是在当前自动擦除暂停操作期间不能由存储器装置104执行另一个擦除暂停和恢复操作。无效操作的另一个示例是在自动擦除暂停操作期间存储器装置104不能编程/写入到自动擦除暂停的块。无效操作的又一个示例是存储器装置104不能读取自动擦除暂停的块上的有效数据。图4中所示的无效操作仅是示例。在其它示例中，一个或多个这种无效操作可能是有效操作。
示例性操作有效性表400还示出了重置操作。在例示的示例中，在存储器主机控制器102在自动擦除暂停操作期间向存储器装置104发送重置命令时，取消被自动暂停的正在进行的擦除操作，并在示例性状态寄存器174(图1B)中清空正在进行的擦除操作的状态。
图5是用于指示与自动擦除暂停操作相关联的存储器装置状态的示例性状态寄存器位表500。示例性状态寄存器位表500示出了图1B的示例性状态寄存器174的四个状态位，SR[7]、SR[6]、SR[2]、SR[0]。在例示的示例中，第六状态寄存器位(SR[6])用于指示存储器装置104是否在忙于执行存储器操作(例如，擦除操作、读操作、写/编程操作等)。示例性第六状态寄存器位(SR[6])中的零(0)值指示存储器装置104正忙，并且示例性第六状态寄存器位(SR[6])中的一(1)值指示存储器装置104并未忙于执行存储器操作(即，SR[6]＝1表示装置准备好接受存储器操作命令)。结合第六状态寄存器位(SR[6])被设置为一(1)(表示存储器装置104不忙)示出了其它状态寄存器位SR[7]、SR[2]、SR[0]中的值的示例。在存储器装置104不忙时，这表示存储器装置104处于“装置就绪”状态，以使其能够从存储器主机控制器102接收另一个命令以执行对应的存储器操作。尽管在下文中结合图5的表将第七、第二和第零状态寄存器位SR[7]、SR[2]、SR[0]的不同值描述为指示存储器装置104的特定状态，在本文公开的示例中，基于第六状态寄存器位(SR[6])被设置为一(1)，不论第七、第二和第零状态寄存器位SR[7]、SR[2]、SR[0]的值是什么，存储器装置104都处于用于接收存储器命令的“装置就绪”状态。
状态寄存器位SR[7]、SR[2]、SR[0]的以下示例基于第六状态寄存器位(SR[6])被设置为一(1)(例如，存储器装置104处于“装置就绪”状态)。在例示的示例中，第七状态寄存器位(SR[7])为“写保护”位。例如，第七状态寄存器位(SR[7])中的一(1)值指示存储器操作命令(例如，写/编程命令、擦除命令、读命令等)被存储器装置104接受。第七状态寄存器位(SR[7])中的零(0)值指示存储器操作命令未被存储器装置104接受，因而不会被执行。同样在该例示的示例中，第二状态寄存器位(SR[2])指示何时使用本文公开的自动擦除暂停特征成功地自动暂停了擦除操作。将第二状态寄存器位(SR[2])设置成等于一(1)指示擦除操作已经成功地被自动暂停。将第二状态寄存器位(SR[2])清空为零(0)指示擦除操作完成。例如，当擦除操作在少于或等于擦除段持续时间值108的时间量内完成时(例如，图3的tAESPD)，存储器装置取消自动擦除暂停操作并将第二状态寄存器位(SR[2])中的值清空为零。这样一来，为了确定存储器装置104何时能够接受新的存储器操作命令，存储器主机控制器102可以检查状态寄存器174的第六状态寄存器位(SR[6])，并且为了确定存储器装置104何时已经成功地自动暂停了擦除操作，存储器主机控制器102可以检查状态寄存器174的第二状态寄存器位(SR[2])。
第零状态寄存器位(SR[0])指示擦除操作是否存在失败状态。例如，当第零状态寄存器位(SR[0])中为零(0)值时，存储器装置104要么成功地自动暂停了擦除操作，要么以通过状态完成了擦除操作。然而，第零状态寄存器位(SR[0])中的一(1)值表示以失败状态完成的擦除操作。
在例示的示例中，在将第七状态寄存器位(SR[7])、第六状态寄存器位(SR[6])、以及第二状态寄存器位(SR[2])中的每者设置为一(1)并将第零状态寄存器位(SR[0])清空为零(0)时，在示例性状态寄存器174中表示被成功地自动暂停的擦除操作的状态。在一些示例中，存储器主机控制器104可以仅检查第二状态寄存器位(SR[2])被设置为一(1)，以确定擦除操作被成功地自动暂停。在例示的示例中，在第七状态寄存器位(SR[7])和第六状态寄存器位(SR[6])中的每个被设置成一(1)时，并且在第二状态寄存器位(SR[2])和第零状态寄存器位(SR[0])中的每个被清空为零(0)时，在示例性状态寄存器174中表示以通过状态完成的擦除操作。在一些示例中，存储器主机控制器104可以仅检查第二状态寄存器位(SR[2])和第零状态寄存器位(SR[0])中的每个被清空为零(0)以确定擦除操作成功完成。
在例示的示例中，在第七状态寄存器位(SR[7])、第六状态寄存器位(SR[6])和第零状态寄存器位(SR[0])中的每个被设置为一(1)并且第二状态寄存器位(SR[2])被清空为零(0)时，在示例性状态寄存器174中表示以失败状态完成的擦除操作。在一些示例中，存储器主机控制器104可以仅检查第二状态寄存器位(SR[2])被清空为零(0)且第零状态寄存器位(SR[0])被设置为一(1)，以确定以失败状态完成的擦除操作。在例示的示例中，失败状态表示擦除操作未成功完全擦除目标存储器块的存储器单元。在一些示例中，若干问题中的任何问题都可能导致擦除操作失败，例如电路问题(例如，未生成擦除操作所需的电压)、与装置构造相关的存储器单元阵列缺陷(例如，连接不好、存储器单元中捕获的电子等)和/或存储器装置固件问题(例如，未为存储器单元阵列设置正确的偏压条件)。在一些示例中，响应于失败状态，存储器主机控制器102可以通过将失败的块(例如，擦除操作失败的一个或多个块)标记为坏并停止为任何后续存储器操作使用该块来对擦除失败做出响应。在其它示例中，可以额外或替代地使用处理擦除失败的其它方式。
同样在图5所示的示例中，当存储器主机控制器102在自动暂停正在进行的擦除操作的同时请求在暂停的块上执行程序操作或者请求在与暂停的块不同的块上执行擦除操作时，示例性状态寄存器174的第二状态寄存器位(SR[2])被示为无效。在请求这种操作中的任一种时，存储器104保持处于自动擦除暂停状态。
图6绘示了示例性流程图，其代表机器可读指令，所述指令可以由存储器主机控制器102(图1A和图1B)执行以实施示例性存储器主机控制器过程602并且可以由存储器装置104(图1A和图1B)执行以实施示例性存储器装置过程604，从而根据本公开的教导执行自动擦除暂停操作。在示例性存储器主机控制器过程602中，存储器主机控制器102向存储器装置104发送擦除暂停启用设置106(图1A)(方框606)。例如，存储器主机控制器102发送擦除暂停启用设置106以启用存储器装置104中的自动擦除暂停特征，以使得存储器装置104将擦除操作作为多个擦除段(例如，图2的擦除段213、214、215、216、217、218、219)来执行，并且在擦除段之间暂停擦除操作。在示例性存储器装置过程604中，存储器装置104对擦除暂停启用设置106编程(方框608)。例如，存储器装置104利用擦除暂停启用设置106对自身编程，以在存储器主机控制器102请求后续擦除操作时执行自动擦除暂停操作。
在示例性存储器主机控制器过程602中，存储器主机控制器102向存储器装置104发送擦除段持续时间值108(图1A)(方框610)。例如，存储器主机控制器102发送擦除段持续时间值108以指定在暂停擦除操作之前必须过去的时间的长度。通过这种方式，擦除段持续时间值108可以用于定义擦除段213、214、215、216、217、218、219的最小持续时间。在示例性存储器装置过程604中，存储器装置104对擦除段持续时间值108编程(方框612)。例如，存储器装置104存储擦除段持续时间值108以用于在擦除暂停启用设置106启用了自动擦除暂停特征时判断何时自动暂停擦除操作。
在示例性存储器主机控制器过程602中，示例性存储器主机控制器102发起擦除操作(方框614)。例如，存储器主机控制器102可以向存储器装置104发送擦除命令。在示例性存储器装置过程604中，存储器装置104开始擦除操作(方框616)。例如，存储器装置104可以基于从存储器主机控制器102接收的擦除命令而开始擦除操作。当示例性存储器装置104确定满足擦除段持续时间值108时，存储器装置104暂停擦除操作(方框618)。例如，存储器装置104能够在满足擦除段持续时间值108之后的暂停点232(图2)之一处暂停擦除操作。下文结合图7描述用于实施方框618的示例性过程。
在示例性存储器主机控制器过程602中，当存储器主机控制器102确定擦除操作被自动暂停时，存储器主机控制器102发起另一存储器操作(方框620)。在例示的示例中，在擦除操作的自动暂停状态期间，存储器主机控制器通过向存储器装置104发送存储器操作命令而发起另一存储器操作。例如，存储器主机控制器102能够基于读取存储器装置104的状态寄存器174(图1B)而自动暂停擦除操作。图5中示为SR[7]＝1、SR[6]＝1、SR[2]＝1、SR[0]＝0的状态寄存器位SR[7]、SR[6]、SR[2]、SR[0]的示例值指示存储器装置104在擦除操作被成功自动擦除暂停期间处于“装置就绪”状态，以使得存储器装置104能够从存储器主机控制器102接收另一存储器命令，以执行另一存储器操作(例如，读操作、写操作等)。在其它示例中，存储器主机控制器102可以通过在存储器主机控制器102中维持本地计时器或计数器而判断何时自动暂停擦除操作，该计时器或计数器由存储器主机控制器102用于跟踪存储器装置104何时自动暂停擦除操作。
在示例性存储器装置过程604中，存储器装置104执行另一存储器操作(方框622)。例如，存储器装置104响应于接收到在方框620由存储器主机控制器102发送的存储器操作命令而执行另一存储器操作。在一些示例中，存储器主机控制器102在方框620向存储器装置104发送两个或更多存储器操作命令，并且存储器装置104基于所接收的一个或多个存储器操作命令而执行一个或多个对应的存储器操作。
在示例性存储器主机控制器过程602中，在存储器主机控制器102确定另一存储器操作完成时，存储器主机控制器104发起擦除操作的恢复(方框624)。在例示的示例中，存储器主机控制器102通过向存储器装置104发送后续擦除命令而发起擦除操作的恢复。例如，存储器主机控制器102可以从存储器装置104的状态寄存器174获得其它一个或多个存储器操作的状态，并能够向存储器装置104发送后续擦除命令，以在状态寄存器174指示已完成一个或多个存储器操作时发起擦除操作的恢复。图5中被示为SR[7]＝1、SR[6]＝1、SR[2]＝1、SR[0]＝0的状态寄存器位SR[7]、SR[6]、SR[2]、SR[0]的示例值指示存储器装置104在擦除操作被成功自动擦除暂停期间处于“装置就绪”状态，以使得存储器装置104能够从存储器主机控制器102接收另一存储器命令，以执行另一存储器操作(例如，接收擦除命令以恢复自动擦除暂停的擦除操作)。替代地，存储器主机控制器102可以维持计时器或计数器以跟踪预期完成一个或多个存储器操作的时间量，并且在预期的时间量到期时，存储器主机控制器102能够发送后续擦除命令以发起存储器装置104中的擦除操作的恢复。
在示例性存储器装置过程604中，存储器装置104恢复擦除操作(方框626)。例如，存储器装置104能够响应于接收到在方框624由存储器主机控制器102发送的后续擦除命令而恢复擦除操作。下文结合图8描述用于实施方框626以恢复擦除操作的示例性过程。
在例示的示例中，在存储器主机控制器102在方框624发起擦除操作的恢复之后，示例性存储器主机控制器过程602结束。类似地在例示的示例中，在存储器装置104在方框626恢复擦除操作之后，示例性存储器装置过程604结束。然而，示例性存储器主机控制器102可以执行示例性存储器主机控制器过程602的一次或多次额外迭代，并且示例性存储器装置104可以执行示例性存储器装置过程604的一次或多次额外迭代，以完成擦除操作的其它擦除段和/或使用自动擦除暂停特征执行后续请求的擦除操作。
图7是示例性流程图，其代表可被存储器装置104(图1A和图1B)执行以使用自动擦除暂停特征暂停正在进行的擦除操作的机器可读指令。图7的示例性过程618可以用于实施图6的方框618的操作。在存储器装置104判断是否启用自动擦除暂停特征时(方框702)，图7的示例性过程618开始。例如，在擦除暂停启用设置106被设置(例如，擦除暂停启用设置106等于一(1))时，存储器装置104确定启用了自动擦除暂停特征。在存储器装置104确定启用了自动擦除暂停特征时，存储器装置104判断是否到达自动擦除暂停超时(方框704)。例如，存储器装置104能够基于相对于正在进行的擦除操作的开始或相对于正在进行的擦除操作的最近恢复已经过去的时间量是否满足擦除段持续时间值108(例如，擦除段持续时间值108是否小于或等于已经过去的时间量)，来判断是否已经到达自动擦除暂停超时。
在示例性存储器装置104确定已经到达自动擦除暂停超时(方框704)时，存储器装置104暂停擦除操作(方框706)。此外，示例性存储器装置104将暂停标志设置为一(例如，SUSPEND_FLAG＝1)(方框708)。例如，存储器装置104能够通过在状态寄存器174(图1B)中将状态寄存器174中的第二状态寄存器位(SR[2])设置为等于一，而将暂停标志设置成等于一。在方框708将暂停标志设置为一之后，或者如果存储器装置104在方框702确定未启用自动擦除暂停特征，或者如果存储器装置104在方框704确定未到达自动擦除暂停超时，图7的示例性过程618结束。
图8是示例性流程图，其代表可以由示例性存储器装置104(图1A和图1B)执行以在自动擦除暂停状态中恢复擦除操作的机器可读指令。图8的示例性过程626可以用于实施图6的方框626，以在存储器装置104从存储器主机控制器104接收到后续擦除命令之后恢复擦除操作。在存储器装置104判断是否启用自动擦除暂停特征时(方框802)，图8的示例性过程626开始。在启用自动擦除暂停特征时，存储器装置104判断暂停标志是否被设置为等于一(方框804)。例如，存储器装置104可以检查暂停标志的值(例如，状态寄存器174中的第二状态寄存器位(SR[2])。在存储器装置104确定暂停标志被设置成等于一时，存储器装置104恢复擦除操作(方框806)。在存储器装置104在方框806恢复擦除操作之后，或者如果在方框804存储器装置104确定暂停标志不等于一，或者如果在方框802存储器装置104确定未启用自动擦除暂停特征，则图8的示例性过程626结束。
图9为流程图，其代表机器可读指令，所述指令可以由示例性存储器主机控制器102执行以实施根据本公开的教导的自动擦除暂停操作。在存储器主机处理器154(图1B)向存储器装置104发送擦除暂停启用设置106(图1B)时，图9的示例性过程在方框902处开始。例如，存储器主机处理器154可以经由存储器接口162(图1B)向存储器装置104发送擦除暂停启用设置106，以启用存储器装置104中的自动擦除暂停特征。示例性存储器主机处理器154向存储器装置104发送擦除段持续时间值108(图1B)(方框904)。例如，存储器主机处理器154可以经由存储器接口162发送擦除段持续时间值108。
示例性存储器主机处理器154发起擦除操作(方框906)。例如，CPU主机接口152可以从CPU主机处理器150接收擦除请求，并在命令队列156中存储对应的擦除命令。示例性存储器主机处理器154然后可以经由存储器接口162向存储器装置104发送来自命令队列156的擦除命令。由于存储器装置104已经被配置成使用自动擦除暂停特征执行擦除操作，所以存储器装置104将擦除操作作为多个擦除段(例如，图2的擦除段213、214、215、216、217、218、219)来执行并将在擦除段之间暂停擦除操作。
示例性存储器接口162存取存储器装置104的存储器状态(方框908)。例如，存储器主机处理器154可以经由存储器接口162向存储器装置104发送请求，以获得存储器装置104的状态寄存器174的状态位。示例性存储器主机处理器154判断擦除操作是否被自动暂停(方框910)。如果擦除操作未被自动暂停，存储器主机处理器154判断擦除操作是否完成(方框912)。例如，存储器主机处理器154可以基于在方框908从状态寄存器174接收的状态位而确定擦除操作的自动暂停状态和/或擦除操作的完成状态。如果擦除操作未完成(方框912)，控制返回到方框908，在此存储器接口162再次访问存储器状态以继续监测存储器装置104处的擦除操作的状态。
如果示例性存储器主机处理器154确定擦除操作在存储器装置处被自动暂停(方框910)，控制前进到方框914，在此存储器主机处理器154判断命令队列156中是否挂起一个或多个其它存储器操作命令。如果一个或多个存储器操作命令被挂起，则存储器主机处理器154发起其它存储器操作(方框916)。例如，存储器主机处理器154可以经由存储器接口162向存储器装置104发送来自命令队列156的一个或多个其它存储器操作命令。
示例性存储器主机处理器154然后访问存储器的存储器状态(方框918)。例如，存储器主机处理器154可以经由存储器接口162向存储器装置104发送请求，以获得存储器装置104的状态寄存器174的状态位。示例性存储器主机处理器154判断其它存储器操作是否完成(方框920)。例如，存储器主机处理器154可以基于在方框918从状态寄存器174接收的状态位来判断其它存储器操作是否完成。在一些示例中，存储器主机控制器102可以基于命令队列156中挂起的多个存储器操作命令而执行方框914、方框916、方框918和方框920的多次迭代，以在自动暂停状态期间发起存储器装置104中的多个存储器操作。
如果存储器主机处理器154确定其它存储器操作未完成，则控制返回到方框918，以使得存储器主机处理器154能够继续监测存储器装置104的状态。在存储器主机处理器154确定其它存储器操作完成(方框920)时，或在存储器主机处理器154确定其它存储器操作命令未在命令队列156中挂起时(方框914)，控制前进到方框922，在此存储器主机处理器154发起擦除操作的恢复(方框922)。例如，存储器主机处理器154然后通过经由存储器接口162向存储器装置104发送后续擦除命令而恢复擦除操作。在方框922发起擦除操作的恢复之后，控制返回到方框908。在存储器主机处理器154在方框912确定擦除操作完成时，图9的示例性过程结束。
图10为流程图，其代表机器可读指令，所述指令可以由示例性存储器装置104(图1A和图1B)执行以实施根据本公开的教导的自动擦除暂停操作。在控制电路164(图1B)对特征集寄存器170(图1B)中的擦除暂停启用设置106编程时，图10的示例性过程在方框1002处开始。例如，控制电路164可以经由主机接口172从存储器主机控制器102接收擦除暂停启用设置106，并对特征集寄存器170中的擦除暂停启用设置106编程，以将存储器装置104配置为在接下来从存储器主机控制器102接收到擦除命令时执行自动擦除暂停操作。
在方框1004，示例性控制电路164对修整集寄存器168(图1B)中的擦除段持续时间值108编程。例如，控制电路164可以经由主机接口172从存储器主机控制器102接收擦除段持续时间值108，并对修整集寄存器168中的擦除段持续时间值108编程以将存储器装置104配置为基于在特征集寄存器170中启用了自动擦除暂停特征而确定何时自动暂停擦除操作。
主机接口172接下来从存储器主机控制器102接收擦除命令(方框1006)。控制电路164开始擦除操作(方框1008)。例如，控制电路164可以处理来自主机接口172的擦除命令，并且通过将擦除操作分成多个擦除段(例如，图2的擦除段213、214、215、216、217、218、219)并在多个擦除段之间自动暂停擦除操作，而在存储器单元阵列176中的一个对应存储器块(例如，在单平面擦除操作中)或多个对应存储器块(例如，在多平面擦除操作中)上开始擦除操作。示例性控制电路154接下来判断擦除操作是否完成(方框1010)。例如，擦除操作在时间上可以比擦除段持续时间值108更短。在这种实例中，基于在特征集寄存器170中启用了自动擦除暂停特征，短擦除操作完成而未被自动暂停。
如果擦除操作未完成，示例性控制电路164判断是否已经到达擦除段持续时间(方框1012)。例如，控制电路164可以使用示例性比较器180(图1B)比较来自修整集寄存器168的擦除段持续时间值108与定时电路178所跟踪的从擦除操作开始(或从擦除操作从先前自动暂停状态的最近恢复开始)已经过去的时间量。在控制电路164确定未到达擦除段持续时间时(方框1012)，控制返回到方框1010。然而，在控制电路164确定已经到达擦除段持续时间时(方框1012)，控制电路164暂停擦除操作(方框1014)。示例性控制电路164更新状态寄存器174(图1B)(方框1016)。例如，控制电路164将状态寄存器174的第二状态寄存器位(SR[2])设置为一。
示例性控制电路164然后判断是否执行一个或多个其它存储器操作(方框1018)。例如，如果控制电路164经由主机接口172从存储器主机控制器102接收到一个或多个其它存储器操作命令(例如，一个或多个读命令)，控制电路164确定在擦除操作被自动暂停的同时要执行一个或多个其它存储器操作。在示例性控制电路164确定要执行一个或多个其它存储器操作时，控制电路164执行一个或多个其它存储器操作(方框1020)。示例性控制电路164然后判断一个或多个其它存储器操作是否完成(方框1022)。如果一个或多个其它存储器操作未完成，示例性控制电路164继续在方框1022监测一个或多个其它存储器操作的完成。在一个或多个其它存储器操作完成时，控制前进到方框1024，在此控制电路164更新状态寄存器174。例如，控制电路164可以更新状态寄存器174以指示存储器装置104已经准备好接收另一个存储器操作命令。在一些示例中，控制电路164可以基于从存储器主机控制器102接收的多个存储器操作命令而执行方框1018、方框1020、方框1022和方框1024的多次迭代，以在自动暂停状态期间执行存储器装置104中的多个存储器操作。
在控制电路在方框1024更新状态寄存器174之后，或者如果控制电路164在方框1018确定不执行一个或多个其它存储器操作，控制前进到方框1026，在此控制电路164判断是否恢复擦除操作(方框1026)。例如，如果控制电路164经由主机接口172从存储器主机控制器102接收到后续擦除命令，则控制电路164可以确定要恢复擦除操作。如果控制电路164确定不要恢复擦除操作(方框1026)，控制返回到方框1018。然而，如果控制电路164确定要恢复擦除操作(方框1026)，则控制电路164恢复擦除操作(方框1028)，并且控制返回到方框1010。
在示例性控制电路164在方框1010确定擦除操作完成时，控制前进到方框1030，在此控制电路164更新状态寄存器174(方框1030)。例如，控制电路164可以将状态寄存器174中的第二状态寄存器位(SR[2])和第零状态寄存器位(SR[0])清空为零(0)以指示已经以通过状态完成擦除操作。替代地，如果擦除操作以失败状态完成，控制电路164可以将第二状态寄存器位(SR[2])清空为零(0)并将第零状态寄存器位(SR[0])设置为一(1)。图10的示例性过程然后结束。
图6-图10的流程图所代表的计算机可读指令可以体现在有形计算机可读存储介质上存储的固件和/或软件中并被编程到图1A和图1B的示例性存储器主机控制器102和示例性存储器装置104中，所述有形计算机可读存储介质例如是CD-ROM、软盘、硬盘驱动器、数字通用光盘(DVD)、蓝光盘或其它存储器。替代地，图6-图10的流程图所代表的过程和/或其部分可以使用专用硬件体现在示例性存储器主机控制器102和/或示例性存储器装置104中。此外，尽管参考图6-图10所示的流程图描述了示例性程序，但可以替代地使用实施示例性存储器主机控制器102和示例性存储器装置104的很多其它方法。例如，可以改变执行方框的次序和/或可以改变、消除或组合所描述的方框中的一些。
如上所述，可以使用有形计算机可读存储介质上存储的编码指令(例如，计算机和/或机器可读指令)来实施图6-图10的示例性过程，有形计算机可读存储介质例如是硬盘驱动器、闪存存储器、只读存储器(ROM)、压缩磁盘(CD)、数字多用盘(DVD)、高速缓存、随机存取存储器(RAM)和/或将信息存储任意持续时间(例如，延长的时间段、永久、短时间、暂时缓存和/或对信息的高速缓存)的任何其它存储装置或存储盘。如本文所用，术语有形计算机可读存储介质被明确定义为包括任何类型的计算机可读存储装置和/或存储盘，并排除传播信号并且排除传输介质。如本文所用，可互换地使用“有形计算机可读存储介质”和“有形机器可读存储介质”。此外或替代地，可以使用非暂态计算机和/或机器可读介质上存储的编码指令(例如，计算机和/或机器可读指令)来实施图6-图10的示例性过程，所述非暂态计算机和/或机器可读介质例如是硬盘驱动器、闪存存储器、只读存储器、压缩磁盘、数字多用盘、高速缓存、随机存取存储器和/或将信息存储任意持续时间(例如，延长的时间段、永久、短时间、暂时缓存和/或对信息的高速缓存)的任何其它存储装置或存储盘。如本文所用，术语非暂态计算机可读介质被明确定义为包括任何类型的计算机可读存储装置和/或存储盘，并排除传播信号并且排除传输介质。如本文所用，在使用短语“至少”作为权利要求的前序部分中的过渡术语时，它是开放式的，与术语“包括”为开放式的方式相同。
图11是根据本公开的教导的示例性处理器平台1100的方框图，其能够执行图6-图10的指令，以实施图1A和图1B的示例性存储器控制器102和/或示例性存储器装置104，从而执行自动擦除暂停操作。处理器平台1100例如可以是服务器、个人计算机、移动装置(例如，蜂窝电话、智能电话、平板电脑，例如
Figure BDA0001781410450000251
平板计算机)、个人数字助理(PDA)、因特网电器、DVD播放器、CD播放器、数字视频录像机、蓝光播放器、游戏控制台、个人视频录像机、机顶盒或任何其它类型的计算装置。
例示示例的处理器平台1100包括处理器1112。例示示例的处理器1112是硬件。例如，处理器1112可以由来自任何期望系列或制造商的一个或多个集成电路、逻辑电路、微处理器或控制器实施。
例示示例的处理器1112包括本地存储器1113(例如，高速缓存)。例示示例的处理器1112经由总线1118与包括易失性存储器1114和非易失性存储器1116的主存储器通信。易失性存储器1114可以由同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、RAMBUS动态随机存取存储器(RDRAM)和/或任何其它类型的随机存取存储器装置实施。非易失性存储器1116可以由闪速存储器和/或任何其它期望类型的存储器装置实施。在一些示例中，图1A和图1B的存储器装置104可以被实施为非易失性存储器1116的部分。对主存储器1114、1116的存取受到存储器控制器的控制。
在例示的示例中，对存储器104的存取受到存储器主机控制器102的控制，存储器主机控制器102可以实施在处理器1112中或可以独立于处理器1112实施并被电路连接在处理器1112和存储器装置104之间。例如，处理器1112可以实施图1B的CPU主机处理器150。
例示示例的处理器平台1100还包括接口电路1120。接口电路1120可以由任何类型的接口标准实施，所述接口标准例如是以太网接口、通用串行总线(USB)和/或PCI快速接口。
在例示的示例中，一个或多个输入装置1122被连接到接口电路1120。输入装置1122允许用户向处理器1112中输入数据和命令。输入装置可以由例如音频传感器、麦克风、相机(静止或视频)、键盘、按钮、鼠标、触摸屏、跟踪板、跟踪球、等电位点和/或语音识别系统来实施。
一个或多个输出装置1124也连接到例示示例的接口电路1120。输出装置1124例如可以由显示装置(例如，发光二极管(LED)、有机发光二极管(OLED)、液晶显示器、阴极射线管显示器(CRT)、触摸屏、触觉输出装置、打印机和/或扬声器)实施。例示示例的接口电路1120因而典型地包括图形驱动卡、图形驱动芯片或图形驱动处理器。
例示示例的接口电路1120还包括通信装置，例如发射器、接收器、收发器、调制解调器和/或网络接口卡，以方便经由网络1126(例如，以太网连接、数字用户线路(DSL)、电话线、同轴电缆、蜂窝电话系统等)与外部机器(例如，任何种类的计算装置)交换数据。
例示示例的处理器平台1100还包括用于存储软件和/或数据的一个或多个大容量存储装置1128。这种大容量存储装置1128的示例包括软盘驱动器、硬盘驱动器、固态驱动器(SSD)、压缩磁盘驱动器、蓝光盘驱动器、RAID系统和数字多用盘(DVD)驱动器。在一些示例中，图1A和图1B的存储器装置104可以实施大容量存储装置1128。
图6-图10的流程图所代表的编码指令1132可以存储在大容量存储装置1128中、存储在易失性存储器1114中、存储在非易失性存储器1116中和/或存储在诸如CD或DVD的可移除有形计算机可读存储介质上，并且可以被编程到存储器主机控制器102中和/或存储器装置104中以由存储器主机控制器102和/或存储器装置104执行。
从前述内容将认识到，通过允许在不需要停止其它存储器操作直到完成正在进行的擦除操作的情况下执行那些存储器操作，上文公开的实施自动擦除暂停操作的方法、设备和制品对于提高存储器装置的处理量是有用的。例如，本文公开的自动擦除暂停技术对于防止读和/或编程/写操作在可能慢100倍的擦除操作之后被停止/延迟是有用的。本文公开的示例性自动擦除暂停技术使得存储器装置能够自主操作以在擦除操作完成之前暂停正在进行的擦除操作，从而允许存储器主机控制器在暂停正在进行的擦除操作的同时请求要由存储器装置执行的其它存储器操作。这种公开的自动擦除暂停技术通过允许计算系统更快地执行存储器操作而改善了计算系统的操作性能。在一些实施方式中，更快地执行存储器操作还能够减小电池操作的装置的功率需求，因为可以通过更快地处理存储器操作并以更少时间完成处理任务而更快且更频繁地将电路置于低功率模式中。
此外，本文公开的示例使得存储器主机控制器或SSD存储器系统能够对擦除操作时间进行有效的时间切片，并且与使用现有擦除技术相比能够允许高优先级读和/或编程/写操作更快完成。此外，如本文所公开那样恢复自动暂停的擦除操作显著减小或消除了被暂停的擦除操作的互斥等待的可能性，并隐藏了与暂停和恢复擦除操作相关联的大部分开销量。
下文涉及本文公开的其它示例。
示例1是一种将擦除暂停特征用于存储器装置的方法。示例1的方法包括：由存储器主机控制器向存储器装置发送擦除暂停启用设置和擦除段持续时间值，擦除暂停启用设置使得存储器装置将擦除操作作为多个擦除段来执行，并在擦除段之间暂停擦除操作，并且擦除段持续时间值指定用于擦除段的时间的长度；由存储器主机控制器发起要在存储器装置处执行的擦除操作；在暂停擦除操作时，由存储器主机控制器发起要在存储器装置处执行的第二存储器操作；以及在存储器主机控制器确定第二存储器操作完成时，由存储器主机控制器发起擦除操作的恢复。
在示例2中，示例1的主题可以任选包括：基于过去了的用于擦除多个擦除段之一的时间的长度满足擦除段持续时间值，在存储器装置处暂停擦除操作。
在示例3中，示例1-2的任一个的主题可以任选地包括：通过存储器主机控制器向存储器装置发送擦除命令而执行对擦除操作的恢复的发起，以恢复在暂停擦除操作之前完成的完整擦除段之后的后续擦除段上的擦除操作。
在示例4中，示例1-3的任一个的主题可以任选地包括：在从状态寄存器值确定存储器装置已暂停擦除操作之后，由存储器主机控制器执行对第二存储器操作的发起。
在示例5中，示例1-4的任一个的主题可以任选地包括：向存储器装置发送擦除暂停启用设置是对存储器装置的特征集寄存器编程，以使得存储器装置在擦除段之间暂停擦除操作。
在示例6中，示例1-5的任一个的主题可以任选地包括：向存储器装置发送擦除段持续时间值是对存储器装置的修整集寄存器编程。
在示例7中，示例1-6的任一个的主题可以任选地包括：向存储器装置发送擦除暂停启用设置和擦除段持续时间值是在存储器装置的加电阶段期间由存储器主机控制器执行的。
在示例8中，示例1-7的任一个的主题可以任选包括：在存储器主机控制器确定要在擦除暂停特征被禁用和擦除暂停特征被启用之间改变存储器装置的擦除暂停配置时，由存储器主机控制器在存储器装置的操作期间执行向存储器装置发送擦除暂停启用设置和擦除段持续时间值。
在示例9中，示例1-8的任一个的主题可以任选包括：基于存储器主机控制器的命令队列中挂起的存储器命令来确定何时改变存储器装置的擦除暂停配置。
示例10是一种将擦除暂停特征用于存储器装置的设备。示例10的设备包括：用于向存储器装置发送擦除暂停启用设置和擦除段持续时间值的存储器接口，擦除暂停启用设置使得存储器装置将擦除操作作为多个擦除段来执行并在擦除段之间暂停擦除操作，并且擦除段持续时间值指定用于擦除段的时间的长度；以及存储器主机处理器，其用于在擦除操作被暂停时发起要在存储器装置处执行的第二存储器操作，以及在完成第二存储器操作之后，发起擦除操作的恢复。
在示例11中，示例10的主题可以任选包括：基于过去了的用于擦除多个擦除段之一的时间的长度满足擦除段持续时间值，在存储器装置处暂停擦除操作。
在示例12中，示例10-11的任一个的主题可以任选地包括：存储器主机处理器通过向存储器装置发送擦除命令而发起擦除操作的恢复，以恢复在暂停擦除操作之前完成的完整擦除段之后的后续擦除段上的擦除操作。
在示例13中，示例10-12的任一个的主题可以任选地包括：在从状态寄存器值确定存储器装置已暂停擦除操作之后，存储器主机处理器发起第二存储器操作。
在示例14中，示例10-13的任一个的主题可以任选地包括：存储器接口向存储器装置发送擦除暂停启用设置以对存储器装置的特征集寄存器编程，粘贴在擦除暂停启用设置上的对特征集寄存器的编程使得存储器装置在擦除段之间暂停擦除操作。
在示例15中，示例10-14的任一个的主题可以任选地包括：存储器接口向存储器装置发送擦除段持续时间值以对存储器装置的修整集寄存器编程。
在示例16中，示例10-15的任一个的主题可以任选地包括：存储器接口在存储器装置的加电阶段期间向存储器装置发送擦除暂停启用设置和擦除段持续时间值。
在示例17中，示例10-16的任一个的主题可以任选包括：在存储器主机处理器确定要在擦除暂停特征被禁用和擦除暂停特征被启用之间改变存储器装置的擦除暂停配置时，存储器接口在存储器装置的操作期间向存储器装置发送擦除暂停启用设置和擦除段持续时间值。
在示例18中，示例10-17的任一个的主题可以任选包括：主机处理器基于在存储器主机控制器的命令队列中挂起的存储器命令确定何时改变存储器装置的擦除暂停配置。
在示例19中，示例10-18的任一个的主题可以任选地包括：一个或多个处理器；与一个或多个处理器通信的网络接口；以及与一个或多个处理器电路连接的存储器主机控制器，该存储器主机控制器包括存储器接口和存储器主机处理器。
示例20是包括机器可读指令的至少一种制品，所述指令在被执行时，使得存储器主机控制器至少：向存储器装置发送擦除暂停启用设置和擦除段持续时间值，擦除暂停启用设置使得存储器装置将擦除操作作为多个擦除段来执行并在擦除段之间暂停擦除操作，擦除段持续时间值指定用于擦除段的时间的长度；发起要在存储器装置处执行的擦除操作；在暂停擦除操作时，发起要在存储器装置处执行的第二存储器操作；以及在存储器主机控制器确定第二存储器操作完成之后，发起擦除操作的恢复。
在示例21中，示例20的主题可以任选包括：基于过去了的用于擦除多个擦除段之一的时间的长度满足擦除段持续时间值，在存储器装置处暂停擦除操作。
在示例22中，示例20-21的任一个的主题可以任选地包括：所述指令使得存储器主机控制器通过向存储器装置发送擦除命令而发起擦除操作的恢复，以恢复在暂停擦除操作之前完成的完整擦除段之后的后续擦除段上的擦除操作。
在示例23中，示例20-22的任一个的主题可以任选地包括：所述指令使得存储器主机控制器在从状态寄存器值确定存储器装置已暂停擦除操作之后，发起第二存储器操作。
在示例24中，示例20-23的任一个的主题可以任选地包括：所述指令使得存储器主机控制器向存储器装置发送擦除暂停启用设置以对存储器装置的特征集寄存器编程，特征集寄存器基于擦除暂停启用设置的编程使得存储器装置在擦除段之间暂停擦除操作。
在示例25中，示例20-24的任一个的主题可以任选地包括：所述指令使得存储器主机控制器向存储器装置发送擦除段持续时间值以对存储器装置的修整集寄存器编程。
在示例26中，示例20-25的任一个的主题可以任选地包括：所述指令使得存储器主机控制器在存储器装置的加电阶段期间向存储器装置发送擦除暂停启用设置和擦除段持续时间值。
在示例27中，示例20-26的任一个的主题可以任选包括：在存储器主机控制器确定要在擦除暂停特征被禁用和擦除暂停特征被启用之间改变存储器装置的擦除暂停配置时，所述指令使得存储器主机控制器在存储器装置的操作期间向存储器装置发送擦除暂停启用设置和擦除段持续时间值。
在示例28中，示例20-27的任一个的主题可以任选包括：所述指令进一步使得存储器主机控制器基于在存储器主机控制器的命令队列中挂起的存储器命令来确定何时改变存储器装置的擦除暂停配置。
示例29是一种将擦除暂停特征用于存储器装置的设备。示例29的设备包括：用于向存储器装置发送擦除暂停启用设置和擦除段持续时间值的第一模块，擦除暂停启用设置使得存储器装置将擦除操作作为多个擦除段来执行并在擦除段之间暂停擦除操作，擦除段持续时间值指定用于擦除段的时间的长度；以及第二模块，其用于在暂停擦除操作时发起要在存储器装置处执行的第二存储器操作，并且在第二存储器操作完成之后，发起擦除操作恢复。
在示例30中，示例29的主题可以任选包括：基于过去了的用于擦除多个擦除段之一的时间的长度满足擦除段持续时间值，在存储器装置处暂停擦除操作。
在示例31中，示例29-30的任一个的主题可以任选地包括：第二模块用于通过向存储器装置发送擦除命令而发起擦除操作的恢复，以恢复在暂停擦除操作之前完成的完整擦除段之后的后续擦除段上的擦除操作。
在示例32中，示例29-31的任一个的主题可以任选地包括：第二模块用于在从状态寄存器值确定存储器装置已暂停擦除操作之后，发起第二存储器操作。
在示例33中，示例29-32的任一个的主题可以任选地包括：第一模块用于向存储器装置发送擦除暂停启用设置以对存储器装置的特征集寄存器编程，粘贴在擦除暂停启用设置上的对特征集寄存器的编程使得存储器装置在擦除段之间暂停擦除操作。
在示例34中，示例29-33的任一个的主题可以任选地包括：第一模块用于向存储器装置发送擦除段持续时间值以对存储器装置的修整集寄存器编程。
在示例35中，示例29-34的任一个的主题可以任选地包括：第一模块用于在存储器装置的加电阶段期间向存储器装置发送擦除暂停启用设置和擦除段持续时间值。
在示例36中，示例29-35的任一个的主题可以任选包括：在第二模块确定要在擦除暂停特征被禁用和擦除暂停特征被启用之间改变存储器装置的擦除暂停配置时，第一模块用于在存储器装置的操作期间向存储器装置发送擦除暂停启用设置和擦除段持续时间值。
在示例37中，示例29-36的任一个的主题可以任选包括：第二模块用于基于存储器主机控制器的命令队列中挂起的存储器命令确定何时改变存储器装置的擦除暂停配置。
在示例38中，示例29-37的任一个的主题可以任选地包括：一个或多个处理器；与一个或多个处理器通信的网络接口；以及与一个或多个处理器电路连接的存储器主机控制器，存储器主机控制器包括第一模块和第二模块。
示例39是一种使用存储器装置上的擦除暂停特征的方法。示例39的方法包括：在存储器装置处开始擦除操作；基于在存储器装置处启用了擦除暂停特征，基于存储器装置确定已过去了等于擦除段持续时间值的长度的时间而暂停擦除操作，已过去的所述长度的时间是相对于擦除段的开始的，并且擦除段持续时间值在用于擦除暂停特征的配置参数中指定；在暂停擦除操作时，由存储器装置执行第二存储器操作；以及在第二存储器操作完成之后，基于从存储器主机控制器接收到擦除命令而恢复擦除操作。
在示例40中，示例39的主题可以任选包括：基于来自存储器主机控制器的擦除命令开始擦除操作。
在示例41中，示例39-40的任一个的主题可以任选地包括：通过恢复在暂停擦除操作之前完成的擦除段之后的后续擦除段上的擦除操作而执行擦除操作的恢复。
在示例42中，示例39-41的任一项的主题可以任选包括：在存储器装置处接收擦除暂停启用设置和擦除段持续时间值，擦除暂停启用设置使得存储器装置将擦除操作作为多个擦除段来执行并在擦除段之间暂停擦除操作。
在示例43中，示例39-42的任一项的主题可以任选包括：基于擦除暂停启用设置对存储器装置的特征集寄存器编程，以及基于擦除段持续时间值对存储器装置的修整集寄存器编程。
在示例44中，示例39-43的任一个的主题可以任选地包括：在存储器装置的加电阶段期间在存储器装置处接收擦除暂停启用设置和擦除段持续时间值。
在示例45中，示例39-44的任一个的主题可以任选地包括：在已经在未启用擦除暂停特征的情况下操作存储器装置之后，在存储器装置处接收擦除暂停启用设置和擦除段持续时间值。
示例46是一种使用存储器装置上的擦除暂停特征的设备。示例46的设备包括：主机接口，其接收第一擦除命令以执行擦除操作；以及控制电路，其用于：基于在存储器装置处启用了擦除暂停特征，基于确定已过去了等于擦除段持续时间值的长度的时间而暂停擦除操作，已过去的所述长度的时间是相对于擦除段的开始的，并且擦除段持续时间值在用于擦除暂停特征的配置参数中指定；在暂停擦除操作时执行第二存储器操作；以及在第二存储器操作完成之后，基于从存储器主机控制器接收到第二擦除命令而恢复擦除操作。
在示例47中，示例46的主题可以任选包括主机接口用于从存储器主机控制器接收第一擦除命令。
在示例48中，示例46-47的任一个的主题可以任选地包括：控制电路用于恢复在暂停擦除操作之前完成的擦除段之后的后续擦除段上的擦除操作。
在示例49中，示例46-48的任一项的主题可以任选包括：主机接口进一步用于接收擦除暂停启用设置和擦除段持续时间值，擦除暂停启用设置使得存储器装置将擦除操作作为多个擦除段来执行并在擦除段之间暂停擦除操作。
在示例50中，示例46-49的任一项的主题可以任选包括用于存储擦除暂停启用设置的特征集寄存器以及用于存储擦除段持续时间值的修整集寄存器。
在示例51中，示例46-50的任一个的主题可以任选地包括：在存储器装置的加电阶段期间由主机接口接收擦除暂停启用设置和擦除段持续时间值。
在示例52中，示例46-51的任一个的主题可以任选地包括：在已经在未启用擦除暂停特征的情况下操作存储器装置之后，由主机接口接收擦除暂停启用设置和擦除段持续时间值。
在示例53中，示例46-52的任一个的主题可以任选地包括：一个或多个处理器；与一个或多个处理器通信的网络接口；以及与一个或多个处理器电路连接的存储器装置，存储器装置包括主机接口和控制电路。
示例54是包括机器可读指令的至少一种制品，所述机器可读指令在被执行时使得存储器装置至少：开始擦除操作；基于在存储器装置处启用了擦除暂停特征，基于存储器装置确定已过去了等于擦除段持续时间值的长度的时间而暂停擦除操作，已过去的所述长度的时间是相对于擦除段的开始的，并且擦除段持续时间值在用于擦除暂停特征的配置参数中指定；在暂停擦除操作时执行第二存储器操作；以及在第二存储器操作完成之后，基于从存储器主机控制器接收到擦除命令而恢复擦除操作。
在示例55中，示例54的主题可以任选包括：指令使得存储器装置基于来自存储器主机控制器的擦除命令而开始擦除操作。
在示例56中，示例54-55的任一个的主题可以任选地包括：指令使得存储器装置恢复在暂停擦除操作之前完成的擦除段之后的后续擦除段上的擦除操作。
在示例57中，示例54-56的任一项的主题可以任选包括：指令进一步使得存储器装置接收擦除暂停启用设置和擦除段持续时间值，擦除暂停启用设置使得存储器装置将擦除操作作为多个擦除段来执行并在擦除段之间暂停擦除操作。
在示例58中，示例54-57的任一项的主题可以任选包括：指令进一步使得存储器装置基于擦除暂停启用设置对存储器装置的特征集寄存器编程，以及基于擦除段持续时间值对存储器装置的修整集寄存器编程。
在示例59中，示例54-58的任一个的主题可以任选地包括：指令使得存储器装置在存储器装置的加电阶段期间接收擦除暂停启用设置和擦除段持续时间值。
在示例60中，示例54-59的任一个的主题可以任选地包括：指令使得存储器装置在已经在未启用擦除暂停特征的情况下操作存储器装置之后，接收擦除暂停启用设置和擦除段持续时间值。
示例61是一种使用存储器装置上的擦除暂停特征的设备。示例61的设备包括：用于接收第一擦除命令以执行擦除操作的第一模块；以及第二模块，第二模块用于：基于在存储器装置处启用了擦除暂停特征，基于确定已过去了等于擦除段持续时间值的长度的时间而暂停擦除操作，已过去的所述长度的时间是相对于擦除段的开始的，擦除段持续时间值在用于擦除暂停特征的配置参数中指定；在暂停擦除操作时执行第二存储器操作；以及在第二存储器操作完成之后，基于从存储器主机控制器接收到第二擦除命令而恢复擦除操作。
在示例62中，示例61的主题可以任选包括：第一模块用于从存储器主机控制器接收第一擦除命令。
在示例63中，示例61-62的任一个的主题可以任选地包括：第二模块用于恢复在暂停擦除操作之前完成的擦除段之后的后续擦除段上的擦除操作。
在示例64中，示例61-63的任一项的主题可以任选包括：第一模块进一步接收擦除暂停启用设置和擦除段持续时间值，擦除暂停启用设置使得存储器装置将擦除操作作为多个擦除段来执行并在擦除段之间暂停擦除操作。
在示例65中，示例61-64的任一项的主题可以任选包括用于存储擦除暂停启用设置的第三模块，以及用于存储擦除段持续时间值的第四模块。
在示例66中，示例61-65的任一个的主题可以任选地包括：在存储器装置的加电阶段期间由第一模块接收擦除暂停启用设置和擦除段持续时间值。
在示例67中，示例61-66的任一个的主题可以任选地包括：在已经在未启用擦除暂停特征的情况下操作存储器装置之后，由第一模块接收擦除暂停启用设置和擦除段持续时间值。
在示例68中，示例61-67的任一个的主题可以任选地包括：一个或多个处理器；与一个或多个处理器通信的网络接口；以及与一个或多个处理器电路连接的存储器装置，存储器装置包括第一模块和第二模块。
尽管本文已经公开了某些示例性方法、设备和制品，但本专利的覆盖范围不限于此。相反，本专利覆盖大体上落在本专利的权利要求的范围内的所有方法、设备和制品。

Claims (21)

1.一种将擦除暂停特征用于存储器装置的方法，所述方法包括：
由存储器主机控制器向所述存储器装置发送擦除暂停启用设置和擦除段持续时间值以启用自动擦除暂停特征，所述擦除暂停启用设置使得所述存储器装置将擦除操作作为多个擦除段来执行，并在所述擦除段之间暂停所述擦除操作，并且所述擦除段持续时间值指定用于所述擦除段的时间的长度，其中，所述擦除段持续时间值的改变比所述擦除暂停启用设置的改变更不频繁；
由所述存储器主机控制器发起要在所述存储器装置处执行的擦除操作；
在暂停所述擦除操作时，由所述存储器主机控制器发起要在所述存储器装置处执行的第二存储器操作；以及
在所述存储器主机控制器确定所述第二存储器操作完成之后，由所述存储器主机控制器发起所述擦除操作的恢复，
其中，向所述存储器装置发送所述擦除暂停启用设置是对所述存储器装置的特征集寄存器编程，以使得所述存储器装置在所述擦除段之间暂停所述擦除操作，所述特征集寄存器是在锁存器中实施的，并且
其中，向所述存储器装置发送所述擦除段持续时间值是对所述存储器装置的修整集寄存器编程，所述修整集寄存器是在静态随机存取存储器中实施的，由于相对于所述锁存器，静态随机存取存储器单元用更少的晶体管来提供其位存储能力，所以对于写而言所述静态随机存取存储器比所述锁存器更不灵活，并且
其中，向所述存储器装置发送所述擦除暂停启用设置和所述擦除段持续时间值是在所述存储器装置的加电阶段期间由所述存储器主机控制器执行的。
2.根据权利要求1所述的方法，其中，基于过去了的用于擦除所述多个擦除段之一的时间的长度满足所述擦除段持续时间值，在所述存储器装置处暂停所述擦除操作。
3.根据权利要求2所述的方法，其中，通过所述存储器主机控制器向所述存储器装置发送擦除命令而执行对所述擦除操作的恢复的发起，以恢复在暂停所述擦除操作之前完成的完整擦除段之后的后续擦除段上的所述擦除操作。
4.根据权利要求1所述的方法，其中，在从状态寄存器值确定所述存储器装置已暂停所述擦除操作之后，由所述存储器主机控制器执行对所述第二存储器操作的发起。
5.根据权利要求1所述的方法，其中，在所述存储器主机控制器确定要在所述擦除暂停特征被禁用和所述擦除暂停特征被启用之间改变所述存储器装置的擦除暂停配置时，由所述存储器主机控制器在所述存储器装置的操作期间执行向所述存储器装置发送所述擦除暂停启用设置和所述擦除段持续时间值。
6.根据权利要求5所述的方法，还包括：基于在所述存储器主机控制器的命令队列中挂起的存储器命令来确定何时改变所述存储器装置的所述擦除暂停配置。
7.一种计算装置，包括：
存储器，用于存储指令；以及
耦合到所述存储器的处理器，其中，所述处理器被配置为执行所述指令以执行根据权利要求1到6中任一项所述的方法。
8.至少一种机器可读介质，包括指令，所述指令在被执行时使得机器执行根据权利要求1到6中任一项所述的方法。
9.一种将擦除暂停特征用于存储器装置的设备，所述设备包括：
存储器接口，所述存储器接口向所述存储器装置发送擦除暂停启用设置和擦除段持续时间值以启用自动擦除暂停特征，所述擦除暂停启用设置使得所述存储器装置将擦除操作作为多个擦除段来执行，并在所述擦除段之间暂停所述擦除操作，并且所述擦除段持续时间值指定用于所述擦除段的时间的长度，其中，所述擦除段持续时间值的改变比所述擦除暂停启用设置的改变更不频繁；以及
存储器主机处理器，所述存储器主机处理器用于：
在暂停擦除操作时，发起要在所述存储器装置处执行的第二存储器操作；以及
在完成所述第二存储器操作之后，发起所述擦除操作的恢复，
其中，向所述存储器装置发送所述擦除暂停启用设置是对所述存储器装置的特征集寄存器编程，以使得所述存储器装置在所述擦除段之间暂停所述擦除操作，所述特征集寄存器是在锁存器中实施的，并且
其中，向所述存储器装置发送所述擦除段持续时间值是对所述存储器装置的修整集寄存器编程，所述修整集寄存器是在静态随机存取存储器中实施的，由于相对于所述锁存器，静态随机存取存储器单元用更少的晶体管来提供其位存储能力，所以对于写而言所述静态随机存取存储器比所述锁存器更不灵活，并且
其中，所述存储器接口在所述存储器装置的加电阶段期间向所述存储器装置发送所述擦除暂停启用设置和所述擦除段持续时间值。
10.根据权利要求9所述的设备，其中，基于过去了的用于擦除所述多个擦除段之一的时间的长度满足所述擦除段持续时间值，在所述存储器装置处暂停所述擦除操作。
11.根据权利要求10所述的设备，其中，所述存储器主机处理器通过向所述存储器装置发送擦除命令而发起所述擦除操作的恢复，以恢复在暂停所述擦除操作之前完成的完整擦除段之后的后续擦除段上的所述擦除操作。
12.根据权利要求9所述的设备，其中，在从状态寄存器值确定所述存储器装置已暂停所述擦除操作之后，所述存储器主机处理器发起所述第二存储器操作。
13.根据权利要求9所述的设备，其中，在所述存储器主机处理器确定要在所述擦除暂停特征被禁用和所述擦除暂停特征被启用之间改变所述存储器装置的擦除暂停配置时，所述存储器接口在所述存储器装置的操作期间向所述存储器装置发送所述擦除暂停启用设置和所述擦除段持续时间值。
14.根据权利要求13所述的设备，其中，所述主机处理器基于在存储器主机控制器的命令队列中挂起的存储器命令来确定何时改变所述存储器装置的所述擦除暂停配置。
15.根据权利要求9所述的设备，还包括：
一个或多个处理器；
与所述一个或多个处理器通信的网络接口；以及
与所述一个或多个处理器电路连接的存储器主机控制器，所述存储器主机控制器包括所述存储器接口和所述存储器主机处理器。
16.一种将擦除暂停特征用于存储器装置上的方法，所述方法包括：
在所述存储器装置处开始擦除操作；
基于在所述存储器装置处启用了所述擦除暂停特征，基于所述存储器装置确定已过去了等于擦除段持续时间值的长度的时间而暂停所述擦除操作，已过去的所述长度的时间是相对于擦除段的开始的，并且所述擦除段持续时间值在用于所述擦除暂停特征的配置参数中被指定；
在暂停所述擦除操作时，由所述存储器装置执行第二存储器操作；以及
在所述第二存储器操作完成之后，基于从存储器主机控制器接收到擦除命令而恢复所述擦除操作，
其中，所述方法还包括基于擦除暂停启用设置对所述存储器装置的特征集寄存器编程，以及基于所述擦除段持续时间值对所述存储器装置的修整集寄存器编程，
其中，所述擦除段持续时间值的改变比所述擦除暂停启用设置的改变更不频繁，
其中，所述特征集寄存器是在锁存器中实施的，
其中，所述修整集寄存器是在静态随机存取存储器中实施的，由于相对于所述锁存器，静态随机存取存储器单元用更少的晶体管来提供其位存储能力，所以对于写而言所述静态随机存取存储器比所述锁存器更不灵活，并且
其中，向所述存储器装置发送所述擦除暂停启用设置和所述擦除段持续时间值来启用自动擦除暂停特征，并且向所述存储器装置发送所述擦除暂停启用设置和所述擦除段持续时间值是在所述存储器装置的加电阶段期间由所述存储器主机控制器执行的。
17.根据权利要求16所述的方法，其中，基于来自所述存储器主机控制器的擦除命令而开始所述擦除操作。
18.根据权利要求16所述的方法，其中，通过恢复在暂停所述擦除操作之前完成的所述擦除段之后的后续擦除段上的所述擦除操作而执行所述擦除操作的恢复。
19.根据权利要求16所述的方法，还包括在所述存储器装置处接收擦除暂停启用设置和所述擦除段持续时间值，所述擦除暂停启用设置使得所述存储器装置将所述擦除操作作为多个擦除段来执行，并在所述擦除段之间暂停所述擦除操作。
20.一种计算装置，包括：
存储器，用于存储指令；以及
耦合到所述存储器的处理器，其中，所述处理器被配置为执行所述指令以执行根据权利要求16到19中任一项所述的方法。
21.至少一种机器可读介质，包括指令，所述指令在被执行时使得机器执行根据权利要求16到19中任一项所述的方法。
CN201780014045.6A 2016-03-30 2017-01-27 在存储器装置中执行擦除暂停操作的方法和设备 Active CN108713184B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/085,291 2016-03-30
US15/085,291 US10203884B2 (en) 2016-03-30 2016-03-30 Methods and apparatus to perform erase-suspend operations in memory devices
PCT/US2017/015381 WO2017172009A1 (en) 2016-03-30 2017-01-27 Methods and apparatus to perform erase-suspend operations in memory devices

Publications (2)

Publication Number Publication Date
CN108713184A CN108713184A (zh) 2018-10-26
CN108713184B true CN108713184B (zh) 2022-09-20

Family

ID=59958785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014045.6A Active CN108713184B (zh) 2016-03-30 2017-01-27 在存储器装置中执行擦除暂停操作的方法和设备

Country Status (5)

Country Link
US (2) US10203884B2 (zh)
EP (1) EP3436922B1 (zh)
KR (1) KR102683217B1 (zh)
CN (1) CN108713184B (zh)
WO (1) WO2017172009A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6538597B2 (ja) * 2016-03-14 2019-07-03 東芝メモリ株式会社 記憶装置
US10203884B2 (en) 2016-03-30 2019-02-12 Intel Corporation Methods and apparatus to perform erase-suspend operations in memory devices
US10334334B2 (en) * 2016-07-22 2019-06-25 Intel Corporation Storage sled and techniques for a data center
KR102618699B1 (ko) 2016-09-28 2024-01-02 삼성전자주식회사 호스트에 의해 제어되는 스토리지 장치를 포함하는 컴퓨팅 시스템
CN108122582B (zh) * 2016-11-29 2023-01-03 三星电子株式会社 非易失性存储器装置的操作方法和存储器控制器
KR102611345B1 (ko) * 2018-07-31 2023-12-08 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR102520540B1 (ko) * 2018-10-23 2023-04-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102569820B1 (ko) * 2018-10-25 2023-08-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
SG11202102625VA (en) * 2018-11-06 2021-04-29 Kioxia Corp Semiconductor memory device
US10978160B2 (en) 2018-12-31 2021-04-13 Sandisk Technologies Llc Mitigating grown bad blocks
US20190163403A1 (en) * 2019-01-31 2019-05-30 Intel Corporation Solid state drive with reduced host oversight of high priority read command
KR102680273B1 (ko) 2019-02-12 2024-07-01 삼성전자주식회사 서스펜드 모드를 제어하는 방법 및 이를 포함하는 메모리 컨트롤러
CN111863095B (zh) * 2019-04-29 2022-07-29 北京兆易创新科技股份有限公司 一种NOR flash存储器擦除的方法和装置
KR102690405B1 (ko) * 2019-06-03 2024-08-01 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
CN110970075A (zh) * 2019-12-02 2020-04-07 武汉新芯集成电路制造有限公司 存储结构及其擦除方法
US11237754B2 (en) 2019-12-10 2022-02-01 Micron Technology, Inc. Management of erase suspend and resume operations in memory devices
KR20210106119A (ko) * 2020-02-20 2021-08-30 에스케이하이닉스 주식회사 메모리 시스템
KR20220021761A (ko) 2020-08-14 2022-02-22 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
CN112612520B (zh) * 2020-12-18 2023-01-06 苏州浪潮智能科技有限公司 一种基于pld对寄存器清零的方法、系统、设备及介质
US11875858B2 (en) 2021-08-09 2024-01-16 Micron Technology, Inc. Memory true erase with pulse steps to facilitate erase suspend
US11922049B2 (en) * 2021-08-20 2024-03-05 Micron Technology, Inc. Trim values for multi-plane operations
US11942159B2 (en) 2021-08-26 2024-03-26 Micron Technology, Inc. Selective management of erase operations in memory devices that enable suspend commands
KR20230068683A (ko) 2021-11-11 2023-05-18 삼성전자주식회사 서스펜드 동작 검사 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694184A (zh) * 2004-05-07 2005-11-09 三星电子株式会社 非易失性半导体存储器件及其多块擦除方法
CN102483951A (zh) * 2009-08-28 2012-05-30 微软公司 可中断的nand闪存
WO2015073639A1 (en) * 2013-11-15 2015-05-21 Sandisk Enterprise Ip Llc Data management with modular erase in a data storage system

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675540A (en) 1996-01-22 1997-10-07 Micron Quantum Devices, Inc. Non-volatile memory system having internal data verification test mode
US6201739B1 (en) 1996-09-20 2001-03-13 Intel Corporation Nonvolatile writeable memory with preemption pin
US7062616B2 (en) 2001-06-12 2006-06-13 Intel Corporation Implementing a dual partition flash with suspend/resume capabilities
US7580287B2 (en) * 2005-09-01 2009-08-25 Micron Technology, Inc. Program and read trim setting
KR100725417B1 (ko) 2006-02-22 2007-06-07 삼성전자주식회사 우선 순위에 따른 플래시 메모리의 연산 처리 장치 및 방법
WO2011022114A1 (en) * 2009-08-20 2011-02-24 Rambus Inc. Atomic memory device
US9223514B2 (en) * 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US20120167100A1 (en) 2010-12-23 2012-06-28 Yan Li Manual suspend and resume for non-volatile memory
KR20120096212A (ko) 2011-02-22 2012-08-30 삼성전자주식회사 비휘발성 메모리 장치, 메모리 컨트롤러, 및 이들의 동작 방법
EP2936308A4 (en) 2012-12-20 2016-07-20 Univ Georgia State Res Found PARALLEL PRIORITY QUEUE BY PARALLEL HEAP TO MULTIPLE PROCESSORS TO ACCELERATE APPLICATIONS BASED ON PRIORITY QUEENS
US9015409B2 (en) 2013-03-15 2015-04-21 Advanced Digital Broadcast Sa Apparatus and methods for prolonging service life of solid-state memory device in a digital video recorder
US9443600B2 (en) * 2013-03-28 2016-09-13 Intel Corporation Auto-suspend and auto-resume operations for a multi-die NAND memory device to reduce peak power consumption
US20150055419A1 (en) * 2013-08-23 2015-02-26 Kabushiki Kaisha Toshiba Controller, memory system, and method
KR102187637B1 (ko) 2014-02-03 2020-12-07 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
US9666244B2 (en) * 2014-03-01 2017-05-30 Fusion-Io, Inc. Dividing a storage procedure
KR20150116352A (ko) * 2014-04-07 2015-10-15 삼성전자주식회사 메모리 제어 방법 및 시스템
US9406396B2 (en) 2014-12-04 2016-08-02 Sandisk Technologies Llc Intrinsic memory block health monitoring
US9933950B2 (en) * 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
US10203884B2 (en) 2016-03-30 2019-02-12 Intel Corporation Methods and apparatus to perform erase-suspend operations in memory devices
US10514862B2 (en) 2016-07-21 2019-12-24 Micron Technology, Inc. Memory device including concurrent suspend states for different operations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694184A (zh) * 2004-05-07 2005-11-09 三星电子株式会社 非易失性半导体存储器件及其多块擦除方法
CN102483951A (zh) * 2009-08-28 2012-05-30 微软公司 可中断的nand闪存
WO2015073639A1 (en) * 2013-11-15 2015-05-21 Sandisk Enterprise Ip Llc Data management with modular erase in a data storage system

Also Published As

Publication number Publication date
WO2017172009A1 (en) 2017-10-05
US10203884B2 (en) 2019-02-12
US20170285969A1 (en) 2017-10-05
EP3436922B1 (en) 2023-04-05
CN108713184A (zh) 2018-10-26
US11402996B2 (en) 2022-08-02
KR102683217B1 (ko) 2024-07-10
EP3436922A4 (en) 2019-12-04
EP3436922A1 (en) 2019-02-06
KR20180121898A (ko) 2018-11-09
US20190278488A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
CN108713184B (zh) 在存储器装置中执行擦除暂停操作的方法和设备
CN106067321B (zh) 适于存储器编程暂停-恢复的控制器
CN110503999B (zh) 用于管理存储器访问操作的方法和系统
KR102697927B1 (ko) 스토리지 장치 및 그 동작 방법
US20200042443A1 (en) Controlling performance of a solid state drive
KR20190026231A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190114312A (ko) 메모리 컨트롤러 및 그 동작 방법
US11119693B2 (en) Method of operating storage device for improving QOS latency and storage device performing the same
US11861207B2 (en) Management of erase suspend and resume operations in memory devices
CN109471819B (zh) 为来自主机的读取请求提供短的读取响应时间的存储设备
CN113424165B (zh) 在存储器子系统处的编程操作的中断
US11922062B2 (en) Controller and operating method thereof
KR20180106017A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN112331246B (zh) 使用擦除信用监视快闪存储器擦除进展
KR20170141468A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN114174977B (zh) 改进对存储器子系统中的主机起始的请求的处置
EP3842916B1 (en) Method of scheduling jobs in storage device using pre-defined time and method of operating storage system including the same
US20240290403A1 (en) Storage device and read recovery method thereof
US20240184486A1 (en) Storage device determining memory area to which data is written using write throughput and method of operation
US20240143168A1 (en) Storage device controlling garbage collection or wear leveling on the basis of timestamp, and method thereof
KR20240132675A (ko) 스토리지 장치 및 스토리지 장치의 리드 복구 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant