CN108701685B - 层叠型半导体装置及数据通信方法 - Google Patents

层叠型半导体装置及数据通信方法 Download PDF

Info

Publication number
CN108701685B
CN108701685B CN201680082164.0A CN201680082164A CN108701685B CN 108701685 B CN108701685 B CN 108701685B CN 201680082164 A CN201680082164 A CN 201680082164A CN 108701685 B CN108701685 B CN 108701685B
Authority
CN
China
Prior art keywords
data
signal
transmission
value
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680082164.0A
Other languages
English (en)
Other versions
CN108701685A (zh
Inventor
元山裕二
安达隆郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultramemory Inc
Original Assignee
Ultramemory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultramemory Inc filed Critical Ultramemory Inc
Publication of CN108701685A publication Critical patent/CN108701685A/zh
Application granted granted Critical
Publication of CN108701685B publication Critical patent/CN108701685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/40—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
    • H04B5/48—Transceivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/08—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting magnetic elements, e.g. toroidal cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Near-Field Transmission Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种以利用了磁场耦合的TCI技术进行数据的传输的情况下能够用1组线圈对多个值的数据进行发送和接收的技术。在至少层叠了第1半导体芯片和第2半导体芯片的层叠型半导体装置中，所述第1半导体芯片以非接触方式发送数据，所述第2半导体芯片以非接触方式接收所述被发送的数据，所述第1半导体芯片包含：发送部，其基于作为发送对象的数据的值，输出能够得到表示该数据的值的至少3种以上的状态的发送信号；以及发送线圈，其将所述发送信号转换为磁场信号，所述第2半导体芯片包含：接收线圈，其将所述发送线圈所转换的所述磁场信号转换为接收信号；以及接收部，其基于所述接收信号的状态，对所述被发送的数据进行复原。

Description

层叠型半导体装置及数据通信方法
技术领域
本发明涉及层叠型半导体装置。特别涉及在将半导体芯片层叠而构成的层叠型半导体装置中采用了能够在半导体芯片之间进行多值数据的通信的数据通信方法的层叠型半导体装置。此外，涉及在半导体芯片之间能够进行多值数据的通信的数据通信方法以及采用了该数据通信方法的半导体装置。
背景技术
DRAM(Dynamic Random Access Memory：动态随机存取存储器)大容量化的发展显著。特别是近年来提出有层叠了多个存储器芯片的层叠型DRAM，大容量化进一步发展。并不限于DRAM，层叠了多个半导体芯片的层叠型半导体装置由于能够提高半导体装置的单位面积的集成度，所以被广泛利用。
在像这样地层叠了多个半导体芯片(例如，存储器芯片)的层叠型半导体装置中，作为在半导体芯片之间的数据的收发的方法之一，已知有TCI(ThruChip Interface：ThruChip接口)技术。TCI技术为在各半导体芯片之间进行非接触式通信的技术的总称，例如在各半导体芯片上设置线圈，通过线圈之间的磁场耦合，能够进行半导体芯片间的数据的传输。
以下，作为TCI技术，以利用了使用线圈的磁场耦合的结构为例进行说明。在图8中示出了表示使用现有技术中的TCI技术在半导体芯片之间进行数据传输的电路结构的结构图。在此，将用于在半导体芯片之间进行数据传输的通信技术称为基板间通信。
在图8中，发送侧是指对数据进行发送的一侧的半导体芯片上的结构，接收侧是指对数据进行接收的一侧的其它半导体芯片上的结构。在图8中，示出了与一个数据DI对应的发送侧和接收侧。在此说明的数据DI为一根数字数据线上的数据，可取值“1”“0”。
在图8中，数据DI被输入到非反相发送放大器200和反相发送放大器202。在非反相发送放大器200的输出端子与反相发送放大器202的输出端子之间连接有发送线圈204。通过这种连接，在数据DI为“1”的情况下，正相电压被施加在发送线圈204，产生正相的磁场。在此，设为正相的磁场是指在图8中用箭头示出的方向的磁场。另一方面，在数据DI为“0”的情况下，反相的电压被施加在发送线圈204，产生反相的磁场。设为反相的磁场是指与图8所示的箭头为相反方向的磁场。
此外，在非反相发送放大器200和反相发送放大器202上施加作为发送时钟信号的发送CLK，仅在该发送CLK为“1”的情况下，各放大器进行工作。此外，在发送CLK为“0”的情况下，各放大器的输出端子均为“0”或高阻抗状态，在发送线圈中没有流过电流，不产生磁场。像这样，发送侧(的半导体芯片)具有非反相发送放大器200、反相发送放大器202、以及发送线圈204。
在图8中，当发送侧的发送线圈204中流过电流时，通过磁场耦合(电磁感应)，在接收线圈206中也流过相同的(反方向的)电流VR。该电流VR是原则上与发送侧的发送线圈204中流过的电流等效的、相同大小的电流。
接收线圈206中流过的电流VR输入到读出放大器208。读出放大器208的放大率设为足够大，其输出信号根据电流VR的朝向而成为“1”“0”的数字信号。触发器210将读出放大器208的输出信号与作为接收时钟的接收CLK同步地进行锁存，向对接收到的数据进行输出的数据线DO输出。像这样，接收侧(的半导体芯片)具有接收线圈206、读出放大器208、以及触发器210。
根据以上这种结构，发送侧的数据线DI的数据(作为发送对象的数据)通过使用了发送线圈204、接收线圈206的基板间传输而被传输到接收侧，从数据线DO被输出。
基于时序图的说明
在图9中示出了图8中的在发送侧和接收侧的信号的时序图。在图9中，DI为数据线DI上的信号，表示作为发送对象的数据。在图9中，发送CLK表示发送时钟，VR为接收线圈206的电流值，但实质上与接收线圈206的电压是等效的。进而，该VR实质上与发送线圈204的电流和电压也是等效的。此外，在图9中，DO表示在接收侧接收到的数据，表示数据线DO上的数据。此外，在图9中，设为时间从左向右流动。
首先，在DI为“1”的状态下，当在发送CLK中产生1个脉冲时，在该1个脉冲期间，与DI的状态对应的方向的电流流过发送线圈204。与该电流实质上相同的电流由图9的VR表示。在图9的例子中，示出了在DI为“1”的状态下发送CLK出现1个时钟时VR与其对应地向正方向流动的情况。
在接收侧，读出放大器208对在该接收线圈206中出现的VR进行放大，如果为规定的阈值以上则输出成为“1”的信号，在小于阈值的情况下输出成为“0”的信号。如图9所示，接收CLK是比发送CLK为1个脉冲略慢地上升的时钟。在接收侧，在该接收CLK的上升沿，触发器210将读出放大器208的输出信号锁存，并将其作为DO而输出。在图9的例子中示出了在DI为“1”的情况下，在接收CLK的上升沿，DO变化为“1”的情况。
在图9中，与DI为“1”的情况同样地，也示出了DI为“0”的情况。在DI为“0”的情况下，VR的电流的方向像图9所示的那样向负方向流动。其结果为，读出放大器208的输出信号也变为“0”，因此触发器210将该“0”锁存，DO变为“0”。像这样，从发送侧输出的数据在接收侧被接收。
在此，另外使用TCI技术等将发送CLK从发送侧发送到接收侧，在接收侧作为接收CLK来利用。其结果为，如图9所示，接收CLK成为比发送CLK略微延迟的时钟。
时钟信号通过TCI的技术从对数据进行发送的发送侧的半导体芯片发送到对数据进行接收的接收侧的半导体芯片。在图4中示出了表示该情况的说明图。图4为表示层叠型半导体存储装置的半导体芯片的层叠例、和在各半导体芯片上设置线圈、通过使用了该线圈的磁场耦合对时钟信号进行传输的情况的说明图。
在图4(a)中示出了发送CLK从有源中介层A-I/P发送到其它的半导体芯片(存储器芯片DRAM0～7、R)的情况。此外，在图4(b)中示出了相反地发送CLK从存储器芯片DRAM发送到有源中介层A-I/P的情况。关于该图4，后面会再说明。
现有技术文献
例如，在下述专利文献1中公开了一种具有2值的存储器单元空间和多值的存储器单元空间的非易失性半导体存储装置。
此外，在下述专利文献2中，公开了一种能够在多层进行多值记录的光记录介质。特别公开了一种能够在各记录层中进行2位以上的多值记录的光记录介质。
现有技术文献
专利文献
专利文献1：日本特表2003-22687号公报；
专利文献2：日本特开2007-287254号公报。
发明内容
发明要解决的课题
像这样，在现有技术的层叠型半导体装置中所利用的使用了磁场耦合的TCI技术中，在发送和接收一数据的情况下，需要1组发送线圈和接收线圈。在此，一数据是主要用1根数据线发送的数据。另外，在本文中，为了方便，将用1根数据线发送的数据称为一数据、1个数据、1根数据等。
但是，在像这样利用使用了磁场耦合的TCI技术进行基板间通信的情况下，如果要进行许多数据的通信，则需要与数据数对应的量的发送线圈及接收线圈的组。该线圈在进行磁场耦合的关系上，原理上需要大到一定程度，通常难以小型化。因此，如果要并行地传输具有许多位的数据，则导致线圈成为在半导体芯片面积上占据的面积大的元件。
因此，在使用利用了磁场耦合的TCI的技术中，只要能够削减线圈数，就能够减小线圈在半导体芯片上占据的面积，但这种技术尚未被知晓。
本发明是鉴于该课题而完成的，其目的在于提供一种在使用利用了磁场耦合的TCI技术进行数据的传输的情况下能够用1组线圈对多个值进行发送和接收的技术。换言之，本发明的目的在于提供使用了该技术的层叠型半导体装置，以及提供基于同一技术的数据通信方法。
用于解决课题的方案
(1)为了解决上述课题，本发明为一种层叠型半导体装置，其至少层叠了第1半导体芯片和第2半导体芯片，所述第1半导体芯片以非接触方式发送数据，所述第2半导体芯片以非接触方式接收所述被发送的数据，所述第1半导体芯片包含：发送部，其基于作为发送对象的数据的值，输出能够得到表示该数据的值的至少3种以上的状态的发送信号；以及发送线圈，其将所述发送信号转换为磁场信号，所述第2半导体芯片包含：接收线圈，其将所述发送线圈所转换的所述磁场信号转换为接收信号；以及接收部，其基于所述接收信号的状态，对所述被发送的数据进行复原。
(2)此外，本发明在上述(1)所述的层叠型半导体装置中，所述发送部基于所述作为发送对象的数据的值，输出具有3种以上的振幅值的所述发送信号，所述发送线圈将所述发送信号转换为基于所述数据的值的3种以上的振幅的磁场信号，所述接收线圈将所述磁场信号转换为基于所述数据的值的3种以上的振幅的接收信号，所述接收部基于所述接收信号的振幅值，对所述被发送的数据的值进行复原。
(3)此外，本发明在上述(2)所述的层叠型半导体装置中，所述发送部在作为发送对象的所述数据为第1值的数据的情况下，以在所述接收部中所述接收信号的振幅值大于第1阈值的方式输出所述发送信号，所述发送部在所述数据为第2值的数据的情况下，以在所述接收部中所述接收信号的振幅值为所述第1阈值以下且为比所述第1阈值小的第2阈值以上的方式输出所述发送信号，所述发送部在所述数据为第3值的数据的情况下，以在所述接收部中所述接收信号的振幅值小于所述第2阈值的方式输出所述发送信号。
(4)此外，本发明在上述(3)所述的层叠型半导体装置中，所述接收部包含：第1比较部，其对所述接收信号的振幅值和所述第1阈值进行比较；第2比较部，其对所述接收信号的振幅值和所述第2阈值进行比较；以及数据复原部，其在所述第1比较部判断为所述接收信号的振幅值大于所述第1阈值的情况下输出所述第1值的数据，在所述第1比较部判断为所述接收信号的振幅值为所述第1阈值以下，并且所述第2比较部判断为所述接收信号的振幅值为所述第2阈值以上的情况下输出所述第2值的数据，在所述第2比较部判断为所述接收信号的振幅值小于所述第2阈值的情况下输出所述第3值的数据。
(5)为了解决上述课题，本发明为一种数据通信方法，在至少层叠了第1半导体芯片和第2半导体芯片的层叠型半导体装置中，从所述第1半导体芯片向所述第2半导体芯片以非接触方式发送数据，所述第1半导体芯片以非接触方式发送数据，所述第2半导体芯片以非接触方式接收所述被发送的数据，所述数据通信方法包含：输出步骤，在所述第1半导体芯片中，基于作为发送对象的数据的值，输出能够得到表示该数据的值的至少3种以上的状态的发送信号；第1转换步骤，在所述第1半导体芯片中，将所述发送信号转换为磁场信号；第2转换步骤，在所述第2半导体芯片中，将所述转换了的所述磁场信号转换为接收信号；复原步骤，在所述第2半导体芯片中，基于所述接收信号的状态，对所述发送的数据进行复原。
(6)此外，本发明在上述(5)所述的数据通信方法中，在所述输出步骤中，基于所述作为发送对象的数据的值，输出具有3种以上的振幅值的所述发送信号，在所述第1转换步骤中，将所述发送信号转换为基于所述数据的值的3种以上的振幅的磁场信号，在所述第2转换步骤中，将所述磁场信号转换为基于所述数据的值的3种以上的振幅的接收信号，在所述复原步骤中，基于所述接收信号的振幅值，对所述被发送的数据的值进行复原。
(7)此外，本发明在上述(6)所述的数据通信方法中，在所述输出步骤中，在作为发送对象的所述数据为第1值的数据的情况下，以在所述复原步骤中所述接收信号的振幅值大于第1阈值的方式输出所述发送信号，在所述数据为第2值的数据的情况下，以在所述复原步骤中所述接收信号的振幅值为所述第1阈值以下且为比所述第1阈值小的第2阈值以上的方式输出所述发送信号，在所述数据为第3值的数据的情况下，以在所述复原步骤中所述接收信号的振幅值小于所述第2阈值的方式输出所述发送信号。
(8)此外，本发明在上述(7)所述的数据通信方法中，所述复原步骤包含：第1比较步骤，对所述接收信号的振幅值和所述第1阈值进行比较；第2比较步骤，对所述接收信号的振幅值和所述第2阈值进行比较；以及数据复原步骤，在所述第1比较步骤中判断为所述接收信号的振幅值大于所述第1阈值的情况下输出所述第1值的数据，在所述第1比较步骤中判断为所述接收信号的振幅值为所述第1阈值以下，并且，在所述第2比较步骤中判断为所述接收信号的振幅值为所述第2阈值以上的情况下输出所述第2值的数据，在所述第2比较步骤中判断为所述接收信号的振幅值小于所述第2阈值的情况下输出所述第3值的数据。
发明效果
像这样，根据本发明，基于作为发送对象的数据，使用可得到3种以上的状态的信号来进行半导体芯片之间的数据传输，因此能够减少用于数据传输的线圈数。
附图说明
图1为表示在实施方式1所涉及的层叠型半导体装置中，使用TCI技术在半导体芯片之间进行数据传输的电路结构的结构图。
图2为实施方式1中的发送侧和接收侧的信号的时序图。
图3为表示实施方式1中的阈值的设定电路的说明图。
图4为表示在实施方式1中的层叠半导体装置的半导体芯片之间的时钟信号的传输的情况的说明图。
图5为表示在实施方式2所涉及的层叠型半导体装置中，使用TCI技术在半导体芯片之间进行数据传输的电路结构的结构图。
图6为2进制数3进制数转换电路40的电路图和其真值表。
图7为3进制数2进制数转换电路42的电路图和其真值表。
图8为表示在现有技术的层叠型半导体装置中，使用TCI技术在半导体芯片之间进行数据传输的电路结构的结构图。
图9为在图8的结构中发送侧和接收侧的信号的时序图。
具体实施方式
以下，基于附图对本发明的优选的实施方式所涉及的层叠型半导体装置进行详细地说明。另外，以下说明的实施方式是作为本发明的实现手段的一个例子，应该根据应用本发明的装置的结构、各种条件而酌情修改或改变，本发明并不限定于以下的实施方式。
第1.实施方式1
结构
图1示出了表示在本实施方式的层叠型半导体装置中，在半导体芯片之间进行数据传输的电路结构的结构图。该图1与作为现有的技术的图8对应。
在图1中，与图8同样地，发送侧是指对数据进行发送的一侧的半导体芯片上的结构，接收侧是指对数据进行接收的一侧的其它半导体芯片上的结构。
发送侧
在图1中，2根数据DI0、DI1为发送对象的数据。在本实施方式中，数据DI0输入到非反相发送放大器12和反相发送放大器14。
另外，在非反相发送放大器12的输出端子与反相发送放大器14的输出端子之间连接有发送线圈16。通过这种连接，在数据线DI0为“1”的情况下，作为正相的电压的发送信号15被施加在发送线圈16，产生正相的磁场。将该磁场称为磁场信号17。在此，正相的磁场是指在图1中用箭头示出的方向的磁场。另一方面，在数据DI为“0”的情况下，作为反相的电压的发送信号15被施加在发送线圈16，产生反相的磁场。反相的磁场是指与图1所示的箭头为相反方向的磁场。
数据DI1与发送CLK一起输入到AND门10。另外，数据DI1被反相后输入到AND门10。该AND门10的输出信号CLK_DI1是用发送CLK将数据DI1选通而得到的信号，是仅在发送CLK为“1”的情况下才会出现数据DI1的信号。在发送CLK为“0”的情况下，AND门10的输出信号CLK_DI1总是为“0”。
该CLK_DI1被供给到非反相发送放大器12和反相发送放大器14，仅在该CLK_DI1为“1”的情况下，各放大器会像上述那样进行工作。此外，在CLK_DI1为“0”的情况下，各放大器的输出端子均为“0”或高阻抗状态，在发送线圈16没有施加电压，不产生磁场。
像这样，发送侧(的半导体芯片)具有非反相发送放大器12、反相发送放大器14、发送线圈16、以及AND门10。在这些之中，非反相发送放大器12、反相发送放大器14、AND门10相当于专利请求的范围的“发送部”的优选的一个例子。在发送侧，根据这种结构，在数据DI1为“0”的情况下，与数据DI0的数据值对应的方向的电压的发送信号15与发送CLK同步地施加在发送线圈16。在后面使用图2对详细的工作进行说明。
接收侧
在图1中，当发送信号15被施加在发送侧的发送线圈16时，通过磁场耦合(电磁感应)，接收侧的接收线圈18中也流过相同的(反方向的)接收信号VR19。该接收信号VR19是原理上与被施加在发送侧的发送线圈16的发送信号15等效的信号，是其振幅与发送信号15成比例的信号。
接收线圈18中出现的接收信号VR19输入到读出放大器20的非反相输入端子和读出放大器22的反相输入端子。另外，在读出放大器20的反相输入端子施加了规定的阈值电压Vth+。此外，在读出放大器22的非反相输入端子施加了规定的阈值电压Vth-。此外，这些读出放大器20、22的放大率设为足够大。其结果为，各读出放大器20、22实质上作为比较器进行工作。
因此，读出放大器20在被输入的接收信号VR19的振幅大于阈值电压Vth+的情况下，在输出O0(欧零)输出“1”，在被输入的接收信号VR19小于阈值电压Vth+的情况下，在输出O0(欧零)输出“0”。读出放大器20的输出O0输入到OR门24和OR门26。
读出放大器22在被输入的接收信号VR19(的振幅)大于阈值电压Vth-的情况下，在输出O(欧)1输出“0”，在被输入的接收信号VR19(的振幅)小于阈值电压Vth-的情况下，在输出O(欧)1输出“1”。
另外，读出放大器20相当于专利请求的范围的“第1比较部”的优选的一个例子。此外，读出放大器22相当于专利请求的范围的“第2比较部”的优选的一个例子。
读出放大器22的输出O1也输入到OR门24和OR门26。但是，读出放大器22的输出O1被反相后输入到OR门24。OR门24的输出向AND门28输入。另一方面，OR门26的输出向AND门28和反相器30输入。AND门28的输出信号和反相器30的输出信号实质上是接收到的数据，在触发器32、34被锁存，并作为接收数据DO0、DO1而输出。
触发器32为用作为接收时钟的接收CLK对AND门28的输出信号进行锁存的触发器，其输出信号为DO0。触发器34为同样地用接收CLK对反相器30的输出信号进行锁存的触发器，其输出信号为DO1。
像这样，接收侧的半导体芯片具有接收线圈18、读出放大器20、22、OR门24、26、AND门28、反相器30、触发器32、34。其中，读出放大器20、22、OR门24、26、AND门28、反相器30、触发器32、34相当于专利请求的范围的“接收部”的优选的一个例子。其中，进而OR门24、26、AND门28、反相器30相当于专利请求的范围的“数据复原部”的优选的一个例子，但并不限定于图1的电路例子，也可以是进行相同的工作的其它电路。
根据这种结构，作为发送对象的数据DI0、DI1能够作为接收数据即DO0、DO1来接收。该DO0、DO1为将作为发送对象的数据进行复原后的数据，为最终的接收数据(复原数据)。
时序图
在图2中示出了图1中的发送侧和接收侧的信号的时序图。在图2中，DI0、DI1都表示作为发送对象的数据。
在本实施方式中，使用DI0、DI1来表示“0”、“1”、“2”。即，{DI0＝0、DI1＝0}表示值为“0”的数据。此外，{DI0＝1、DI1＝0}表示值为“1”的数据。此外，{DI0＝0、DI1＝1}表示值为“2”的数据。另外，{DI0＝1、DI1＝1}不作为正常数据来使用。
在图2中示出了该数据的值随着时间的推移而依次转变为“1”“2”“0”“2”的情况。
图2所示的发送CLK为用于在发送侧的半导体芯片上进行数据发送的时钟信号，为图1所示的发送CLK。在该发送CLK为“1”的期间，数据被识别，该数据被发送到接收侧。
CLK_DI1为像上述那样用发送时钟将作为发送对象的数据的DI1选通而得到的信号。因此，在发送CLK为“1”的情况下，在DI1为“0”时CLK_DI1成为“1”。因此，如图2所示，在发送数据为“1”“0”的情况下，CLK_DI1成为“1”。另一方面，在发送数据为“2”的情况下，CLK_DI1成为“0”。
在该CLK_DI1为“1”、数据DO0为“1”的情况下，正方向的电压被施加在发送线圈16，在CLK_DI1为“1”、数据DO0为“0”的情况下，作为反方向的电压的发送信号15被施加在发送线圈16。
即，在发送数据的值为“1”的情况下，作为正方向的电压的发送信号15被施加在发送线圈16，在接收线圈18也产生相同的正方向的接收信号VR19(参照图2)。另一方面，在发送数据的值为“0”的情况下，作为反方向的电压的发送信号15被施加在发送线圈16，在接收线圈18也产生相同的反方向的接收信号VR19(参照图2)。
另外，在此，正方向是指在本实施方式中例如图1中的箭头的方向，但也可以采用任选的方向。另一方面，在发送数据的值为“2”的情况下，没有在发送线圈16施加电压，接收线圈18的接收信号VR的振幅也为0。如图2所示，在发送数据的值为“1”的情况下，接收信号VR19出现在正方向，其振幅的值超过第1阈值Vth+。其结果为，读出放大器20的输出信号O0(欧零)成为“1”，读出放大器22的输出信号O1(欧一)成为“0”(参照图2)。
同样地，如图2所示，在发送数据的值为“0”的情况下，接收信号VR19作为反方向的电压而出现，其电压的振幅的值小于第2阈值Vth-。其结果为，读出放大器20的输出信号O0(欧零)成为“0”，读出放大器22的输出信号O1(欧一)成为“1”(参照图2)。此外，在发送数据的值为“2”的情况下，接收信号VR19的电压作为0(零)(接地电位)而出现，其值(振幅为零)小于第1阈值Vth+且大于第2阈值Vth-。其结果为，读出放大器20的输出信号O0(欧零)成为“0”，读出放大器22的输出信号O1(欧一)也成为“0”(参照图2)。
因此，关于作为2个读出放大器20、22的输出信号的O0(欧零)、O1(欧一)，在{O0、O1}＝{0、0}的情况下，作为发送数据的值而表示“2”，在{O0、O1}＝{0、1}的情况下，作为发送数据的值而表示“0”，在{O0、O1}＝{1、0}的情况下，作为发送数据的值而表示“1”。
因此，对于读出放大器20、22的输出信号即O0(欧零)、O1(欧一)，能够使用规定的逻辑电路(OR门24、26、AND门28、反相器30)，对作为发送对象的原数据进行解码。用接收CLK对该解码了的信号进行锁存的数据为(将发送数据复原后的)接收数据DO0、DO1。
该数据的锁存工作由触发器32、34来进行。即，接收数据DO0、DO1在触发器32、34中被锁存并保持。在图2中，示出了每次接收CLK的脉冲出现时不同的数据被锁存的情况，在图中示出了接收数据DO0、DO1按照“1”“2”“0”“2”的顺序变化的情况。
阈值Vth+、Vth-
图3示出了本实施方式1中的对阈值进行设定的电路的说明图。第1阈值Vth+和第2阈值Vth-均为正电源Vdd与负电源Vss之间的电位，在本实施方式1中，以成为第1阈值Vth+>第2阈值Vth-的方式选择了各阈值。
在本实施方式中，如图3所示，用电阻R1、R2、R3对正电源Vdd和负电源Vss之间进行电阻分割，从而分别得到第1阈值Vth+、第2阈值Vth-。例如，能够将电阻R1、R2、R3设为相同值的电阻值，在该情况下，第1阈值Vth+设定为1/3Vdd，第2阈值Vth-设定为1/3Vss。另外，在本实施方式1中的接地电位(GND)设为正电源Vdd与负电源Vss的中间电位。
本实施方式1的特征在于，像这样使用2种阈值，用该阈值识别出接收线圈18中出现的接收信号VR19的振幅的值。即，
在接收信号VR19的振幅>第1阈值Vth+的情况下，发送数据(接收数据)的值判断为“1”。
在第1阈值Vth+>接收信号VR19的振幅>第2阈值Vth-的情况下，发送数据(接收数据)的值判断为“2”。
在第2阈值Vth->接收信号VR19的情况下，发送数据(接收数据)的值判断为“0”。
在如以上这样的判断下，能够得到最终的接收数据DO0、DO1(参照图2)。
另外，第1阈值、第2阈值的具体值可以根据应用的半导体装置来调节。即，电阻R1、R2、R3的值能够酌情改变。此外，在图3中，仅示出了电阻分割的例子，但为了提供准确的电位，关于第1阈值Vth+、第2阈值Vth-，还优选插入缓冲电路，经过该缓冲电路向需要的位置提供第1阈值Vth+、第2阈值Vth-。
此外，非反相发送放大器12、反相发送放大器14以及AND门10(发送部)在作为发送对象的数据为“1”的情况下，以在读出放大器20、22中接收信号19的振幅值大于第1阈值Vth+的方式输出了发送信号15，在作为发送对象的数据为“0”的情况下，以在读出放大器20、22中接收信号19的振幅值为第1阈值Vth+以下且为比第1阈值Vth+小的第2阈值Vth-以上的方式输出了发送信号15，在作为发送对象的数据为“2”的情况下，以在读出放大器20、22中接收信号19的振幅值小于第2阈值Vth-的方式输出了发送信号15。
发送时钟、接收时钟
发送CLK为用于对数据进行发送的时钟信号，在发送侧的半导体芯片上按照该发送时钟的定时(timing)依次发送作为发送对象的数据。接收CLK为用于对数据进行接收的时钟信号，为在该接收侧的半导体芯片上使用的时钟信号。
因此，接收CLK需要依赖于发送CLK。
首先，接收CLK为与发送CLK同步的时钟。其次，优选设为由发送CLK具有规定的延时(delay)的时钟。该接收CLK为对取得数据的定时进行规定的时钟，但像图2所示的那样接收信号VR的上升通常需要规定的时间。因此，优选接收CLK相较于发送CLK具有规定的延时(delay)。
在图2所示的例子中，接收CLK比发送CLK延迟了大约1个脉冲的量。此外，由于该延迟(延时、delay)依赖于其应用的半导体装置，因此只要酌情设定与该半导体装置相应的适当的延迟即可。
时钟的发送
另外，使用TCI技术，发送CLK从发送侧的半导体芯片发送到接收侧的半导体芯片。在接收侧的半导体芯片中，通过对被发送来的发送CLK插入规定的延迟，从而生成接收CLK。
图4为示出发送CLK从发送侧的半导体芯片发送到接收侧的半导体芯片的情况的说明图。
图4为示出在有源中介层A-I/P上层叠多个半导体芯片DRAM0、DRAM1、DRAM2～7、DRAMR而构成的层叠型半导体装置中的时钟信号的发送、接收的情况的说明图。另外，层叠通过熔融接合(Fusion Bonding)来实现。层叠也可以利用使用了粘接剂的方法、表面活化常温接合等其它的方法。在此，存储器芯片DRAM0～7、R、有源中介层A-I/P相当于半导体芯片的优选的一个例子。在图4中，在各半导体芯片上画出了用于收发时钟信号的发送线圈、接收线圈。这些线圈为与用于对数据进行收发的发送线圈16、接收线圈18等基本相同的线圈，但不同点为收发的对象不是数据而是时钟信号。
在图4(a)中示出了在有源中介层A-I/P为发送侧的半导体芯片(第1半导体芯片)、各存储器芯片DRAM0～7、R为接收侧的半导体芯片(第2半导体芯片)的情况下的时钟信号的收发的情况。在该情况下，发送侧的有源中介层A-I/P生成了发送时钟。有源中介层A-I/P将该发送时钟施加在作为发送CLK用发送线圈的发送CLK用Tx36。
另一方面，在接收侧的各存储器芯片DRAM0～7、R上分别设置有作为用于接收该发送CLK的接收线圈的接收CLK用Rx37。根据这种结构，通过发送CLK用Tx36与接收CLK用Rx37之间的磁场耦合，将发送CLK从发送侧发送到接收侧。
像这样通过磁场耦合，时钟信号从发送侧发送到接收侧之后，在接收侧，使用规定的延迟电路在各接收侧的半导体芯片(存储器芯片DRAM0等)附加了必要的延迟(delay：延迟)，最终在接收侧的各半导体芯片上作为接收CLK来利用。另外，在接收侧的半导体芯片上所插入的延迟(延时)，也可以在各半导体芯片中使用不同的延迟。
像这样，在层叠型半导体装置特别是层叠型半导体存储装置中，从有源中介层A-I/P侧向各存储器芯片(例如DRAM芯片)进行时钟信号的传输的情况下，有源中介层A-I/P内的发送CLK向各DARM芯片发送的定时是相同的。像这样，由于发送CLK是共同的，所以基于共同的发送CLK，在各DRAM芯片中(酌情插入延迟)生成接收CLK。
在图4(b)中示出了与图4(a)相反地从存储器芯片DRAM0等向有源中介层A-I/P发送数据的情况下的时钟信号的收发的情况。在该情况下，存储器芯片DRAM0等成为发送侧的半导体芯片(第1半导体芯片)，有源中介层A-I/P成为接收侧的半导体芯片(第2半导体芯片)。因此，发送CLK从存储器芯片DRAM0等侧被发送到有源中介层A-I/P侧。在该情况下，如图4(b)所示，在存储器芯片DRAM0等上设置有作为发送CLK的发送线圈的发送CLK用Tx38，在有源中介层A-I/P上设置有作为对发送CLK进行接收的接收线圈的接收CLK用Rx39。在这些线圈之间的发送CLK的收发与在图4(a)中说明的工作是相同的。
在图4(b)中，在从各DRAM芯片向有源中介层A-I/P侧传输时钟信号的情况下，由于在各DRAM芯片中生成的发送CLK的定时(在DRAM芯片彼此之间)是不同的，所以发送CLK被单独发送，基于此而生成了接收CLK。另外，在DRAM芯片之间发送CLK的定时不同的理由主要是因为各DRAM芯片的工艺存在偏差。
另外，优选像图4(b)所示的那样以成对的方式设置发送CLK用Tx38和接收CLK用Rx39，此外，也优选采用像图4(a)所示的那样相对于1个发送CLK用Tx36设置多个接收CLK用Rx37的结构。
实施方式1总结
(1)如以上说明的那样，在本实施方式1中，在使用TCI的技术来收发数据的情况下，为了识别数据值而使用了值不同的2种阈值。使用该2种阈值能够将接收的信号(＝发送来的信号)的状态识别出3种。其结果为，能够在使用一组线圈(发送线圈16、接收线圈18)的同时识别例如“0”“1”“2”这3种信号。因此，相对于现有技术中用一组线圈仅能够发送“0”“1”这2种数据，本实施方式能够发送更多种类的数据，只要是相同的数据量(数据宽度)，就能够进一步减少线圈的数量。此外，只要是相同个数的线圈，就能够对更多的数据量(数据宽度)进行收发。
(2)进而，在本实施方式1中说明了使用2种阈值(Vth+、Vth-)来识别信号的3种状态(信号的振幅)的例子，但也可以构成为使用更多的阈值来识别更多种类的信号的状态。
例如，通常，能够使用n种阈值来识别信号的n+1种状态(振幅)。在此，n为2以上的自然数。因此，如果使用更多的阈值，则能够在使用相同个数的线圈的同时收发更多的数据。
第2.实施方式2
在实施方式1中，对使用1组发送线圈16和接收线圈18不仅能够传输“0”“1”，而且能够传输3种数据“0”“1”“2”的技术进行了说明。在本实施方式2中，对将上述技术应用于多组发送线圈和接收线圈的例子进行说明。
结构
在图5中示出了表示在本实施方式2的层叠型半导体装置中在半导体芯片之间进行数据传输的电路结构的结构图。该图5与实施方式1的图1对应。在图5中也为，发送侧是指对数据进行发送的一侧的半导体芯片上的结构，接收侧是指对数据进行接收的一侧的其它半导体芯片上的结构。在图5中，朝向左边的部分为发送部，从发送线圈56、64起的左部为(但是，发送线圈56、64除外)为发送部。此外，在图5中，朝向右边的部分为接收部，从接收线圈66、86起的右部为(但是，接收线圈66、86除外)为接收部。
这些图5中的发送部、接收部相当于专利请求的范围中的发送部、接收部的优选的一个例子，但电路结构能够采用多种多样的结构，发送部、接收部的结构并不限于图5的结构。
发送侧
在图5中，3个数据DI0、DI1、DI2为发送对象的数据。在本实施方式2中，该3个数据为2进制数，表示“000”～“111”的范围的数。如果以10进制数而言，则其表示“0”～“7”的数值的范围。
在本实施方式2中，使用2进制数3进制数转换电路40将该发送对象的数据转换为3进制数(2进制编码的3进制数)。该2进制数3进制数转换电路40的电路图在图6(a)中示出，其真值表在图6(b)中示出。
图6(a)的电路图为2进制数3进制数转换电路40的优选的结构例，但并不限定于该电路。图6(a)的b2、b1、b0为输入的2进制数，相当于图5中的DI2、DI1、DI0。此外，图6(a)的tb3、tb2、tb1、tb0为输出的2进制编码的3进制数，相当于图5中的x3、x2、x1、x0。该2进制编码的3进制数表示2位的3进制数，图6(b)的真值表中的3进制数t1相当于tb3、tb2，3进制数t0相当于tb1、tb0。
此外，在图6(b)的真值表中从左起示出了2进制数(binary)、3进制数(ternary)、2进制编码的3进制数(Binary-coded-ternary)。在图6(a)中示出了2进制数b2、b1、b0以及2进制编码的3进制数tb3、tb2、tb1、tb0。
另外，2进制编码的3进制数为用2位的2进制数表现了3进制数的各位的数，例如，3进制数的“12”，如果用2进制编码的3进制数来表现，则能够表示为“01”“10”(参照图6(b))。如果用各进制数表现该例子，则表现为：
10 进制数“5”
2 进制数“0101”
3 进制数“12”
2 进制编码的3进制数“0110”。
2进制数3进制数转换电路40的输出信号x1、x0为2进制编码的3进制数的低位1位数，用该2位表示“0”“1”“2”。因此，发送该3种数据的电路与上述实施方式1(图1)是相同的，同样地进行工作。
输出信号x0上的数据输入到非反相发送放大器52和反相发送放大器54。此外，在非反相发送放大器52的输出端子与反相发送放大器54的输出端子之间连接有发送线圈56。根据这种结构，发送线圈56产生规定的磁场，其工作与实施方式1是相同的。(参照图1等)。输出信号x1和发送CLK一起输入到AND门50。另外，输出信号x1上的数据被反相后输入到AND门50。
该AND门50的输出信号CLK_X1为用发送CLK对输出信号x1上的数据进行选通而得到的信号，为仅在发送CLK为“1”的情况下才会出现输出信号x1的数据的信号。该CLK_X1被供给到非反相发送放大器52和反相发送放大器54，仅在该CLK_X1为“1”的情况下，各放大器像上述那样进行工作。
像这样，发送侧(的半导体芯片)具有非反相发送放大器52、反相发送放大器54、发送线圈56、以及AND门50。在发送侧，根据这种结构，在输出信号x1为“0”的情况下，与发送CLK同步地，与输出信号x0的值对应的方向的电流在发送线圈56流动。详细的工作与实施方式1中使用图2说明的工作相同。
另外，关于作为2进制编码的3进制数的高位的位数即x3、x2，也设置有与上述的x1、x0相同的结构的电路。即，发送侧由AND门58、非反相发送放大器60、反相发送放大器62、发送线圈64构成，其工作与上述的电路相同。
即，在本实施方式2中，2进制编码的3进制数的高位位数、低位位数通过完全相同的结构、工作而传输到接收侧(的半导体芯片)。
接收侧
首先，对与x1、x0的传输有关的部分进行说明。在图5中，当在发送侧的发送线圈56施加规定的电压的发送信号时，通过磁场耦合(电磁感应)，在接收侧的接收线圈66中也出现相同的(反方向的)接收信号VR。该接收信号VR是原理上与施加在发送侧的发送线圈56的电压等效的电压，是至少振幅成比例的电压的信号。
接收线圈18中出现的接收信号VR输入到读出放大器68的非反相输入端子和读出放大器70的反相输入端子。在读出放大器68的反相输入端子施加了规定的阈值电压Vth+。此外，在读出放大器70的非反相输入端子施加了规定的阈值电压Vth-。这些读出放大器68、70的工作与实施方式1相同。
读出放大器68的输出O0(欧零)输入到OR门72和OR门74。读出放大器70的输出O1(欧一)也输入到OR门72和OR门74。但是，读出放大器70的输出O1被反相后输入到OR门72。OR门72的输出向AND门76输入。另一方面，OR门74的输出向AND门76和反相器78输入。AND门28的输出信号和反相器30的输出信号实质上是接收到的数据，在触发器80、82被锁存，作为z0(零)、z1(一)而被输出。
根据这种结构，发送侧的x0、x1的数据在接收侧被复原为z0、z1。
从接收线圈66到触发器80、82的结构以及该结构的工作与实施方式1相同。
在本实施方式2中，被复原的z0、z1与发送侧的2进制编码的3进制数x0、x1相等。因此，该z0、z1通过3进制数2进制数转换电路42被转换为最终的接收数据DO(欧)0(零)、DO1、DO2。另外，在3进制数2进制数转换电路42中也输入了2进制编码的3进制数的高位即z3、z2，3进制数2进制数转换电路42基于这些z3、z2、z1、z0的全部对接收数据DI0、DI1、DI2进行复原。
3进制数2进制数转换电路42的电路图在图7(a)中示出，其真值表在图7(b)中示出。
图7(a)的电路图为3进制数2进制数转换电路42的优选的结构例，但并不限定于该电路。图7(a)的tb3、tb2、tb1、tb0为向3进制数2进制数转换电路42输入的2进制编码的3进制数，相当于图5中的z3、z2、z1、z0。图7(a)的b2、b1、b0为输出的2进制数，相当于图5中的DO(欧)2、DO(欧)1、DO(欧)0(零)。此外，图7(b)的真值表为对图6(b)的真值表的纵向的项目进行了调换的表，其内容与图6(b)的真值表相同。2进制数3进制数转换电路40的输出信号x1、x0为2进制编码的3进制数的低位1位数，用这2位表示“0”“1”“2”。因此，发送这3种数据的电路与上述实施方式1(图1)相同，同样地进行工作。
接下来，关于针对与图5中的2进制编码的3进制数的高位数即x3、x2有关的部分的接收，其结构、工作与上面说明的x1、x0的接收相同。
与x1、x0的情况同样地，接收线圈86中出现的接收信号VR在读出放大器88、90中被接收，与第1阈值Vth+、第2阈值Vth-进行比较。这些输出信号O(欧)2、O3与O0、O1同样地输入到OR门92、94。OR门92、94的输出信号输入到AND门96、反相器98。AND门96和反相器98的输出信号被触发器100、102锁存。该锁存了的信号成为z2、z3，被供给到3进制数2进制数转换电路42。
3进制数2进制数转换电路42像上述那样被输入作为2进制编码的3进制数的z3、z2、z1、z0，将其转换为2进制数DO(欧)2、DO1、DO0。像这样，作为接收数据DO2、DO1、DO0，在接收侧的半导体芯片中能得到(复原)与作为发送对象的数据DI2、DI1、DI0相同的数据。
实施方式2总结
像以上说明的那样，在本实施方式2中，与实施方式1同样地使用可得到3种状态(3种振幅)的信号来进行不基于“0”“1”的2值而基于3值的数据的传输。采用了基于该3值的传输的结果为，能够将线圈的数量减少为2/3。即，在本实施方式2中，能够使用2组发送线圈及接收线圈来进行3种数据传输(3位的数据传输)。
因此，例如在传输256位的数据的情况下，线圈的组数为其2/3，能够用171组的发送线圈及接收线圈的组来传输256位的数据。
像这样，根据本实施方式2，能够在利用TCI技术的同时使线圈数量减少为2/3，因此能够使半导体芯片上的线圈所占据的面积减少。因此，能够使在半导体芯片上能够作为电路来利用的面积增加。相反地，在使线圈数量成为固定的情况下，能够进行比现有技术多的数据(比现有技术的位数多的数据)的传输。
第3.变形例
(1)在以上说明的各实施方式中，将信号的可得到的状态的数量设为3种进行了说明，因此，对收发3种(3种振幅)数据的例子进行了说明。但是，也优选使用更多种类的状态(振幅)的发送信号、磁场信号来进行多值数据的收发。
在上述的各实施方式中，使用2个阈值(第1阈值、第2阈值)识别了发送信号、磁场信号的3种状态(振幅)，通常也优选使用n个阈值来识别n+1种状态。在该情况下，由于能够识别信号的n+1种，所以能够进行n+1值的数据的收发。
(2)在上述的各实施方式中，主要对发送侧的半导体芯片和接收侧的半导体芯片为一对的情况进行了说明，如在图4等中说明过的那样，即使在发送侧的半导体芯片为1个，接收侧的半导体芯片为多个的情况下，也能够应用本发明的原理来进行3值数据(或多值数据)的收发。在图4中，对时钟信号的传输动作进行了说明，但即使是数据的传输，也是相同的。
此外，在上述的各实施方式中，对发送侧的半导体芯片仅进行发送、接收侧的半导体芯片仅进行接收的例子进行了说明，但也优选1个半导体芯片具有用于发送的电路结构和用于接收的电路结构双方。如果像这样地构成，则能够进行双向的数据传输。
(3)在上述的各实施方式中，针对具有层叠了多个半导体芯片的结构的层叠型半导体装置，说明了半导体芯片之间的数据传输的技术。该半导体芯片也可以是任何半导体芯片。如在图4的例子中说明的那样，可以为存储器芯片，也可以是有源中介层A-I/P、简单的中介层I/P。
以上，对本发明的实施方式进行了详细说明，上述的实施方式仅示出了实施本发明时的具体例子。本发明的技术范围并不限定于上述实施方式。本发明在不脱离其主旨的范围内能够进行各种改变，这些也包含在本发明的技术范围内。
附图标记说明
10、28、50、58、76、96：AND门；
12、52、58、200：非反相发送放大器；
14、54、62、202：反相发送放大器；
16、56、64、204：发送线圈；
17：磁场信号；
18、66、86、206：接收线圈；
19：接收信号VR；
20、22、68、70、88、90、208：读出放大器；
24、26、72、74、92、94：OR门；
30、78、98：反相器；
32、34、80、82、100、102、210：触发器；
36、38：发送CLK用Tx；
37、39：接收CLK用Rx；
40：2进制数3进制数转换电路；
42：3进制数2进制数转换电路；
DI、DI0、DI1、DI2：数据(作为发送对象的数据)；
DO、DO0、DO1、DO2：数据(接收数据)；
Vth+：第1阈值；
Vth-：第2阈值。

Claims (6)

1.一种层叠型半导体装置，其至少层叠了第1半导体芯片和第2半导体芯片，
所述第1半导体芯片以非接触方式发送数据，
所述第2半导体芯片以非接触方式接收所述被发送的数据，
所述第1半导体芯片包含：
发送部，其基于作为发送对象的数据的值，输出能够得到表示该数据的值的至少3种以上的状态的发送信号；以及
发送线圈，其将所述发送信号转换为磁场信号，
所述第2半导体芯片包含：
接收线圈，其将所述发送线圈所转换的所述磁场信号转换为接收信号；以及
接收部，其基于所述接收信号的状态对所述被发送的数据进行复原，
所述发送部基于所述作为发送对象的数据的值来输出具有3种以上的振幅值的所述发送信号，
所述发送线圈将所述发送信号转换为基于所述数据的值的3种以上的振幅的磁场信号，
所述接收线圈将所述磁场信号转换为基于所述数据的值的3种以上的振幅的接收信号，
所述接收部基于所述接收信号的振幅值对所述被发送的数据的值进行复原，
所述发送部在作为发送对象的所述数据为第1值的数据的情况下，以在所述接收部中所述接收信号的振幅值大于第1阈值的方式输出所述发送信号，所述发送部在所述数据为第2值的数据的情况下，以在所述接收部中所述接收信号的振幅值为所述第1阈值以下且为比所述第1阈值小的第2阈值以上的方式输出所述发送信号，所述发送部在所述数据为第3值的数据的情况下，以在所述接收部中所述接收信号的振幅值小于所述第2阈值的方式输出所述发送信号，
作为发送对象的所述数据为第1值的数据的情况下的磁场信号的方向，与作为发送对象的所述数据为第3值的数据的情况下的磁场信号的方向相反。
2.如权利要求1所述的层叠型半导体装置，其中，
作为发送对象的所述数据为第2值的数据的情况下，不发送磁场信号。
3.如权利要求1或2所述的层叠型半导体装置，其中，
所述接收部包含：
第1比较部，其对所述接收信号的振幅值和所述第1阈值进行比较；
第2比较部，其对所述接收信号的振幅值和所述第2阈值进行比较；以及
数据复原部，其在所述第1比较部判断为所述接收信号的振幅值大于所述第1阈值的情况下输出所述第1值的数据，在所述第1比较部判断为所述接收信号的振幅值为所述第1阈值以下，并且所述第2比较部判断为所述接收信号的振幅值为所述第2阈值以上的情况下输出所述第2值的数据，在所述第2比较部判断为所述接收信号的振幅值小于所述第2阈值的情况下输出所述第3值的数据。
4.一种数据通信方法，在至少层叠了第1半导体芯片和第2半导体芯片的层叠型半导体装置中，从所述第1半导体芯片向所述第2半导体芯片以非接触方式发送数据，
所述第1半导体芯片以非接触方式发送数据，
所述第2半导体芯片以非接触方式接收所述被发送的数据，
所述数据通信方法包含：
输出步骤，在所述第1半导体芯片中，基于作为发送对象的数据的值，输出能够得到表示该数据的值的至少3种以上的状态的发送信号；
第1转换步骤，在所述第1半导体芯片中，将所述发送信号转换为磁场信号；
第2转换步骤，在所述第2半导体芯片中，将所述转换了的所述磁场信号转换为接收信号；以及
复原步骤，在所述第2半导体芯片中，基于所述接收信号的状态，对所述被发送的数据进行复原，
在所述输出步骤中，基于所述作为发送对象的数据的值，输出具有3种以上的振幅值的所述发送信号，
在所述第1转换步骤中，将所述发送信号转换为基于所述数据的值的3种以上的振幅的磁场信号，
在所述第2转换步骤中，将所述磁场信号转换为基于所述数据的值的3种以上的振幅的接收信号，
在所述复原步骤中，基于所述接收信号的振幅值，对所述被发送的数据的值进行复原，
在所述输出步骤中，在作为发送对象的所述数据为第1值的数据的情况下，以在所述复原步骤中所述接收信号的振幅值大于第1阈值的方式输出所述发送信号，在所述数据为第2值的数据的情况下，以在所述复原步骤中所述接收信号的振幅值为所述第1阈值以下且为比所述第1阈值小的第2阈值以上的方式输出所述发送信号，在所述数据为第3值的数据的情况下，以在所述复原步骤中所述接收信号的振幅值小于所述第2阈值的方式输出所述发送信号，
作为发送对象的所述数据为第1值的数据的情况下的磁场信号的方向，与作为发送对象的所述数据为第3值的数据的情况下的磁场信号的方向相反。
5.如权利要求4所述的数据通信方法，其中，
作为发送对象的所述数据为第2值的数据的情况下，不发送磁场信号。
6.如权利要求4或5所述的数据通信方法，其中，
所述复原步骤包含：
第1比较步骤，对所述接收信号的振幅值和所述第1阈值进行比较；
第2比较步骤，对所述接收信号的振幅值和所述第2阈值进行比较；以及
数据复原步骤，在所述第1比较步骤中判断为所述接收信号的振幅值大于所述第1阈值的情况下输出所述第1值的数据，在所述第1比较步骤中判断为所述接收信号的振幅值为所述第1阈值以下，并且在所述第2比较步骤中判断为所述接收信号的振幅值为所述第2阈值以上的情况下输出所述第2值的数据，在所述第2比较步骤中判断为所述接收信号的振幅值小于所述第2阈值的情况下输出所述第3值的数据。
CN201680082164.0A 2016-02-18 2016-02-18 层叠型半导体装置及数据通信方法 Active CN108701685B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/054666 WO2017141390A1 (ja) 2016-02-18 2016-02-18 積層型半導体装置及びデータ通信方法

Publications (2)

Publication Number Publication Date
CN108701685A CN108701685A (zh) 2018-10-23
CN108701685B true CN108701685B (zh) 2021-09-21

Family

ID=59624840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680082164.0A Active CN108701685B (zh) 2016-02-18 2016-02-18 层叠型半导体装置及数据通信方法

Country Status (4)

Country Link
US (1) US10615850B2 (zh)
JP (1) JP6686049B2 (zh)
CN (1) CN108701685B (zh)
WO (1) WO2017141390A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113127403B (zh) * 2021-06-16 2021-09-07 北京壁仞科技开发有限公司 半导体芯片
CN116194991B (zh) * 2022-07-05 2023-12-19 超极存储器股份有限公司 半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629885A (ja) * 1992-07-10 1994-02-04 Omron Corp 非接触通信システム
CN101350345A (zh) * 2007-07-17 2009-01-21 株式会社日立制作所 半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2713529B2 (ja) * 1992-08-21 1998-02-16 三菱電機株式会社 信号受信用コイルおよびこれを使用した非接触ｉｃカード
JPH08149054A (ja) * 1994-11-25 1996-06-07 Japan Aviation Electron Ind Ltd 非接触コネクタ、このコネクタを使用する信号送受信方法およびこの方法を実施する装置
US5949826A (en) * 1995-12-22 1999-09-07 Matsushita Electric Industrial Co., Ltd. Data transmission and reception system
CN1122936C (zh) * 1997-10-22 2003-10-01 皇家菲利浦电子有限公司 双模式数据运载器及用于这一具有简化的数据传送装置的数据运载器的电路
JP2003022687A (ja) 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体記憶装置
DE10245747B4 (de) * 2002-10-01 2005-12-01 Infineon Technologies Ag Kontaktloser Datenträger
EP1480156A2 (de) * 2003-05-22 2004-11-24 Siemens Aktiengesellschaft Vorrichtung zur Ausstrahlung von HF-Signalen, insbesondere in einem Identifikationssystem
JP2007287254A (ja) 2006-04-18 2007-11-01 Japan Atomic Energy Agency 多層多値記録型光記録媒体
US8233303B2 (en) * 2006-12-14 2012-07-31 Rambus Inc. Multi-die memory device
CN101971194A (zh) * 2007-12-19 2011-02-09 谢玉莲 非接触式和双界面嵌体及其生产方法
JP5474323B2 (ja) * 2008-08-26 2014-04-16 学校法人慶應義塾 電子回路
JP5995022B1 (ja) * 2015-09-10 2016-09-21 パナソニックＩｐマネジメント株式会社 無線電力伝送システムおよび送電装置
US9928460B1 (en) * 2017-06-16 2018-03-27 Google Llc Neural network accelerator tile architecture with three-dimensional stacking
US10963780B2 (en) * 2017-08-24 2021-03-30 Google Llc Yield improvements for three-dimensionally stacked neural network accelerators
EP3457580B1 (en) * 2017-09-19 2020-02-19 Nxp B.V. Nfc controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629885A (ja) * 1992-07-10 1994-02-04 Omron Corp 非接触通信システム
CN101350345A (zh) * 2007-07-17 2009-01-21 株式会社日立制作所 半导体器件

Also Published As

Publication number Publication date
CN108701685A (zh) 2018-10-23
WO2017141390A1 (ja) 2017-08-24
US20190349029A1 (en) 2019-11-14
US10615850B2 (en) 2020-04-07
JPWO2017141390A1 (ja) 2019-02-14
JP6686049B2 (ja) 2020-04-22

Similar Documents

Publication Publication Date Title
US8649445B2 (en) Methods and systems for noise resilient, pin-efficient and low power communications with sparse signaling codes
US9071476B2 (en) Methods and systems for high bandwidth chip-to-chip communications interface
US6278740B1 (en) Multi-bit (2i+2)-wire differential coding of digital signals using differential comparators and majority logic
US8581755B2 (en) Multiple word data bus inversion
CN100452787C (zh) 检测进入信号从一种已知的先前逻辑状态转变的方法
CN105122758B (zh) 高带宽芯片间通信接口方法和系统
US8933590B2 (en) Electronic circuit
US8576930B2 (en) Receiver for signal communication apparatus and related signal communication apparatus
US7868790B2 (en) Single ended pseudo differential interconnection circuit and single ended pseudo differential signaling method
EP3193259B1 (en) Encoding data using combined data mask and data bus inversion
US7405659B1 (en) RFID tag switched capacitor slicer threshold
CN103491038B (zh) 用于高速串行接口接收端的1/4速率4抽头判决反馈均衡器
Lalitha et al. A review of manchester, miller, and fm0 encoding techniques
WO2015031845A1 (en) Methods and systems for energy-efficient communications interface
CN108701685B (zh) 层叠型半导体装置及数据通信方法
US8242811B2 (en) High-bandwidth on-chip communication
US11169952B2 (en) Data transmission code and interface
US9559872B2 (en) Signal transmission system
JPWO2007049455A1 (ja) 半導体メモリカード
US7030655B2 (en) Memory interface system
CN112578700A (zh) 电子装置和该电子装置的操作方法
Sim et al. Multilevel differential encoding with precentering for high-speed parallel link transceiver
US7158057B1 (en) Circuitry and methods for high speed data encoding
US9832010B1 (en) Signal processing device and signal processing method
KR20230124460A (ko) 데이터 내장형 클럭 송수신기 및 이를 포함하는 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant