具体实施方式
以下,与附图建立关联地对本发明的实施方式进行说明。
(第1实施方式)
图1是表示本发明的第1实施方式所涉及的固体摄像装置的构成例的框图。
在本实施方式中,固体摄像装置10例如由CMOS图像传感器构成。
如图1所示,作为主要构成要素,该固体摄像装置10具有:作为摄像部的像素部(像素阵列部)20、行(row)驱动器(Row Driver,垂直扫描电路或者行扫描电路)30、列(column)读取电路40、水平扫描电路(列扫描电路)50以及定时控制电路60。
这些构成要素之中,例如由行驱动器(以下,称为行驱动器)30、列读取电路(以下,称为列读取电路)40、水平扫描电路50以及定时控制电路60构成像素信号的读取部70。
此外,在本第1实施方式中,由列读取电路40以及水平扫描电路50等构成形成列读取电路系统的列信号链(Column Signal Chain)80。
在本第1实施方式中,如后面详述那样,固体摄像装置10构成为第1基板和第2基板的层叠型CMOS图像传感器。
本第1实施方式的固体摄像装置10具有第1基板和第2基板通过各个基板的形成于列(column)输出方向(垂直信号线的布线方向)的2个侧部的至少一个侧部的列(column)电平连接部、以及形成于与列输出方向正交的方向的至少一个侧部的行(row)电平连接部来连接的层叠构造。
在第1基板,形成像素部20。并且,像素部20的沿着列输出方向的列电平连接部的侧部具有第1间距,沿着与列输出方向正交的方向的行电平连接部的侧部具有第2间距。
在第2基板,形成包含沿着列电平连接部而列输出方向的侧部具有像素部20的第1间距所对应的第3间距的列读取电路40的列信号链(Column Signal Chain)80,并且形成沿着行电平连接部而与列输出方向正交的方向的侧部具有第2间距所对应的第4间距的行驱动器30。
在第2基板,形成包含用于布线间的间距变换的倾斜布线的间距变换用布线区域。
在本第1实施方式中,第2基板中的列信号链80的第3间距以及行驱动器30的第4间距这两个间距被设定为比第1基板中的像素部20对应的第1间距或者第2间距短。
并且,在本第1实施方式中,间距变换用布线区域至少形成于具有比像素部20短的第3间距的列信号链80的端部与列电平连接部的端部之间、以及具有比像素部20短的第4间距的行驱动器30的端部与行电平连接部的端部之间。
以下,对固体摄像装置10的各部的构成以及功能的概要、特别是像素部20的构成以及功能、还有像素部20与读取部70的层叠构造等详细进行叙述。
(像素PXL以及像素部20的构成)
图2是表示本发明的第1实施方式所涉及的固体摄像装置10的像素的构成例的电路图。
像素PXL构成为包含光电二极管(光电变换元件)和像素内放大器。
具体而言,该像素PXL例如具有作为光电变换元件的光电二极管PD。
对于该光电二极管PD,分别各具有一个作为传递元件的传递晶体管TG-Tr、作为复位元件的复位晶体管RST-Tr、作为源极跟随器元件的源极跟随器晶体管SF-Tr以及作为选择元件的选择晶体管SEL-Tr。
这样,第1实施方式所涉及的像素PXL构成为包含:传递晶体管TG-Tr、复位晶体管RST-Tr、源极跟随器晶体管SF-Tr以及选择晶体管SEL-Tr这4个晶体管(4Tr)。
光电二极管PD产生并蓄积与入射光量相应的量的信号电荷(这里为电子)。
以下,对信号电荷为电子、各晶体管为n型晶体管的情况进行说明,但也可以信号电荷为空穴(hole),或者各晶体管为p型晶体管。
此外,本实施方式在多个光电二极管以及传递晶体管之间共用各晶体管的情况、采用不具有选择晶体管的3晶体管(3Tr)像素的情况下也有效。
传递晶体管TG-Tr被连接于光电二极管PD与浮动扩散体FD之间,根据通过控制线而向栅极施加的控制信号TG而被控制。
传递晶体管TG-Tr在控制信号TG为高(H)电平的传递期间被选择并成为导通状态,通过光电二极管PD而被光电变换并且将蓄积的电荷(电子)传递至浮动扩散体FD。
如图2所示,复位晶体管RST-Tr被连接于电源线VRst与浮动扩散体FD之间,根据通过控制线而向栅极施加的控制信号RST而被控制。
另外,复位晶体管RST-Tr也可以构成为被连接于电源电压VDD的电源线Vdd与浮动扩散体FD之间,根据通过控制线而向栅极施加的控制信号RST而被控制。
复位晶体管RST-Tr在控制信号RST为H电平的复位期间被选择并成为导通状态,将浮动扩散体FD复位为电源线VRst或者电源电压VDD的电源线Vdd的电位。
作为源极跟随器元件的源极跟随器晶体管SF-Tr和选择晶体管SEL-Tr在电源线Vdd与垂直信号线LSGN之间串联连接。
在源极跟随器晶体管SF-Tr的栅极连接浮动扩散体FD,选择晶体管SEL-Tr根据通过控制线而向栅极施加的控制信号SEL而被控制。
选择晶体管SEL-Tr在控制信号SEL为H电平的选择期间被选择并成为导通状态。由此,源极跟随器晶体管SF-Tr向信号垂直线LSGN输出将浮动扩散体FD的电荷变换为与电荷量(电位)相应的电压信号的列输出的读取信号(VSIG1)以及读取复位信号(VRST1)。
由于例如传递晶体管TG-Tr、复位晶体管RST-Tr以及选择晶体管SEL-Tr的各栅极以行为单位而连接,因此这些动作针对每一行的各像素而同时并行进行。
由于在像素部20中,像素PXL被配置为N行×M列,因此各控制信号SEL、RST、TG的各信号线分别为N根,垂直信号线LSGN为M根。
在图1中,将各控制信号SEL、RST、TG的各信号线表示为1根行扫描控制线。
行驱动器(垂直扫描电路)30根据定时控制电路60的控制,在快门行以及读取行,通过行扫描控制线来进行像素PXL的驱动。
此外,行驱动器30根据地址信号,输出进行信号的读取的读出行和对蓄积于光电二极管PD21的电荷进行复位的快门行的行地址的行选择信号。
即,行驱动器30进行像素PXL的驱动,以使得将像素部20中被地址指定的行的像素信号向列输出方向(垂直信号线LSGN的布线方向)读取。
列读取电路40也可以包含与像素部20的各列输出对应配置的多个列信号处理电路(未图示),能够通过多个列信号处理电路来进行列并行处理。
列读取电路40能够构成为包含:相关双采样(CDS:Correlated Double Sampling)电路、ADC(模拟数字转换器;AD变换器)、放大器(AMP,放大器),采样保持(S/H)电路等。
这样,例如图3A所示,列读取电路40也可以构成为包含将像素部20的各列输出的读取信号VSL变换为数字信号的ADC41。
或者,例如图3B所示,读取电路40也可以配置对像素部20的各列输出的读取信号VSL进行放大的放大器(AMP)42。
此外,例如图3C所示,读取电路40也可以配置对像素部20的各列输出的读取信号VSL进行采样、保持的采样保持(S/H)电路43。
水平扫描电路50对被读取电路40的ADC等的多个列信号处理电路处理的信号进行扫描并向水平方向传递,输出到未图示的信号处理电路。
定时控制电路60生成像素部20、行驱动器30、列读取电路40、水平扫描电路50等的信号处理所需的定时信号。
在本第1实施方式中,读取部70对像素部20,依次访问像素并以行为单位来进行像素信号的读取。
(固体摄像装置10的层叠构造)
接下来,对本第1实施方式所涉及的固体摄像装置10的层叠构造进行说明。
图4是用于对本发明的第1实施方式所涉及的固体摄像装置10的层叠构造进行说明的图。
本第1实施方式所涉及的固体摄像装置10具有第1基板(上基板)110和第2基板(下基板)120的层叠构造。
固体摄像装置10例如在通过晶片级贴合后,形成为通过切割而切割出的层叠构造的摄像装置。
在本例中,具有在第2基板120上层叠第1基板110的构造。
本第1实施方式的固体摄像装置10在第1基板110,在列输出方向(垂直信号线LSGN的布线方向、图中的正交坐标系的Y方向)的2个侧部111、112形成列电平连接部211、212,在与列输出方向正交的方向(X方向)的2个侧部113、114之中的一个侧部113形成行电平连接部213。
同样地,在第2基板120,在列输出方向(Y方向)的2个侧部121、122形成列电平连接部221、222,在与列输出方向正交的方向(X方向)的2个侧部123、124之中的一个侧部123形成行电平连接部223。
并且,本第1实施方式的固体摄像装置10具有第1基板110和第2基板120通过各自的基板的对应的列电平连接部211、212以及列电平连接部221、222还有行电平连接部213以及行电平连接部223,例如利用层叠用芯片间过孔(Die-to-Die Via)、微凸块等而连接的层叠构造。
在第1基板110,如图4所示,形成在第1基板110的整体排列有像素部20的各像素PXL的像素阵列230。
这样,在第1基板110,作为像素部20,像素阵列230形成为矩形。
并且,作为像素部20的像素阵列230形成为沿着列输出方向(Y方向)的列电平连接部211、212的侧部231、232具有第1间距PTC1、并且沿着与列输出方向正交的方向(X方向)的行电平连接部213的侧部233、234具有第2间距PTC2的四边形状。
在第2基板120,形成包含沿着列电平连接部221、222而列输出方向(Y方向)的侧部241、242具有像素部20的第1间距PTC1所对应的第3间距PTC3的列读取电路40的列信号链(Column Signal Chain)80-1、80-2。
在第2基板120,形成沿着行电平连接部223而与列输出方向正交的方向(X方向)的侧部251具有像素部20的第2间距PTC2所对应的第4间距PTC4的行驱动器30。
在第2基板120,形成包含用于布线间的间距变换的倾斜布线的间距变换用布线区域260-1~260-7。
并且,在本第1实施方式的第2基板120中,除去列信号链80-1、80-2的形成区域、行驱动器30的形成区域以及间距变换用布线区域260-1~260-7的形成区域以外的、基板的中央部以及侧部124的附近区域被分配为除去列信号链80-1、80-2、行驱动器30以外的输出电路等的其他周边电路90的形成区域。
在本第1实施方式中,第2基板120中的列信号链80-1、80-2的第3间距PTC3被设定为比第1基板110中的像素部20的对应的第1间距PTC1短(窄)(PTC3<PTC1)。
此外,第2基板120中的行驱动器30的第4间距PTC4被设定为比第1基板110中的像素部20的对应的第2间距PTC2短(窄)(PTC4<PTC2)。
在本第1实施方式中,间距变换用布线区域260(-1~-7)是使用与列信号链80-1、80-2、行驱动器30中使用的金属布线层不同的布线层而形成的。
因此,间距变换用布线区域260(-1~-7)能够配置为在层叠方向(Z方向)与列信号链80-1、80-2、行驱动器30重叠。
并且,在本第1实施方式中,包含倾斜布线的间距变换用布线区域260-1形成于具有比像素部20的第1间距PTC1短的第3间距PTC3的列信号链80-1的端部801T与列电平连接部221的一端部221T1之间。
包含倾斜布线的间距变换用布线区域260-2形成于具有比像素部20的第1间距PTC1短的第3间距PTC3的列信号链80-1的端部802T与列电平连接部221的另一端部221T2之间。
间距变换用布线区域260-1、260-2中的倾斜布线分别被从列电平连接部221的端部221T1、221T2到与列信号链80-1的端部801T、802T的位置一致的位置进行布线。
图5是表示包含本发明的第1实施方式所涉及的倾斜布线的间距变换用布线区域的基本构成例的图。
图6是表示包含本发明的第1实施方式所涉及的倾斜布线以及折回布线的间距变换布线的构成例的图。
如图5所示,间距变换用布线区域260构成为包含第1布线群261、第2布线群262和倾斜布线群263,所述第1布线群261是布线OR间具有间距OPTC1地形成的,第2布线群262是布线CR间具有比间距OPTC1短(窄)的间距CPTC1地形成的,倾斜布线群263通过利用倾斜布线SR来将第1布线群261的布线OR与第2布线群262的对应的布线CR连接,从而将间距OPTC1变换为比该间距OPTC1短(窄)的间距CPTC1,或者将间距CPTC1变换为比该间距CPTC1长(宽)的间距OPTC1。
间距变换用布线区域260例如在应用于列信号链80-1、80-2的情况下,信号的流动是从第1布线群261传递至倾斜布线群262,这里,布线的间距OPTC1被变换为更短(窄)的间距CPTC1,并被传递至第3布线群263。
间距变换用布线区域260例如在应用于行解码器30的情况下,信号的流动是从第3布线群263传递至倾斜布线群262,这里,布线的间距CPTC1被变换为更长(宽)的间距OPTC1,并被传递至第1布线群261。
此外,在本第1实施方式中,如图6所示,也可以在间距变换用布线区域260A对布线间间距进行变换的位置之后,设置形成有折回布线FR的折回布线群264。
由此,在通过间距变换布线来变换间距之后,通过下层布线来进行折回,将信号传送到芯片间过孔(chip-to-chip via)的附近。
由此,能够使列信号链80-1、80-2的信号的流动方向相同。
此外,在列信号链80中,输入端子能够配置于列输出方向(Y方向)的外侧的侧部OTS和内侧的侧部INS的任意位置,但在配置于外侧的侧部OTS的情况下,能够通过在间距变换用布线区域260A内变为金属布线层并进行下层的折回布线来对应。
此外,在本第1实施方式中,包含倾斜布线的间距变换用布线区域260-3形成于具有比像素部20的第1间距PTC1短的第3间距PTC3的列信号链80-2的端部803T与列电平连接部222的一端部222T1之间。
包含倾斜布线的间距变换用布线区域260-4形成于具有比像素部20的第1间距PTC1短的第3间距PTC3的列信号链80-2的端部804T与列电平连接部222的另一端部222T2之间。
间距变换用布线区域260-3、260-4中的倾斜布线分别被从列电平连接部222的端部222T1、222T2到与列信号链80-2的端部803T、804T的位置一致的位置进行布线。
图7是表示包含与本发明的第1实施方式所涉及的行解码器30相关的倾斜布线的间距变换用布线区域的构成例的图。
在本第1实施方式中,包含倾斜布线的间距变换用布线区域260-5形成于具有比像素部20的第2间距PTC2短的第4间距PTC4的行解码器30的端部301T与列电平连接部223的一端部223T1之间。
包含倾斜布线的间距变换用布线区域260-6形成于具有比像素部20的第2间距PTC2短的第4间距PTC4的行解码器30的端部302T与列电平连接部223的一端部223T2之间。
间距变换用布线区域260-5、260-6中的倾斜布线分别从列电平连接部223的端部223T1、223T2到与行解码器30的端部301T、302T的位置一致的位置被进行布线。
另外,间距变换用布线区域260-7被表示为如下的一个例子:使用与行驱动器30中使用的金属布线层不同的布线层而形成,能够配置为在层叠方向(Z方向)与行驱动器30重叠。
如以上说明那样,本第1实施方式的固体摄像装置10具有第1基板110和第2基板120通过各自的基板的对应的列电平连接部211、212以及列电平连接部221、222、行电平连接部213以及行电平连接部223,例如利用层叠用芯片间过孔(Die-to-Die Via)、微凸块等而连接的层叠构造。
在第1基板1110形成像素部20。并且,像素部20的沿着列输出方向的列电平连接部211、212的侧部231、232具有第1间距PTC1,沿着与列输出方向正交的方向的行电平连接部213的侧部233具有第2间距PTC2。
在第2基板120,形成包含沿着列电平连接部221、222而列输出方向的侧部241、242具有与像素部20的第1间距PTC1对应的第3间距PTC3的列读取电路40的列信号链80-1、80-2,形成沿着行电平连接部223而与列输出方向正交的方向的侧部251具有与第2间距PTC2对应的第4间距PTC4的行驱动器30。
在第2基板120,形成包含用于布线间的间距变换的倾斜布线的间距变换用布线区域260(-1~-7)。
并且,在本第1实施方式中,第2基板120中的列信号链80的第3间距PTC3以及行驱动器30的第4间距PTC4这两个间距被设定为比第1基板中的像素部20的对应的第1间距PTC1、PTC2短。
并且,间距变换用布线区域260形成于具有比像素部20短的第3间距PTC3的列信号链80的端部与列电平连接部221、222的端部之间、以及具有比像素部20短的第4间距PTC4的行驱动器30的端部与行电平连接部223的端部之间。
此外,间距变换用布线区域260与列信号链80、行驱动器30或者这两个重叠地配置。
因此,根据本第1实施方式的固体摄像装置10,可实现能够以与像素阵列同等的尺寸来实现图像传感器的最小的芯片投影面积。
其结果,存在促进照相机的进一步小型化、实现向以往难以安装于可穿戴设备等的产品区域的应用的优点。
更具体而言,以往需要比像素阵列广的芯片投影面积,但能够实现以与像素阵列同等的尺寸来实现图像传感器的最小的芯片投影面积。
此外,即使是多个列信号链(Column Signal Chain)的构成,也能够在不增加芯片投影面积的情况下实现高速化。
此外,能够使列信号链(Column Signal Chain)的信号处理流动的方向在多个之间相同。
此外,能够实现基于第1基板(CIS Die)的单沟道化的制造成本的降低和工序技术的专门化。
此外,根据本第1实施方式的固体摄像装置10,能够防止构成的复杂化,并且防止布局上的面积效率的降低。
此外,本第1实施方式所涉及的固体摄像装置10具有第1基板(上基板)110和第2基板(下基板)120的层叠构造。
因此,在本第1实施方式中,通过基本只通过nMOS系的元件来形成第1基板110侧以及通过像素阵列来使有效像素区域最大限度地放大,从而能够最大限度地提高每单位成本的价值。
此外,由于不需要在第1基板(CIS Die)110安装由nMOS构成的像素以外的晶体管,因此能够如CCD图像传感器那样,实施第1基板(CISDie)110的单沟道化。
其结果,通过能够大幅度地减少制造时所需的光刻用光学掩模片数来减少制造费用,并且也能够得到能够为了提高像素特性而使工序专门化的效果。
(第2实施方式)
图8是用于对本发明的第2实施方式所涉及的固体摄像装置10A的层叠构造进行说明的图。
本第2实施方式所涉及的固体摄像装置10A与上述的第1实施方式所涉及的固体摄像装置10不同的方面如下。
在本第2实施方式所涉及的固体摄像装置10A中,在第2基板120的列输出方向(Y方向)的外侧的2个侧部121与侧部122之间,形成具有比像素部20的第1间距PTC1短的第3间距PTC3的4个列信号链80-1、80-2、80-3、80-4。
并且,在间距变换用布线区域260,包含扩展布线区域261,所述扩展布线区域261被配置于形成有列信号链80-1、80-2、80-3、80-4的输入端子的侧部侧,被扩展为间距变换后的布线与输入端子连接。
在本第2实施方式所涉及的固体摄像装置10A中,相邻的2个列信号链80-1与80-2、以及列信号链80-3与80-4被配置为形成有输入端子的侧部侧相向,由2个列信号链80-1与80-2、以及列信号链80-3与80-4共享一个扩展布线区域261-1、261-2。
另外,在扩展布线区域261-1、261-2,也可以被布线为2个列信号链80-1与80-2、以及2个列信号链80-3与80-4的信号的流动方向相同。
根据本第2实施方式,不仅能够得到与上述的第1实施方式的效果相同的效果,而且通过无缝隙地配置列信号链80,能够有效活用第2基板(ASIC Die)120的面积,能够在不增加图像传感器的投影面积(占用面积)的情况下,换句话说,能够保持与像素阵列同等地实现高速化。
(第3实施方式)
图9是用于对本发明的第3实施方式所涉及的固体摄像装置10B的层叠构造进行说明的图。
本第3实施方式所涉及的固体摄像装置10B与上述的第2实施方式所涉及的固体摄像装置10A不同的方面如下。
在本第3实施方式所涉及的固体摄像装置10B中,在第2基板120的列输出方向(Y方向)的外侧的2个侧部121与侧部122之间,形成具有比像素部20的第1间距PTC1短的第3间距PTC3的6个列信号链80-1、80-2、80-3、80-4、80-5、80-6。
并且,扩展布线区域261-1、261-2、261-3被布线为与全部列信号链80-1、80-2、80-3、80-4、80-5、80-6的输入端子连接。
在本第3实施方式所涉及的固体摄像装置10B中,在第2基板120,对垂直信号线LSGN的布线间距进行变更的复制信号线RPLSGN被布线为与多个列信号链80-1、80-2、80-3、80-4、80-5、80-6的配置区域重叠,通过复制信号线PRLSGN,间距变换后的布线与全部列信号链80-1、80-2、80-3、80-4、80-5、80-6连接。
根据本第3实施方式,不仅能够得到与上述的第2实施方式的效果相同的效果,而且能够得到以下的效果。
能够提高列信号链80的并列度,能够实现进一步高速化。
此外,例如对于正方纵横比的像素阵列230,在其正下的全部区域也能够铺设列信号链80,因此即使在像素阵列的像素格式不同的情况下,本图像传感器的构成也具有效果。
(第4实施方式)
图10是用于对本发明的第4实施方式所涉及的固体摄像装置10C的层叠构造进行说明的图。
本第4实施方式所涉及的固体摄像装置10C与上述的第1实施方式所涉及的固体摄像装置10不同的方面如下。
在本第4实施方式所涉及的固体摄像装置10C中,列信号链80-1、80-2的间距PTC3被设定为与第1基板110的像素部20的对应的第1间距PTC1相同的间距。
并且,行驱动器30的输出端子形成于与列输出方向正交的方向(X方向)的外侧的侧部251以及内侧的侧部252之中内侧的侧部252一侧。
根据本第4实施方式,不仅能够得到与上述的第1实施方式的效果相同的效果,而且能够得到以下的效果。
由于列信号链以与像素相同的间距进行配置,因此不需要间距变换用布线区域(Routing Region)。
行驱动器30使用间距变换用布线区域来与行电平连接部223连接,但此时,虽然对列信号链的一部分和行驱动器30本身的上层或者下层进行布线,但使用新追加的金属层能够避开物理干扰。
通过将行驱动器30的输出端子配置于内侧的侧部252,能够在布线区域内不使用折回布线的情况下实现。
并且,通过这些构成,对于非常微小间距的像素也能够在不变更列电路的情况下促进再利用等,并且不需要设计将间距降低到不可实现的程度的列信号链。
另一方面,由于通常行驱动器30是不需要各种电容(MIM、POLY电容)等的开环动作的数字电路,因此即使是细微的像素间距也一般能够设计。
(第5实施方式)
图11是用于对本发明的第5实施方式所涉及的固体摄像装置10D的层叠构造进行说明的图。
本第5实施方式所涉及的固体摄像装置10D与上述的第4实施方式所涉及的固体摄像装置10C不同的方面如下。
在本第5实施方式所涉及的固体摄像装置10D中,2个行驱动器30-1、30-2分别沿着与第2基板120的列输出方向正交的方向(X方向)的2个侧部123、124形成。
此外,在第2基板120的侧部124形成行电平连接部224,在第1基板110的侧部114形成行电平连接部214。
2个行驱动器30-1、30-2可以驱动同一行,也可以按奇数行和偶数行进行区分。
根据本第5实施方式,能够得到与上述的第4实施方式的效果相同的效果。
(第6实施方式)
图12是用于对本发明的第6实施方式所涉及的固体摄像装置10E的层叠构造进行说明的图。
本第6实施方式所涉及的固体摄像装置10E与上述的第1实施方式所涉及的固体摄像装置10不同的方面如下。
在本第6实施方式所涉及的固体摄像装置10E中,2个行驱动器30-1、30-2分别沿着与第2基板120的列输出方向正交的方向(X方向)的2个侧部123、124形成。
此外,在第2基板120的侧部124形成行电平连接部224,在第1基板110的侧部114形成行电平连接部214。
2个行驱动器30-1、30-2可以驱动同一行,也可以按奇数行和偶数行进行区分。
根据本第6实施方式,能够得到与上述的第1实施方式的效果相同的效果。
此外,列信号链的电路构成简单,是能够小型化的情况下最有效的形态。
(第7实施方式)
图13是用于对本发明的第7实施方式所涉及的固体摄像装置10F的层叠构造进行说明的图。
本第7实施方式所涉及的固体摄像装置10F与上述的第1实施方式所涉及的固体摄像装置10不同的方面如下。
在本第7实施方式所涉及的固体摄像装置10F中,具有与行驱动器30相同的间距的2个输入输出(I/O)行驱动器91-1、91-2分别沿着与第2基板120的列输出方向正交的方向(X方向)的2个侧部123、124形成。
此外,在第2基板120的侧部123、124形成I/O电平连接部225、226,在第1基板110的侧部113、114形成I/O电平连接部215、216。
根据本第7实施方式,能够得到与上述的第1实施方式的效果相同的效果。
此外,在第1基板(CIS Die)110安装I/O焊盘,但由于I/O焊盘一般为60~100μm方形左右,因此与像素阵列宽度相比,横宽增加部分的影响较小。反而通过将面积较大的I/O驱动器(特别是高速接口I/O电路)与I/O焊盘重叠,能够抑制芯片横宽的增加部分。
以上说明的固体摄像装置10、10A~10F作为拍摄设备,能够应用于数字照相机、摄像机、移动终端或者监视用照相机、医疗用内窥镜用照相机等的电子设备。
图14是表示搭载了安装有本发明的实施方式所涉及的固体摄像装置的照相机系统的电子设备的构成的一个例子的图。
如图14所示,本电子设备300具有能够应用本实施方式所涉及的固体摄像装置10的CMOS图像传感器310。
进一步地,电子设备300具有将入射光导向该CMOS图像传感器310的像素区域(对被摄体像进行成像)的光学系统(透镜等)320。
电子设备300具有对CMOS图像传感器310的输出信号进行处理的信号处理电路(PRC)330。
信号处理电路330对CMOS图像传感器310的输出信号实施规定的信号处理。
通过信号处理电路330而被处理的图像信号作为动态图像而在包含液晶显示器等的监视器反映,或者也能够输出到打印机,此外,也能够是直接记录于存储卡等记录介质等各种方式。
如上所述,通过作为CMOS图像传感器310,搭载所述固体摄像装置10、10A~10F,能够提供高性能、小型、低成本的照相机系统。
并且,能够实现被用于照相机的设置的要件中存在安装尺寸、可连接电缆根数、电缆长度、设置高度等制约的用途的、例如监视用照相机、医疗用内窥镜用照相机等电子设备。