CN108695289A - 一种半导体器件及其制作方法、电子装置 - Google Patents

一种半导体器件及其制作方法、电子装置 Download PDF

Info

Publication number
CN108695289A
CN108695289A CN201710218258.2A CN201710218258A CN108695289A CN 108695289 A CN108695289 A CN 108695289A CN 201710218258 A CN201710218258 A CN 201710218258A CN 108695289 A CN108695289 A CN 108695289A
Authority
CN
China
Prior art keywords
metal layers
bottom metal
layer
semiconductor devices
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710218258.2A
Other languages
English (en)
Other versions
CN108695289B (zh
Inventor
刘瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710218258.2A priority Critical patent/CN108695289B/zh
Publication of CN108695289A publication Critical patent/CN108695289A/zh
Application granted granted Critical
Publication of CN108695289B publication Critical patent/CN108695289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成种子层和位于所述种子层之上的底部金属层；在所述底部金属层的侧壁上形成保护层；去除所述种子层位于所述底部金属层底部之外的部分，保留位于所述底部金属层底部的部分；在所述底部金属层上设置焊球以形成用于封装的凸块。该半导体器件的制作方法可以减小底部金属层中的砍口，降低焊球掉落的风险。该半导体器件和电子装置具有类似的优点。

Description

一种半导体器件及其制作方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
晶圆级芯片规模封装(Wafer Level Chip Scale Packaging，简称WLCSP)，是一种先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒的封装测试方法。晶圆级芯片规模封装由于封装后的体积等同IC裸晶的原尺寸，具有缩小尺寸，提升速度的优点受到越来越广泛的关注和应用。
晶圆级芯片规模封装方法需要先在晶圆上形成用于封装的凸块(bump)，形成凸块的方法其中一种常用的方法是置球方法，其一般先在晶圆形成种子层(seed layer),然后通过光刻定义底部金属层(UBM)的区域并通过电镀形成底部金属层，然后去除光刻胶层以及底部金属层之外的种子层，然后在底部金属层上放置焊球并执行回流形成最终的焊球凸块。在去除底部金属层之外的种子层时通常也会去除部分底部金属层，造成最后的焊球凸块底部存在砍口(undercut)，对产品造成影响。因此传统的晶圆级芯片规模封装产品容易产生剪切力(shear force)过小，掉球的现象和风险。特别是在当前尺寸越做越小，凸块的焊球越来越小，对砍口的精度要求也越来越大。这是因为在以300um，350um的凸块尺寸时，底部金属层砍口对凸块的影响不大，因为球与底部金属层的接触面积够大，底部金属层砍口的比例是可接受的。但是，随着凸块尺寸变小，砍口的大小和比例尤为重要。
然而，晶圆级芯片规模封装产品的砍口很难监控，通常是在检验初期用X-SEM的方式来确定，但X-SEM的结果由工程师判断，没有明确可量化的标准来判断，完全依靠经验和细心程度，产品种类繁多可能导致某些产品的窗口不够大，湿法刻蚀的性能不稳定，因此这种方式不利于产线的监控，不能及时发现问题，检验初期的剖面(profile)也只是能代表机器当时的性能。
因此，有必要提出一种半导体器件的制作方法，以减小砍口，减少掉球的风险。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种半导体器件的制作方法，其可以减小底部金属层中的砍口，降低焊球掉落的风险。
本发明一方面提供一种半导体器件的制作方法，包括：
提供半导体衬底，在所述半导体衬底上形成种子层和位于所述种子层之上的底部金属层；
在所述底部金属层的侧壁上形成保护层；
去除所述种子层位于所述底部金属层底部之外的部分，保留位于所述底部金属层底部的部分；
在所述底部金属层上设置焊球以形成用于封装的凸块。
示例性地，还包括：在所述底部金属层的顶部形成保护层。
示例性地，形成所述底部金属层的方法包括：
在所述种子层上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层具有暴露拟形成所述底部金属层的区域的第一开口；
在所述第一开口中形成位于所述种子层之上的所述底部金属层；
去除所述第一图形化的光刻胶层。
示例性地，所述第一开口的尺寸小于所述凸块的目标尺寸。
示例性地，在所述底部金属层的侧壁上形成所述保护层的方法包括；
在所述半导体衬底上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层具有暴露所述底部金属层的所述侧壁的第二开口；
在所述底部金属层的所述侧壁上形成所述保护层。
示例性地，所述第二图形化的光刻胶层遮蔽所述底部金属层顶部的中间区域而露出所述底部金属层顶部的外侧区域。
示例性地，所述第二开口的尺寸与所述凸块的目标尺寸一致。
示例性地，所述保护层与所述焊球采用相同的材料。
示例性地，所述保护层采用锡银合金。
根据本发明的半导体器件的制作方法，在底部金属层侧壁上形成保护层，使得去除底部金属层底部之外的种子层时不会损伤底部金属层，减小了底部金属层中的砍口，增加了底部金属层的工艺窗口，使底部金属层与焊球之间具有更高的剪切力，避免掉球，从而可以承受各种封装方式或新型封装方式。
本发明另一方面提供一种采用上述制作方法制作的半导体器件，其包括：
半导体衬底，在所述半导体衬底上形成有种子层和位于所述种子层之上的底部金属层；
在所述底部金属层的侧壁以及所述种子层上形成有保护层；
在所述底部金属层上形成有焊球。
示例性地，所述保护层与所述焊球采用相同的材料。
根据本发明的半导体器件具有更高剪切力，降低了焊球掉落的风险，可以承受各种封装方式。
本发明的又一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为根据本发明一实施方式的半导体器件的制作方法的步骤流程图；
图2A～图2G示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所得到的半导体器件的示意性剖面图；
图3示出了根据本发明一实施方式的电子装置的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如前所述，目前的晶圆级芯片规模封装中存在容易掉球的风险，本发明为克服这种问题，减小砍口，减少掉球风险，提出了一种半导体器件的制作方法，如图1所示，该制作方法包括：步骤101，提供半导体衬底，在所述半导体衬底上形成种子层和位于所述种子层之上的底部金属层；步骤102，在所述底部金属层的侧壁上形成保护层；步骤103，去除所述种子层位于所述底部金属层底部之外的部分，保留位于所述底部金属层底部的部分；步骤104，在所述底部金属层上设置焊球以形成用于封装的凸块。
根据本发明的半导体器件的制作方法，在底部金属层侧壁上形成保护层，使得去除底部金属层底部之外的种子层时不会损伤底部金属层，减小了底部金属层中的砍口，增加了底部金属层的工艺窗口，使底部金属层与焊球之间具有更高的剪切力，避免掉球，从而可以承受各种封装方式或新型封装方式。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图2A～图2G对根据本发明一实施方式的半导体器件的制作方法做详细描述。
本实施例的半导体器件的制作方法包括：
首先，提供半导体衬底200，在所述半导体衬底200上形成种子层201，在所述种子层上形成第一图形化的光刻胶层202，所述第一图形化的光刻胶层具有暴露拟形成底部金属层的区域的第一开口，在所述第一开口中形成底部金属层，所形成的结构如图2A所示。
半导体衬底200可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS晶体管或其它半导体器件等。在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在半导体衬底上还可以形成有导电构件，例如互连层或金属层。在互连层之上还可以形成有焊盘和钝化层。
种子层201用作电镀形成底部金属层时的种子层或电极层。示例性地，在本实施例中种子层采用TiCu，其可以通过PVD(物理气相沉积)、化学气相沉积(CVD)或ALD(原子层沉积)等方法形成。应当理解，种子层也可以根据情形采用其它合适的材料，例如Cu(铜)、TiW(钨钛合金)、Au(金)、Ti(钛)等。
第一图形化的光刻胶层202用于限定形成底部金属层的区域，例如底部金属层的位置对应于半导体衬底200上焊盘的位置，通过第一图形化的光刻胶层202可以将底部金属层的形成位置限定在对应区域。第一图形化的光刻胶层202可以通过常规的光刻工艺形成，即涂覆、曝光、显影、烘干等，在此不再赘述。第一图形化的光刻胶层202具有暴露拟形成底部金属层的区域的第一开口，即第一图形化的光刻胶层202暴露拟形成底部金属层的区域，而遮蔽其它区域。
进一步地，在本实施例中，优选地，第一开口的尺寸小于拟形成的凸块尺寸，例如如果凸块(bump)的目标尺寸为200um，则第一开口的尺寸小于200um，例如为196um，每侧减小2um。
底部金属层(UBM)用于连接并支撑焊球。示例性地，在本实施例中，底部金属层包括第一底部金属层203和第二底部金属层204，其中第一底部金属层203示例性地为Cu(铜)层，第二底部金属层204示例性地为Ni(镍)层。第一底部金属层203和第二底部金属层204可以以第一图形化的光刻胶层202为掩膜，通过电镀工艺形成，即通过电镀在所述第一开口中形成位于所述种子层201之上的第一底部金属层203和第二底部金属层204。
进一步地，在本实施例中，在底部金属层的顶部形成有保护层205，用于在后续刻蚀过程中保护下方的第一底部金属层203和第二底部金属层204。示例性地，保护层205采用SnAg(锡银)合金，其同样可以通过电镀工艺形成。
接着，去除所述第一图形化的光刻胶层202，所形成的结构如图2B所示。
通过合适的干法或湿法工艺去除第一图形化的光刻胶层202，例如通过合适的去胶液(例如，AZ400T等)去除第一图形化的光刻胶层202。
接着，形成第二图形化的光刻胶层206，所述第二图形化的光刻胶层206具有暴露所述底部金属层侧壁的第二开口，所形成的结构如图2C所示。
第二图形化的光刻胶层206可以通过常规的光刻工艺形成，即通过涂覆、曝光、显影、烘干等操作形成。第二开口用于露出底部金属层的侧壁，以便在底部金属层的侧壁上形成保护层。在本实施例中，第二开口的尺寸(即图2C中D表示的尺寸)与拟形成的凸块的目标尺寸一致，这样通过第一开口和第二开口的大小即可限定底部金属层侧壁保护层的尺寸(即图2C中d表示的尺寸)，并且可以确保最终形成的凸块的尺寸与目标尺寸一致。
进一步地，在本实施例中，为了防止在底部金属层侧壁上形成保护层时，在底部金属层顶部中间区域形成过厚的保护层，第二图形化的光刻胶层206还遮蔽底部金属层顶部中间区域的部分，仅露出底部金属层顶部的外侧/周围区域。换句话说，第二开口包括两个小的开口，通过该两个小的开口来限定底部金属层侧壁的保护层的形成位置和大小，示例性地，在本实施例中，每个小的开口的尺寸为10um。
接着，在底部金属层的侧壁上形成保护层207，所形成的结构如图2D所示。
示例性，以第二图形化的光刻胶层206为掩膜，通过电镀工艺在底部金属层的侧壁上形成保护层207。示例性地，保护层207与保护层205的材料相同，为SnAg合金。
接着，去除第二图形化的光刻胶层206，所形成的结构如图2E所示。
通过合适的干法或湿法工艺去除第二图形化的光刻胶层206，例如通过合适的去胶液(例如，AZ400T等)去除第二图形化的光刻胶层206。此外，由于保护层205和207为相同的保护层，在此统一表示为保护层208。
接着，去除种子层201位于底部金属层底部之外的部分，保留位于底部金属层底部之下的部分，所形成的结构如图2F所示。
示例性，例如通过microetch85、HF(氢氟酸)等进行湿法刻蚀，以去除种子层201位于底部金属层底部之外的部分，保留位于底部金属层底部之下的部分201A，由于在进行湿法刻蚀时，SnAg保护层刻蚀速率很慢，而TiCu刻蚀速率很快，因此在种子层和保护层之间具有足够的选择性，从而可以避免刻蚀过程中对底部金属层的损伤，减小甚至避免底部金属层中的砍口。
最后，在底部金属层上设置焊球，并通过回流使焊球固定连接在底部金属层上，以形成用于封装的凸块209，所形成的结构如图2G所示。
具体地，焊球预先形成或从供应商获得，并且通过放置板放置到半导体衬底200上对应的位置处，即放置到底部金属层之上，然后执行回流工艺，以便焊球和底部金属层融合连接在一起，形成稳定的合金，以作为用于封装的凸块。
示例性地，在本示例中，焊球采用SnAg焊球，因此可以理解的是，通过回流焊球和保护层会融为一体，在此统一表示为209。
根据本实施例的半导体器件的制作方法，在底部金属层侧壁上形成保护层，使得去除底部金属层底部之外的种子层时不会损伤底部金属层，减小了底部金属层中的砍口，增加了底部金属层的工艺窗口，使底部金属层与焊球之间具有更高的剪切力，避免掉球，从而可以承受各种封装方式或新型封装方式。
实施例二
本发明还提供一种半导体器件，如图2G所示，该半导体器件包括：半导体衬底200，在所述半导体衬底上形成有种子层201A和位于所述种子层201A之上的底部金属层，所述底部金属层包括第一底部金属层203和第二底部金属层204；在所述底部金属层的侧壁以及所述种子层上形成有保护层；在所述底部金属层上形成有焊球209，焊球209包围所述底部金属层并与所述底部金属层熔融连接，其中，所述保护层与所述焊球采用相同的材料。
其中半导体衬底200可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。
根据本实施例的半导体器件具有更高剪切力，降低了焊球掉落的风险，可以承受各种封装方式。
实施例三
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，在所述半导体衬底上形成有种子层和位于所述种子层之上的底部金属层；在所述底部金属层的侧壁以及所述种子层上形成有保护层；在所述底部金属层上形成有焊球。其中，所述保护层与所述焊球采用相同的材料。
其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。在本实施例中，半导体衬底的构成材料选用单晶硅。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图3示出手机的示例。手机300的外部设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
本发明实施例的电子装置，由于所包含的半导体器件具有更高剪切力，降低了焊球掉落的风险，可以承受各种封装方式。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种半导体器件的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成种子层和位于所述种子层之上的底部金属层；
在所述底部金属层的侧壁上形成保护层；
去除所述种子层位于所述底部金属层底部之外的部分，保留位于所述底部金属层底部的部分；
在所述底部金属层上设置焊球以形成用于封装的凸块。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，还包括：在所述底部金属层的顶部形成保护层。
3.根据权利要求1或2所述的半导体器件的制作方法，其特征在于，形成所述底部金属层的方法包括：
在所述种子层上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层具有暴露拟形成所述底部金属层的区域的第一开口；
在所述第一开口中形成位于所述种子层之上的所述底部金属层；
去除所述第一图形化的光刻胶层。
4.根据权利要求3所述的半导体器件的制作方法，其特征在于，所述第一开口的尺寸小于所述凸块的目标尺寸。
5.根据权利要求1或2所述的半导体器件的制作方法，其特征在于，在所述底部金属层的侧壁上形成所述保护层的方法包括；
在所述半导体衬底上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层具有暴露所述底部金属层的所述侧壁的第二开口；
在所述底部金属层的所述侧壁上形成所述保护层。
6.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述第二图形化的光刻胶层遮蔽所述底部金属层顶部的中间区域而露出所述底部金属层顶部的外侧区域。
7.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述第二开口的尺寸与所述凸块的目标尺寸一致。
8.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述保护层与所述焊球采用相同的材料。
9.根据权利要求8所述的半导体器件的制作方法，其特征在于，所述保护层采用锡银合金。
10.一种半导体器件，其特征在于，包括：
半导体衬底，在所述半导体衬底上形成有种子层和位于所述种子层之上的底部金属层；
在所述底部金属层的侧壁以及所述种子层上形成有保护层；
在所述底部金属层上形成有焊球。
11.根据权利要求10所述的半导体器件，其特征在于，所述保护层与所述焊球采用相同的材料。
12.一种电子装置，其特征在于，包括如权利要求10或11所述的半导体器件以及与所述半导体器件连接的电子组件。
CN201710218258.2A 2017-04-05 2017-04-05 一种半导体器件及其制作方法、电子装置 Active CN108695289B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710218258.2A CN108695289B (zh) 2017-04-05 2017-04-05 一种半导体器件及其制作方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710218258.2A CN108695289B (zh) 2017-04-05 2017-04-05 一种半导体器件及其制作方法、电子装置

Publications (2)

Publication Number Publication Date
CN108695289A true CN108695289A (zh) 2018-10-23
CN108695289B CN108695289B (zh) 2020-04-10

Family

ID=63842830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710218258.2A Active CN108695289B (zh) 2017-04-05 2017-04-05 一种半导体器件及其制作方法、电子装置

Country Status (1)

Country Link
CN (1) CN108695289B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027790A1 (en) * 2000-09-29 2002-04-04 Ellipsiz Ltd Barrier layers for solder joints
CN1391261A (zh) * 2001-06-12 2003-01-15 卓联科技有限公司 下层块金属的阻挡层盖
CN101071778A (zh) * 2006-05-08 2007-11-14 中芯国际集成电路制造(上海)有限公司 焊料凸点制作方法
CN105070698A (zh) * 2015-07-22 2015-11-18 华进半导体封装先导技术研发中心有限公司 晶圆级焊锡微凸点及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027790A1 (en) * 2000-09-29 2002-04-04 Ellipsiz Ltd Barrier layers for solder joints
CN1391261A (zh) * 2001-06-12 2003-01-15 卓联科技有限公司 下层块金属的阻挡层盖
CN101071778A (zh) * 2006-05-08 2007-11-14 中芯国际集成电路制造(上海)有限公司 焊料凸点制作方法
CN105070698A (zh) * 2015-07-22 2015-11-18 华进半导体封装先导技术研发中心有限公司 晶圆级焊锡微凸点及其制作方法

Also Published As

Publication number Publication date
CN108695289B (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
US9275964B2 (en) Substrate contact opening
CN104916579B (zh) 半导体器件结构和制造方法
TW201539678A (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
US20120098121A1 (en) Conductive feature for semiconductor substrate and method of manufacture
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
US20050140027A1 (en) Method and device for manufacturing bonding pads for chip scale packaging
CN110021701A (zh) Stt-mram覆晶磁屏蔽及其制造方法
TWI724525B (zh) 封裝件及其形成方法
US11545463B2 (en) Chip package structure with ring-like structure
TWI765855B (zh) 半導體裝置及其製造方法
US20150028475A1 (en) Technique for wafer-level processing of qfn packages
CN105514047A (zh) 一种晶圆级封装方法
US9922950B2 (en) Method and structure for wafer-level packaging
US9997482B2 (en) Solder stud structure
CN108400086B (zh) 形成用于接合晶圆的集成电路结构的方法及所产生的结构
US20100155937A1 (en) Wafer structure with conductive bumps and fabrication method thereof
TWI778339B (zh) 導電結構、半導體封裝及其形成方法
US11088086B2 (en) Chip package structure and method for forming the same
CN112563251A (zh) 半导体结构
CN106298719A (zh) 金属凸块结构及其形成方法
CN108695289A (zh) 一种半导体器件及其制作方法、电子装置
TWI596720B (zh) 封裝半導體晶粒的結構及其方法
TWI243459B (en) Semiconductor device and method of manufacturing thereof
JP2012119444A (ja) 半導体装置
US20240113159A1 (en) Semiconductor die package and methods of formation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant