CN108695216B - 晶片载体及方法 - Google Patents

晶片载体及方法 Download PDF

Info

Publication number
CN108695216B
CN108695216B CN201810289357.4A CN201810289357A CN108695216B CN 108695216 B CN108695216 B CN 108695216B CN 201810289357 A CN201810289357 A CN 201810289357A CN 108695216 B CN108695216 B CN 108695216B
Authority
CN
China
Prior art keywords
wafer
wafer carrier
substantially circular
recess
circular perimeter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810289357.4A
Other languages
English (en)
Other versions
CN108695216A (zh
Inventor
崔燦卿
P.W.金
M.图恩加尔
万建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN108695216A publication Critical patent/CN108695216A/zh
Application granted granted Critical
Publication of CN108695216B publication Critical patent/CN108695216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68728—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of separate clamping members, e.g. clamping fingers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及晶片载体及方法。在实施例中，晶片载体包括大小和形状被定成容纳晶片的槽，所述槽由基底和包括内面和外面的基本上圆形的周界所限定。所述基本上圆形的周界包括所述内面中的凹口。

Description

晶片载体及方法
背景技术
迄今为止，在功率电子应用中所使用的晶体管通常利用硅（Si）半导体材料来制造。用于功率应用的常见晶体管器件包括Si CoolMOS®、硅功率MOSFET和硅绝缘栅双极晶体管（IGBT）。基于III族氮化物的半导体器件、诸如基于氮化镓的器件现在正在成为承载大电流、支持高电压以及提供非常低的接通电阻和快速开关时间的有吸引力的候选者。
在一些半导体器件、诸如基于III族氮化物的半导体器件的制造中，可以将一个或多个半导体层外延地沉积到具有不同成分的基板上。对基板进行适当地选择来允许使用适当的技术使半导体材料外延地生长在该基板的表面上。例如，可以使用MOCVD（金属有机化学气相沉积）将一个或多个基于III族氮化物的外延层生长在<111>单晶硅晶片上，以产生适合于基于III族氮化物的半导体器件的结构。这样的生长技术通常要求将晶片加热到600℃或以上的温度，并且在旋转晶片的同时将被加热的表面暴露于反应物。在一个或多个外延层的生长期间，可以通过使用晶片载体来保持晶片。
用以提高所沉积的外延层的质量以及使用外延层所制造的器件的性能的进一步改善是合期望的。
发明内容
在实施例中，晶片载体包括大小和形状被定成容纳晶片的槽（pocket），由基底和基本上圆形的周界所限定的槽包括内面和外面。该基本上圆形的周界包括内面中的凹口。
在实施例中，晶片载体包括大小和形状被定成容纳晶片的槽，该槽包括基底和基本上圆形的周界，以及可移除的取向标记物。该可移除的取向标记物包括外表面和内表面，该外表面具有大小和形状被定成与槽的基本上圆形的周界配合的弓形形式，并且该内表面包括平面。可移除的取向标记物进一步包括在平面的第一端处的凹口。
在实施例中，一种方法包括：将晶片放置在具有大小和形状被定成容纳晶片的槽的晶片载体中，该槽由基底和包括内面和外面的基本上圆形的外围壁所限定，其中处于基本上圆形的外围壁的内面中的凹口在该内面和晶片的侧面之间提供了局部增大的间隙，晶片载体具有绕垂直于槽的基底的上表面定位的轴的预定旋转方向，在该预定旋转方向上旋转晶片载体，以及在预定旋转方向上旋转晶片载体的同时将半导体层外延地沉积在晶片上。
本领域技术人员通过阅读以下详细的描述以及查看附图将认识到附加的特征和优点。
附图说明
图的元素相对于彼此不一定是成比例的。相似的附图标记标明对应的相似部分。可以将各种所图示的实施例的特征组合，除非它们彼此排斥。在图中描绘了示例性实施例以及在之后的说明中详细描述了这些示例性实施例。
图1A图示了根据实施例的晶片载体的顶视图。
图1B图示了图1A的晶片载体的横截面视图。
图2A图示了根据实施例的包括取向标记物的晶片载体的顶视图。
图2B图示了图2A的晶片载体的一部分的放大视图。
图2C图示了根据另外的实施例的包括取向标记物的晶片载体的顶视图。
图3A图示了包括可移除的取向标记物的晶片载体的顶视图。
图3B图示了沿图3A中示出的线A-A的横截面视图。
图3C图示了图3B的C的详细视图。
图3D图示了沿图3A中示出的线D-D的横截面视图。
图4A图示了用于与图3的晶片载体一起使用的取向标记物的顶视图。
图4B图示了图4A的F的详细视图。
图4C图示了图4A的取向标记物的底部视图。
图4D图示了图4A的取向标记物的横截面视图。
图5A图示了根据实施例的包括凹口的晶片载体的一部分的平面图。
图5B图示了根据另外的实施例的包括凹口的晶片载体的一部分。
图5C图示了在图5B的晶片载体中处于第一位置的晶片的一部分的平面图。
图5D图示了在图5B的晶片载体中处于第二位置的晶片的一部分的平面图。
图6图示了用于使用具有凹口的晶片载体在晶片上制造一个或多个外延层的流程图。
图7图示了可以使用包括凹口的晶片载体来进行制造的半导体结构。
图8A图示了针对使用不具有凹口的晶片载体制造的晶片而获得的测试结果。
图8B图示了针对使用具有凹口的晶片载体制造的晶片而获得的测试结果。
图9图示了包括突出物形式的取向标记物的晶片载体。
具体实施方式
在以下详细的描述中，参考了形成其一部分的附图，并且其中通过图示的方式示出了可以实施本发明的特定实施例。在这方面，参考所描述的（一个或多个）图的取向使用诸如“顶部”、“底部”、“前方”、“后方”、“前”、“后”等的方向术语。因为可以以多个不同的取向来定位实施例的部件，所以出于说明的目的而绝不是限制性地来使用方向术语。要理解的是，可以利用其他实施例以及可以在不偏离本发明的范围的情况下作出结构变化或逻辑变化。由此，下面的详细描述不应被视为具有限制意义，并且本发明的范围由所附权利要求限定。
下面将解释多个示例性实施例。在这种情况下，相同的结构特征由图中的相同或相似的附图标记来标识。在本发明的上下文中，“横向的”或“横向方向”应当被理解为意指通常平行于半导体材料或半导体载体的横向范围延伸的方向或范围。因此横向方向通常平行于这些表面或侧面延伸。与其相反的，术语“垂直的”或“垂直方向”被理解为意指通常垂直于这些表面或侧面并且因此垂直于横向方向延伸的方向。因而垂直方向在半导体材料或半导体载体的厚度方向上延伸。
如在本说明书中所采用的，当诸如层、区域或基板的元件被提到为“在”另一元件“上”或延伸“到”另一元件“之上”时，则该元件可以直接在其他元件上或者直接延伸到其他元件之上或者还可以存在介于中间的元件。相反地，当元件被提到为“直接地在”另一元件“上”或“直接”延伸“到”另一元件“之上”时，则不存在介于中间的元件。
如在本说明书中所采用的，当元件被提到为被“连接”或“耦合”到另一元件时，该元件可以被直接连接或耦合到其他元件或者可以存在介于中间的元件。相反地，当元件被提到为被“直接地连接”或“直接地耦合”到另一元件时，则不存在介于中间的元件。
如本文中所使用的，短语“III族氮化物”指代包括氮（N）和至少一种III族元素的复合半导体，该至少一种III族元素包括：铝（Al）、镓（Ga）、铟（In）和硼（B），以及包括但不限于任何其合金，诸如例如氮化铝镓(AlxGa(1-x)N)、氮化铟镓(InyGa(1-y)N)、氮化铝铟镓(AlxInyGa(1-x-y)N)、砷磷氮化镓(GaAsaPbN(1-a-b))以及砷磷氮化铝铟镓(AlxInyGa(1-x-y)AsaPbN(1-a-b))。氮化铝镓和AlGaN指代由分子式AlxGa(1-x)N所描述的合金，其中0<x<1。
在一些实施例中，晶片载体设有槽，该槽符合用于使用像MOCVD的技术进行高度失配层的外延生长的基板或晶片的形状，并且包括处于晶片的侧面与槽的内侧面之间的凹口。在生长期间，晶片经受热循环、曲率变化、以及还经受在晶片载体槽内的一些移动。使用一个或多个释放凹口避免了晶片被卡在或楔进晶片载体中。可以通过在外延生长期间防止晶片破损来提高产量和生产率。
此外，由于晶片载体符合晶片的形状，所以实现了抑制的裂缝和滑移线形成，因为在将材料沉积到晶片上期间晶片的温度均匀性得到改善。此外，避免了将材料沉积到槽的内部，因为晶片载体的槽的形状更好地符合晶片的形状。这还在沉积期间帮助增加晶片的温度均匀性，避免了由于沉积物在槽上的积累所导致的槽与晶片之间的局部应力点，以及改善了在晶片上生长的层或膜的外延的质量。
根据任一实施例的晶片载体可以被用于半导体结构、诸如基于GaN的HEMT（高电子迁移率晶体管）结构的高温高质量外延生长。这些多层结构可以包括不同成分的多个基于III族氮化物的层，并且该结构可以具有至少3 µm的厚度。这些多层外延结构可以生长在大面积Si基板上，例如6英寸直径单晶硅晶片上。
图1A图示了根据实施例的晶片载体10的顶视图，以及图1B图示了根据实施例的晶片载体10的横截面示图。晶片载体10包括大小和形状被定成容纳晶片的槽11，该晶片例如是单晶晶片、诸如单晶硅晶片或单晶蓝宝石晶片。由基底12和周界13来限定槽11，周界13包括内面14和外面15。周界13进一步包括处于内面14中的凹口16。在这一实施例中，周界13是基本上圆形的。在其他实施例中，周界13的内面14可以具有被适配成符合要被容纳在槽11内的晶片的轮廓。例如，内面14还可以包括具有平面而不是圆形或弓形面的部分。
在图1A中图示的实施例中，内面14和外面15是基本上圆形的并且限定了圆形周界13的壁，所述壁不中断地约束槽11的基底12。凹口16在内面14与凹口16邻接的位置处为槽11提供了与基本上圆形的周界13的内直径di相比增加了的直径dn的局部区域。凹口16为基本上圆形的周界13提供了具有相对应地减小的壁厚度的局部区域。凹口16可以具有高度hn，该高度hn从槽11的基底12的上表面17延伸到基本上圆形的周界13的上表面18。
在使用中，将晶片放置到槽11中，以使得晶片的下表面搁置在基底12的上表面17上，并且在晶片为圆盘形式的情况下使得晶片的边缘面与内面14是基本上同心的。在一些实施例中，将晶片的直径和基本上圆形的周界13的内直径di选择为使得它们之间的间隙小于0.5 mm。
当晶片位于晶片载体10中时，可以将一个或多个层沉积在晶片的上表面上。例如，可以使用真空沉积技术将一个或多个半导体层外延地沉积或外延地生长在晶片的上表面上。外延沉积的层的成分可以与半导体晶片的成分不同。例如，可以使用MOCVD将一个或多个基于III族氮化物的层外延地沉积在单晶硅晶片上。
外延层或外延沉积的或生长的层与下面的基板和/或层具有外延的关系，或者换言之，外延层或外延沉积的或生长的层相对于下面的基板和/或层具有单一明确的取向，并且可以是单晶的。
处于基本上圆形的周界13的内面14中的凹口16可以被用来提供应力释放并且补偿晶片材料与晶片载体10的材料的热膨胀系数的差异，以及可以被用来帮助从槽11中移除晶片。
晶片载体10可以包括在所使用的生长条件下与晶片和/或外延层的材料不反应的材料。在一些实施例中，可以由石墨或石墨涂层的碳化硅形成晶片载体。
晶片载体10可以包括具有以下内部形状的槽11，所述内部形状适配于要在晶片载体10中处理的晶片的外部形状。例如，槽11的周界13的内面14可以具有被适配成符合要被容纳在槽11内的晶片的外轮廓的轮廓。在图1A中图示的实施例中，晶片可以是基本上圆形的，并且具有稍小于基本上圆形的周界13的内直径的直径。
被用于制造半导体器件的晶片，以及特别地单晶晶片，通常包括取向标记物。例如，取向标记物可以具有以下形式：可以通过移除圆形晶片的边缘区域而形成的平面形式或者通过移除晶片的一部分而形成的凹口形式。
晶片载体可以包括被布置、定大小和定形状成与晶片的取向标记物啮合的取向标记物。因此，当位于槽中时，晶片可以基本上覆盖槽的内部，因为晶片载体的取向标记物被布置、定大小和定形状成与晶片的取向标记物啮合。例如，对于具有在晶片的边缘处形成的平面形式的取向标记物的晶片而言，晶片载体可以包括具有被布置、定大小和定形状成与晶片的外轮廓的平面相对应的平面的内轮廓。
图2A图示了包括由基底12和基本上圆形的周界13所限定的槽11的晶片载体20的顶视图，以及图2B图示了包括由基底12和基本上圆形的周界13所限定的槽11的晶片载体20的详细视图。晶片载体20进一步包括平面21形式的取向标记物。
平面21与基本上圆形的周界13的内表面14形成弦。换言之，平面21是连接了基本上圆形的周界13的内面14上的两个点的线段。该弦具有小于圆形周界13的内直径di的长度。平面21提供了延伸到基本上圆形的周界13的内面14的剩余部分中的线性面或直面。内面14的剩余部分具有基本上圆形的形状以及因此为槽11提供了弓形的内面22。内面14、外面15和平面21被布置成基本上垂直于槽11的基底12。平面21被定为成使得基本上圆形的周界13具有处于平面21与外面15之间的壁厚度tf，该壁厚度tf大于处于内表面14的弓形表面22与外表面15之间的壁厚度t。
基本上圆形的周界13还包括凹口16，该凹口16位于在平面21与内表面14的弓形表面22之间的交界处。凹口16可以直接位于在直平面21与弓形表面22之间的过渡区处，或者位于在比平面21的横向中心更靠近弓形表面22的位置处的平面21中，例如朝向平面21的一端。
凹口16可以具有没有尖锐边缘的平滑轮廓，并且从槽11的基底12的上表面17延伸到圆形周界13的上表面18。如可以在图2B的放大视图中更好地看到的那样，凹口16包括基底23，该基底23包括第一半径r1。基底23延伸到第一凸缘（lip）24以及第二凸缘25中，该第一凸缘24延伸到基本上圆形的周界13的弓形表面22中，该第二凸缘25延伸到平面21中。第一凸缘24包括半径r2并且第二凸缘25包括半径r3。半径r2和r3的中心点可以处于内面14的径向外侧，而凹口16的基底23的半径r1的中心点可以处于内面14的径向内侧，从而使得该凹口具有顶视图中的S形轮廓。
晶片载体20以及因此容纳于晶片载体20内的晶片可以在晶片处理期间绕垂直于槽11的基底12的上表面17延伸的轴26要么逆时针地要么顺时针地旋转。凹口16可以相对于如图2A中通过箭头27所示的旋转方向定位在平面21的后侧。旋转的方向可以取决于其中使用晶片载体的设备的设置，以使得可以相应地来选择凹口16的位置。
平面21提供了用于确定晶片的取向的取向标记物，所述晶片包括容纳在晶片载体20的槽11内的平面。槽11的内面14的形状或轮廓符合要被容纳在槽11内的晶片的外轮廓。这一布置防止晶片相对于槽11以及相对于晶片载体20旋转。在一层或多层在晶片上生长期间通过避免晶片在槽内的相对旋转，避免了在晶片的外轮廓处的局部应力点。
此外，由于槽11的内面14的形状或轮廓符合晶片的外轮廓，所以在将层沉积在晶片上期间，晶片载体的槽11被晶片覆盖，使得减轻或者甚至避免了将材料沉积到槽11的内部。如果晶片与该沉积的材料接触，则将材料沉积到槽11的内部可提供局部应力点，以及导致在所沉积的层内形成滑移线或其他晶体缺陷。作为槽11的内面14的形状或轮廓符合晶片的外轮廓的结果，晶片在沉积期间的温度可以更均匀。这还可以帮助减少或者甚至避免在所沉积的一层或多层中形成滑移线和其他缺陷。
在一些实施例中，提供了另外的凹口，其被布置在平面21的相反端处并且其可以被布置在平面21与内面14的弓形表面22之间的结或相对交界处。
图2C图示了适合于在以下设备中使用的晶片载体20'，在该设备中晶片载体以顺时针方向和逆时针方向两者进行旋转。在这些实施例中，可以在平面21的两个相对端处提供凹口16、16'，以使得针对围绕轴26的两个旋转方向在后缘（trailing edge）处存在凹口16、16'。
取向标记物可以与晶片载体20是一体的，并且以如在图2A-2C中图示的实施例中的基本上圆形的周界13的内面14的形状来形成。
在一些实施例中，提供了具有可移除取向标记物的晶片载体。这可以允许晶片载体与具有不同形式的取向标记物一起使用，因而允许晶片载体与具有不同形式的取向标记物一起使用。所述可移除取向标记物可以包括一个或多个凹口。在一些实施例中，可移除取向标记物可以具有平面，该平面具有的长度被选择为对应于晶片外侧面的平面的长度。具有不同长度的平面的可移除取向标记物可以与同一晶片载体一起使用，以便允许晶片载体被用于例如具有不同长度的平面的晶片。可移除取向标记物还帮助简化晶片的移除，以及进一步提高晶片载体的寿命。
图3A-3D和4A-4D图示了根据实施例的晶片载体30和可移除取向标记物31的视图。取向标记物31可以包括一个或多个凹口。
图3A图示了晶片载体30的顶视图。晶片载体30包括大小和形状被定成容纳晶片的槽32，以及包括基底33和基本上圆形的周界34，该基本上圆形的周界34包括内面35和外面36。内面35和外面36限定了建立槽32的外围边缘的壁或凸缘，该壁或凸缘具有由内面35约束的基本上圆形的基底33。晶片载体30包括用于与可移除取向标记物31啮合的部分，该可移除取向标记物例如可以由凹陷来提供。在一些实施例中，晶片载体30的圆形周界34的弓形区段37被提供用于接纳取向标记物31。
图3B图示了沿槽32的线A-A的横截面视图，以及图3C图示了弓形区段37的细节。图3D图示了沿着基本上圆形的周界34的另一部分的线D-D的横截面视图，图示出了约束槽32的圆形周界34的内面35。
弓形区段37通过凹陷或移除圆形周界34的一部分来形成，以使得弓形区段37包括上表面38，该上表面38与用于容纳可移除取向标记物31的槽32的基底33的上表面39基本上共面。上表面38还包括凹陷40形式的啮合装置用于与可移除取向标记物31机械啮合以便保护可移除取向标记物31和槽32。
图4A图示了取向标记物31的顶视图，该取向标记物31的大小和形状被定成被容纳在弓形区段37内以及与晶片载体30啮合。取向标记物31包括外表面41和内表面42。外表面41具有大小和形状被定成与槽32的基本上圆形的周界34对齐以提供基本上圆形的外面的弓形形式。内表面42包括平面43，该平面43在相对端处延伸到弓形表面44、45中。取向标记物的内表面42还包括凹口46，该凹口46被布置在平面43与弓形表面44之间的过渡区的交界处。
当取向标记物被组装在晶片载体30上时，将弓形表面44、45的大小和形状定成与槽32的圆形周界34的内面35对齐。平面43与弓形表面44、45形成弦，并且该平面43的大小和形状被定成当取向标记物31被组装在槽32上以形成晶片载体30时，利用槽32内的平台来容纳晶片。
图4B图示了被布置在可移除取向标记物31的平面43与弓形表面44之间的交界中的凹口46的详细视图。凹口46包括基底47，该基底47包括半径r1，该基底47并入到朝向弓形表面44延伸的第一凸缘48和朝向平面43延伸的第二凸缘49中。第一凸缘48和第二凸缘49各具有半径r2、r3，它们可能是相同的值或不同的值。
图4C图示了可移除取向标记物31的下侧50的视图，以及图4D包括取向标记物31的横截面视图。如在图4C中所图示的，下侧50包括大小和形状被定成与槽32的上表面38中的凹陷40啮合的突出物51。
在这一特定实施例中，突出物51包括以倾斜的角度从下表面53朝向内表面42延伸的外啮合面52，以及基本上垂直地从下表面53延伸的内啮合面53。取向标记物31还包括从下表面53延伸的外腿部（leg）54，以使得可以通过突出物51以及通过形成于腿部54的内面与外啮合面53之间的凹陷55两者来将取向标记物31机械地啮合到槽32。
图5A-5D图示了可以被用在任何一个实施例的晶片载体中的凹口60、60'的两个示例的放大视图。凹口60、60'可以被布置在限定晶片的槽的凸缘或外围壁的内面中、被布置在与限定晶片的槽的凸缘或外围壁为一体的取向标记物的内面中或者被布置在可移除取向标记物的内面中。
凹口60、60'被布置在内面67的平面61与弓形面62之间的过渡区处。外面68基本上是圆形的，并且与内面67一起形成了连续不间断的壁。凹口60、60'包括延伸到第一凸缘64和第二凸缘65中的基底63，该第一凸缘64延伸到弓形表面62中以及该第二凸缘65从基底63延伸到平面61中。基底63包括具有半径r1的弓形表面，第一凸缘64包括由半径r2所限定的弓形表面，以及第二凸缘65包括具有半径r3的弓形表面。
半径r1的中心点被径向向内定位，也就是朝向晶片载体的基本上圆形的周界的基底的中心，并且第一凸缘64的半径r2的中心点和第二凸缘65的半径r3的中心点被径向向外于半径r1的中心点定位，以使得凹口60、60'具有S形轮廓。
由于凹口60、60'被提供用在要以绕垂直于附图平面延伸的轴的逆时针方向上旋转的晶片载体中，第二凸缘65提供凹口60、60'的前缘（leading edge）并且第一凸缘64提供凹口60、60'的后缘，如由箭头66指示的那样。
在图5A中图示的实施例中，基底63的半径r1、第一凸缘64的半径r2以及凹口60的第二凸缘65的半径r3基本上是相同的。例如，半径r1可以是要被容纳于槽中的晶片的直径的百分之一左右。对于150 mm晶片而言，半径r1、r2和r3每个可以例如是1.5 mm到1.6 mm左右。在图5A中图示的实施例中，凹口60的深度d1与半径r1是近似相同的距离。凹口60的基底与平面61之间的距离d2可以例如是r1左右以及1.5 mm左右。
在图5B中图示的实施例中，凹口60'的第二凸缘65的半径r3大于基底63的半径r1和第一凸缘64的半径r2。例如，r3可以直到r1的十倍，使得 r1<r3≤ 10r1。在图5B中图示的实施例中，基底63的中心与平面61之间的距离d2大于图5A中图示的实施例中的距离，并且可以例如是12.5 mm左右。
平面61与晶片载体的槽的内面67的弓形面62形成弦，并且具有使得槽的内轮廓对应于晶片的外轮廓的长度和位置。这一布置可以被用来帮助在沉积期间达到晶片的均匀温度、防止晶片相对于晶片载体在槽内旋转和/或防止将材料沉积到未被晶片覆盖的槽的区域中，以便增加沉积在晶片上的一个或多个层的质量。对于外延地沉积到晶片上的层中的一层而言，经改善的质量可以被视为在外延沉积层（一个或多个）中的滑移线或其他晶体缺陷在数量上的减少或者甚至消失。
凹口60'具有不对称的形式，并且被配置用于要被逆时针旋转的晶片载体。对于要在逆时针方向上旋转的晶片载体而言，凹口的形状被反转，以使得第一凸缘64具有比第二凸缘65更大的半径，因为第一凸缘64现在提供前缘。凹口60、60'可以被定位在平面61相对于旋转方向的后缘处。
图5C图示了第一位置中的槽内的晶片110的一部分的平面图。晶片110具有基本上圆盘的形式，该圆盘具有由平面111和弓形面112形成的外轮廓。晶片110的外轮廓基本上对应于由槽和平面61的周界壁的内面67的弓形面62所提供的槽的内轮廓。在该第一位置中，晶片110的外轮廓与晶片载体的平面61之间以及与晶片载体的弓形面62之间的距离是基本上一致的并且可以是相同的。图5C中图示的该第一位置可以对应于晶片110在处理开始之前就已经被放置到晶片载体的槽内的情形。
图5D图示了第二位置中的槽内的晶片110的一部分的平面图。在该第二位置中，晶片110的外轮廓与晶片载体的平面61以及与晶片载体的弓形面62之间的距离是不一致的。例如，可以将晶片的平面111与弓形面112之间的交界113定位在凹口60、60'内，并且晶片110的平面111可以与凹口60、60'的第二凸缘65相接触。晶片110的平面111不再被定位得平行于晶片载体的平面61，而是以倾斜的角度被定位。
图5D中图示的第二位置可以对应于以下情形：在该情形中晶片110在被定位在晶片载体的槽中时以及在槽和/或晶片载体已经被逆时针旋转时，该晶片110已经被处理。晶片110可以已经相对于槽旋转了非常小的量，但是被对应于晶片110的外轮廓的槽的内轮廓阻碍了进一步的旋转。凹口60、60'及其处于晶片110的平面111与弓形面112之间的交界113处的位置可以被用来帮助将晶片110从槽移除而不管在处理期间取向上的轻微改变。
根据任意一个实施例的晶片载体可以被用于半导体结构——诸如基于GaN的HEMT（高电子迁移率晶体管）结构——的高温高质量外延生长。这些多层结构可以包括具有不同成分的多个基于III族氮化物的层，以及该结构可以具有至少3 µm的厚度。这些多层外延结构可以生长在大面积Si基板上，例如6英寸直径的单晶硅晶片上。对包括处于晶片的侧面与槽的内面之间的交界处的一个或多个凹口的晶片载体的使用使得能够实现高产量，同时获得符合晶片载体的形状的晶片的益处。可以避免在生长和进一步处理期间的后生长期间的晶片破损，以及生产鲁棒的/可靠的器件。
图6图示了可以被用来制造半导体器件的方法的流程图70。在框71中，将晶片放置在包括大小和形状被定成容纳晶片的槽的晶片载体中，该槽由基底和包括内面和外面的基本上圆形的外围壁来限定，其中基本上圆形的外围壁的内面中的凹口提供了处于晶片的内面与侧面之间的局部增加的间隙，晶片载体具有绕被垂直于槽的基底的上表面定位的轴的预定旋转方向。在框72中，在该预定旋转方向上旋转晶片载体。在框73中，当在预定旋转方向上旋转晶片载体时，将半导体层外延地沉积在晶片上。
本文中所描述的实施例的晶片载体可以被用在由流程图70所图示的方法中。基本上圆形的外围壁可以围绕基底连续地延伸并且具有均匀的厚度。基本上圆形的外围壁可以包括一体的取向标记物，并且可以在一个区段中具有增加的厚度，该区段提供大小和形状被定成符合晶片上的平台的平面。基本上圆形的外围壁还可以包括可移除的取向标记物，并且凹口可以被布置在该可移除取向标记物中。可移除取向标记物可以包括大小和形状被定成符合晶片上的平台的平面。
被外延地沉积到晶片上的半导体层可以包括例如III族氮化物。通常，两个或更多基于III族氮化物的层被外延地沉积成堆叠，以产生用于诸如例如高电子迁移率晶体管（HEMT）或发光二极管（LED）的半导体器件的结构。晶片可以是具有能够支持III族氮化物层的外延生长的表面的单晶晶片。晶片可以包括例如<100>硅、<111>硅、蓝宝石或碳化硅。
可以使用在提升的温度下、例如在600℃或以上的温度下执行的真空沉积技术来外延地沉积半导体层，该真空沉积技术诸如MOCVD（金属有机化学气相沉积）。
图7图示了根据本文中所描述的实施例之一的可以使用晶片载体来在晶片上制造的结构的示例。半导体结构80被外延地建立或生长在基板81上，该基板81由具有能够支持期望的半导体材料（即，III族氮化物）的外延生长的表面的基板来提供。基板可以包括例如<111>硅晶片。一个或多个成核层（nucleation layer）82可以被沉积在晶片81上。一个或多个过渡层83可以被外延地沉积在成核层82上，一个或多个缓冲层84可以被外延地沉积在过渡层83上，III族氮化物沟道层85（例如氮化镓）可以被沉积在最上方的缓冲层84上，以及III族氮化物阻挡层86可以被沉积在III族氮化物沟道层85上。III族氮化物阻挡层86可以包括Al1-xGaxN，其中0<x<1。
基于III族氮化物的阻挡层86与下面的III族氮化物沟道层85相比通常包括不同的成分和不同的带隙，以使得通过诱导的和自发的极化将诸如二维电子气（2DEG）的二维电荷气87形成在基于III族氮化物的阻挡层86与基于III族氮化物的沟道层85之间的交界88处。
可以使用如在图7中图示的结构通过在III族氮化物阻挡层86上沉积导电的源电极、栅电极和漏电极来形成诸如HEMT的晶体管器件。
图8A和图8B图示了在两个晶片中所检测到的缺陷的图。每个晶片包括生长在6英寸硅<111>晶片上的如在图7中图示的基于族氮化物的结构。基于III族氮化物的结构的总高度是5.5 μm左右。图8A图示了针对使用不具有凹口的圆形槽晶片载体所制造的对照晶片的结果，以及图8B图示了针对使用具有平面和凹口的晶片载体所制造的晶片的结果。
图8A的对照示例包括在基于III族氮化物的结构中的滑移线，如由线90所指示的。在使用包括具有凹口的平面的晶片载体所制造的晶片中没有检测到滑移线，如在图8B中所图示的。
包括具有凹口的平面的晶片载体具有对应于晶片外轮廓的内轮廓。因此，晶片载体的槽在沉积基于III族氮化物的结构期间被晶片覆盖，以使得阻碍或者甚至避免了将III族氮化物材料沉积到槽的内部上。此外，由于对应的内轮廓或晶片载体，晶片在槽内相对于晶片载体的旋转被阻碍。因此，避免了晶片外轮廓处的局部应力点，并且沉积期间的晶片的温度更均匀，以使得可以避免滑移线和其他缺陷的形成。凹口在晶片载体的平面中的存在可以被用来避免晶片楔入晶片载体内，以及被用来帮助在没有晶片破损的情况下将晶片从晶片载体移除。
如上文所讨论的，晶片载体的平面起到取向标记物的作用，并且对应于被定位在要被安置在晶片载体的槽内的晶片上的平面。在一些实施例中，晶片可以包括取代平台的凹口形式的取向标记物。
图9图示了根据实施例的晶片载体100，该晶片载体被适配成用于包括凹口的晶片。晶片载体100包括由基底102和具有内面104和外面105的基本上圆形的周界103所限定的槽101。晶片载体100进一步包括突出物106，该突出物106的大小和形状被定成与半导体晶片上的凹口啮合。根据本文中所描述的实施例之一，晶片载体100还包括处于交界104中的凹口107。
如果被用于在基板上外延生长外来材料（诸如在硅（Si）晶片上的III族氮化物）的晶片载体具有圆的凹进槽并且晶片具有平台，则槽的形状不符合具有平台的晶片的形状。因此，晶片在晶片槽内自由旋转。这在使用中可能发生，因为大多数反应器（沉积设备）具有旋转的盘式构造来达到适当的生长动态。此外，不仅晶片载体的旋转可能引起晶片相对于槽旋转，而且在静止晶片载体的情况下，真空下的反应器内的气流可以引起晶片在槽内移动。这种相对于槽的移动可能导致在生长期间跨越晶片的不均匀的温度分布，该不均匀的温度分布反过来可以引起生长均匀性问题以及在外延生长的层中引起像滑移线和裂缝的缺陷。
如果晶片的轮廓与槽的内轮廓不同，例如，槽的内面是圆形的而晶片具有平台，则材料可被沉积到晶片平台与周界之间的槽内，这产生可提供局部应力点的生长结节。如果晶片在生长期间相对于槽自旋，则晶片被暴露于具有这一生长的区域，这可能导致可提供滑移线的起始点的局部热梯度。
诸如在（一个或多个）外延生长层中形成滑移线和裂缝的缺陷形成，对于使用有机金属气相外延生长诸如氮化铝（AlN）和氮化镓（GaN）之类的材料可能是一个问题，所述材料要求大于1000℃的温度以及与晶片材料具有高热失配，该高热失配例如与Si相比大于50%。例如，在具有100 mm、150mm、200 mm以及更大直径的大区域Si基板上外延生长像如GaN的外来材料期间，可能发生不期望的裂缝和滑移线形成。
通过将晶片载体的形式或轮廓适配成符合基板的形状，由于对晶片在槽内自旋的更严格的容忍度和限制，可以避免与晶片的移动和温度不均匀性相关联的问题，诸如晶片对着侧壁或晶片载体槽的内面的机械碰撞。此外，由于晶片载体外围的凸缘高度相同，如与其中凸缘不与晶片平台接触的圆槽相对，所以可以实现在包括晶片平台的晶片外围周围的更均匀的热梯度。还可以避免局部应力点或生长结节，因为与圆槽相比，槽的区域没有被暴露于外延生长。
然而，符合晶片形状的晶片载体可能在外延生长期间导致晶片破损。这种破损可能是由晶片在槽内移动导致晶片对着晶片载体平台楔入造成的。
在晶片载体的内面中（例如在槽的内面的平面与弓形表面之间的交界或结处）形成的凹口提供了处于晶片载体平台处的释放点或局部区域，以及使得能够实现晶片的轻松取出并且防止晶片的楔入和破损。同时，使用取向标记物以使得槽的内轮廓符合晶片的外轮廓，在生长期间提供了更好的温度均匀性并且避免了局部应力点。由于晶片载体符合晶片的形状，可以通过在外延生长期间防止晶片破损来提高产量和生产率，而且还实现了抑制裂缝和滑移线形成。
空间相对术语，诸如“在……下面”、“在……之下”、“下方”、“上方”、“上部”以及类似的术语被用于简化对于解释一个元件相对于第二元件的定位的描述。这些术语旨在包括除了图中所描绘的不同取向之外的器件的不同取向。此外，诸如“第一”、“第二”等等的术语还被用来描述各种元件、区域、区段等，并且也不意图是限制性的。在整个说明书中，相似的术语指代相似的元件。
如本文中所使用的，术语“具有”、“包含”、“包括”、“含有”等等是开放式术语，它们指示了所陈述的元件或特征的存在，但是不排除附加的元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文以其它方式明确指示。要理解的是，本文中所描述的各种实施例的特征可以彼此结合，除非以其他方式具体说明。
虽然已经在本文中图示和说明了具体实施例，但是将由本领域普通技术人员理解的是，可以在不偏离本发明的范围的情况下使用多个替换的和/或等价的实现方式来代替具体实施例。本申请意图覆盖对本文中所讨论的具体实施例的任何改变和变型。因此意图的是，本发明仅由权利要求及其等价方式来限制。

Claims (19)

1.一种晶片载体，包括：
大小和形状被定成容纳晶片的槽，由基底和基本上圆形的周界所限定的所述槽包括内面和外面，其中所述基本上圆形的周界包括所述内面中的凹口，
其中所述凹口包括具有第一半径r1的基底、在所述基本上圆形的周界和所述凹口的基底之间过渡并具有第二半径r2的第一凸缘、以及在所述基本上圆形的周界和所述凹口的基底之间过渡并且具有第三半径r3的第二凸缘，
其中所述第一半径r1的中心点位于所述内面的径向内侧，第二和第三半径r2和r3的中心点位于所述内面的径向外侧，使得所述凹口具有S形轮廓。
2.根据权利要求1所述的晶片载体，其中所述基本上圆形的周界进一步包括与所述内面形成弦的平面。
3.根据权利要求2所述的晶片载体，其中所述凹口被布置在所述平面与所述基本上圆形的周界之间的第一交界处。
4.根据权利要求3所述的晶片载体，进一步包括被布置在所述平面与所述基本上圆形的周界之间的第二交界处的另一凹口，所述第二交界与所述第一交界相对。
5.根据权利要求1所述的晶片载体，其中所述基本上圆形的周界包括所述内面中的突出物，所述突出物被定大小、定形状和被布置成与要由所述槽容纳的晶片的取向凹口相啮合。
6.一种晶片载体，包括：
大小和形状被定成容纳晶片的槽，所述槽包括基底和基本上圆形的周界；以及
可移除取向标记物，所述可移除取向标记物包括外表面和内表面，所述外表面具有大小和形状被定成与所述槽的基本上圆形的周界配合的弓形形式，并且所述内表面包括平面，
其中所述可移除取向标记物进一步包括在所述平面的第一端处的凹口。
7.根据权利要求6所述的晶片载体，其中所述内表面延伸到所述平面的第一端处的第一弓形表面中并且延伸到所述平面的第二端处的第二弓形表面中，所述第二端与所述第一端相对，所述平面与所述第一弓形表面和所述第二弓形表面形成弦。
8.根据权利要求6所述的晶片载体，其中所述可移除取向标记物进一步包括被布置在所述平面的第二端处的附加凹口，所述第二端与所述第一端相对。
9.根据权利要求6所述的晶片载体，其中所述基本上圆形的周界的弓形区段包括大小和形状被定成容纳所述可移除取向标记物的凹陷。
10.根据权利要求9所述的晶片载体，其中所述基本上圆形的周界的弓形区段进一步包括用于与所述可移除取向标记物啮合的第一啮合装置。
11.根据权利要求10所述的晶片载体，其中所述可移除取向标记物进一步包括下表面，所述下表面包括用于与所述第一啮合装置啮合的第二啮合装置。
12.根据权利要求11所述的晶片载体，其中所述第二啮合装置包括突出物，所述突出物被布置、定形状和定大小成与所述基本上圆形的周界中的凹陷啮合，或者所述第二啮合装置包括被布置、定形状和定大小成与所述基本上圆形的周界中的突出物啮合的凹陷。
13.根据权利要求11所述的晶片载体，其中所述第二啮合装置包括突出物，所述突出物被布置、定形状和定大小成与所述基本上圆形的周界中的凹陷啮合，并且所述突出物包括以朝向所述平面倾斜的角度进行延伸的外啮合表面。
14.根据权利要求13所述的晶片载体，其中所述突出物包括基本上垂直地从所述下表面进行延伸的内啮合表面。
15.根据权利要求6所述的晶片载体，其中所述可移除取向标记物进一步包括大小和形状被定成与所述基本上圆形的周界的外表面啮合的外围腿部。
16.一种用于制造半导体层的方法，包括：
将晶片放置在晶片载体中，所述晶片载体包括大小和形状被定成容纳晶片的槽，所述槽由基底和包括内面和外面的基本上圆形的外围壁所限定，其中所述基本上圆形的外围壁的内面中的凹口提供所述晶片的内面与侧面之间的局部增加的间隙，所述晶片载体具有围绕垂直于所述槽的基底的上表面定位的轴的预定旋转方向；
在所述预定旋转方向上旋转所述晶片载体；以及
在所述预定旋转方向上旋转所述晶片载体时，将所述半导体层外延地沉积在所述晶片上，
其中所述凹口包括具有第一半径r1的基底、在所述基本上圆形的周界和所述凹口的基底之间过渡并具有第二半径r2的第一凸缘、以及在所述基本上圆形的周界和所述凹口的基底之间过渡并且具有第三半径r3的第二凸缘，
其中所述第一半径r1的中心点位于所述内面的径向内侧，第二和第三半径r2和r3的中心点位于所述内面的径向外侧，使得所述凹口具有S形轮廓。
17.根据权利要求16所述的方法，其中所述半导体层包括III族氮化物。
18.根据权利要求17所述的方法，其中所述晶片是从由<100>硅、<111>硅、蓝宝石和SiC所构成的组中选择的。
19.根据权利要求16所述的方法，进一步包括：将所述晶片载体加热到至少600℃的温度，并且其中在所述预定旋转方向上旋转所述晶片载体时以至少600℃的温度将所述半导体层外延地沉积在所述晶片上。
CN201810289357.4A 2017-04-03 2018-04-03 晶片载体及方法 Active CN108695216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/477313 2017-04-03
US15/477,313 US10829866B2 (en) 2017-04-03 2017-04-03 Wafer carrier and method

Publications (2)

Publication Number Publication Date
CN108695216A CN108695216A (zh) 2018-10-23
CN108695216B true CN108695216B (zh) 2023-10-31

Family

ID=61911378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810289357.4A Active CN108695216B (zh) 2017-04-03 2018-04-03 晶片载体及方法

Country Status (3)

Country Link
US (3) US10829866B2 (zh)
EP (1) EP3385980B1 (zh)
CN (1) CN108695216B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195740B2 (en) * 2019-04-17 2021-12-07 Micron Technology, Inc. Methods and apparatus for wafer handling and processing
CN114166171B (zh) * 2022-02-14 2022-09-27 西安奕斯伟材料科技有限公司 晶体缺陷的检测方法与检测装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5195729A (en) * 1991-05-17 1993-03-23 National Semiconductor Corporation Wafer carrier
US6247597B1 (en) * 1998-01-13 2001-06-19 Nec Corporation Semiconductor wafer accommodating jig
WO2006018672A1 (en) * 2004-08-20 2006-02-23 Infineon Technologies Ag Packing tray
JP2013051290A (ja) * 2011-08-30 2013-03-14 Sumco Corp サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
CN103094424A (zh) * 2011-10-31 2013-05-08 晶元光电股份有限公司 晶片载具
WO2014143703A1 (en) * 2013-03-15 2014-09-18 Veeco Instruments, Inc. Wafer carrier having provisions for improving heating uniformity in chemical vapor deposition systems

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6113702A (en) * 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
US6001183A (en) 1996-06-10 1999-12-14 Emcore Corporation Wafer carriers for epitaxial growth processes
US5840124A (en) 1997-06-30 1998-11-24 Emcore Corporation Wafer carrier with flexible wafer flat holder
US6026589A (en) 1998-02-02 2000-02-22 Silicon Valley Group, Thermal Systems Llc Wafer carrier and semiconductor apparatus for processing a semiconductor substrate
US6318957B1 (en) 1998-07-10 2001-11-20 Asm America, Inc. Method for handling of wafers with minimal contact
US6187134B1 (en) 1999-07-09 2001-02-13 The Board Of Trustees Of The Leland Stanford Junior University Reusable wafer support for semiconductor processing
DE10056029A1 (de) 2000-11-11 2002-05-16 Aixtron Ag Verfahren und Vorrichtung zur Temperatursteuerung der Oberflächentemperaturen von Substraten in einem CVD-Reaktor
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6682295B2 (en) 2001-06-21 2004-01-27 Novellus Systems, Inc. Flatted object passive aligner
JP2004119943A (ja) 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
US7455734B2 (en) * 2003-11-27 2008-11-25 Hitachi Kokusai Electric Inc. Substrate processing apparatus, substrate holder, and manufacturing method of semiconductor device
JP2005232488A (ja) 2004-02-17 2005-09-02 Taiyo Nippon Sanso Corp 気相成長装置
JP4581490B2 (ja) 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP2006173560A (ja) 2004-11-16 2006-06-29 Sumitomo Electric Ind Ltd ウエハガイド、有機金属気相成長装置および窒化物系半導体を堆積する方法
DE102006018514A1 (de) 2006-04-21 2007-10-25 Aixtron Ag Vorrichtung und Verfahren zur Steuerung der Oberflächentemperatur eines Substrates in einer Prozesskammer
EP2562290A3 (en) 2008-08-29 2016-10-19 Veeco Instruments Inc. Wafer carrier with varying thermal resistance
JP5324232B2 (ja) 2009-01-08 2013-10-23 日東電工株式会社 半導体ウエハのアライメント装置
US20100225011A1 (en) 2009-03-06 2010-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Fabrication
US20110049779A1 (en) 2009-08-28 2011-03-03 Applied Materials, Inc. Substrate carrier design for improved photoluminescence uniformity
US8575660B2 (en) 2009-10-14 2013-11-05 International Rectifier Corporation Group III-V semiconductor device with strain-relieving interlayers
KR20130007594A (ko) 2010-03-03 2013-01-18 비코 인스트루먼츠 인코포레이티드 경사진 에지를 가진 웨이퍼 캐리어
US20130305992A1 (en) * 2011-02-04 2013-11-21 Micro System Co., Ltd. Rotating and holding apparatus for semiconductor substrate and conveying apparatus of rotating and holding apparatus for semiconductor substrate
DE102011007682A1 (de) * 2011-04-19 2012-10-25 Siltronic Ag Suszeptor zum Abstützen einer Halbleiterscheibe und Verfahren zum Abscheiden einer Schicht auf einer Vorderseite einer Halbleiterscheibe
US9352466B2 (en) * 2012-06-01 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Robot positioning system for semiconductor tools
KR101823217B1 (ko) * 2013-06-06 2018-01-29 이비덴 가부시키가이샤 웨이퍼 캐리어 및 이것을 사용한 에피택셜 성장 장치
JP6385131B2 (ja) 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5195729A (en) * 1991-05-17 1993-03-23 National Semiconductor Corporation Wafer carrier
US6247597B1 (en) * 1998-01-13 2001-06-19 Nec Corporation Semiconductor wafer accommodating jig
WO2006018672A1 (en) * 2004-08-20 2006-02-23 Infineon Technologies Ag Packing tray
JP2013051290A (ja) * 2011-08-30 2013-03-14 Sumco Corp サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
CN103094424A (zh) * 2011-10-31 2013-05-08 晶元光电股份有限公司 晶片载具
WO2014143703A1 (en) * 2013-03-15 2014-09-18 Veeco Instruments, Inc. Wafer carrier having provisions for improving heating uniformity in chemical vapor deposition systems

Also Published As

Publication number Publication date
US20230093855A1 (en) 2023-03-30
US20210010159A1 (en) 2021-01-14
EP3385980B1 (en) 2021-11-24
US10829866B2 (en) 2020-11-10
CN108695216A (zh) 2018-10-23
EP3385980A1 (en) 2018-10-10
US11535952B2 (en) 2022-12-27
US20180282899A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
US9487862B2 (en) Semiconductor growing apparatus
US20230093855A1 (en) Wafer Carrier and Method
US8999063B2 (en) Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method
US20120234229A1 (en) Substrate support assembly for thin film deposition systems
JP5316359B2 (ja) 窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス
KR101672213B1 (ko) 반도체장치의 제조방법
JP5228583B2 (ja) サセプタおよび気相成長装置
US7915747B2 (en) Substrate for forming semiconductor layer including alignment marks
US10403724B2 (en) Semiconductor wafer
JP2012036030A (ja) 半導体ウェハの製造方法
KR20180045807A (ko) 기상 성장 장치, 환형 홀더 및 기상 성장 방법
US10056453B2 (en) Semiconductor wafers with reduced bow and warpage
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
KR20090011345A (ko) 서셉터 및 이를 구비한 반도체 제조장치
EP4289995A1 (en) Nitride semiconductor substrate and method for producing same
KR102181390B1 (ko) 반도체 제조 장치
US20220209064A1 (en) Epitaxy substrate and epitaxial wafer structure
WO2020066544A1 (ja) エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
CN117587505A (zh) 外延基座
TW202401525A (zh) Iii族氮化物半導體晶圓及其製造方法
US20220045177A1 (en) Epitaxial substrate
KR20230137921A (ko) 질화물 반도체기판 및 그의 제조방법
KR101480949B1 (ko) 화합물 반도체 기판 및 이의 제조 방법
JP2007123829A (ja) 半導体エピタキシャルウェハ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant