CN108695172A - 单体双金属板封装结构及其封装方法 - Google Patents
单体双金属板封装结构及其封装方法 Download PDFInfo
- Publication number
- CN108695172A CN108695172A CN201810771662.7A CN201810771662A CN108695172A CN 108695172 A CN108695172 A CN 108695172A CN 201810771662 A CN201810771662 A CN 201810771662A CN 108695172 A CN108695172 A CN 108695172A
- Authority
- CN
- China
- Prior art keywords
- metallic plate
- line layer
- bimetallic plates
- encapsulating structure
- solder mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000178 monomer Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 31
- 229910000679 solder Inorganic materials 0.000 claims abstract description 50
- 238000001746 injection moulding Methods 0.000 claims abstract description 26
- 239000012778 molding material Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 238000003384 imaging method Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000000463 material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000006071 cream Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
本发明揭示了一种单体双金属板封装结构及封装方法，所述单体双金属板封装结构包括：线路层；电性连接所述线路层并处于所述线路层上方的芯片；叠加设置于所述线路层下方的阻焊层，所述阻焊层设置有若干个开窗区域；植入所述阻焊层的开窗区域以连通所述线路层的焊球，以及包封所述芯片及线路层且处于所述阻焊层上方的注塑料。本发明的单体双金属板封装结构及其封装方法，通过采用双金属板进行封装，无需使用传统具有型腔的模具进行包封，其不同产品无需更换模具，可以节约制造成本，通过该方法获得的封装结构，其良率及稳定度均得到大幅提升，且工艺简单。
Description
技术领域
本发明属于半导体制造领域，尤其涉及一种单体双金属板封装结构及封装方法。
背景技术
在现有的半导体包封工序中，一般通过注射的方式将注塑料包覆半导体芯片及导线架，以使芯片及其相关接点能与外部环境隔绝，起到保护芯片及接点以及整合组件的目的。而包封设备中需要用到包封模具，包封模具由上模和下模组成，上模和下模可在打开和闭合位置之间移动，在上模和下模之间放入导线架，在闭合位置限定出一模具型腔，封装材料从供给装置通过流道传输至模具型腔，从而完成对半导体芯片的塑封保护。
不同种类的半导体封装的包封模具是不能通用的，就算是同一种半导体封装，其框架结构和尺寸不同，其在包封时就需要更换模具。包封模具制造的成本和周期很长，特别是新封装的开发，其模具开发的时间和成本往往占其整个开发任务时间和成本的相当大的比重。
所以，如何克服现有技术的种种问题，成为业界迫切解决的课题。
发明内容
本发明的目的在于提供一种解决上述技术问题的单体双金属板封装结构及封装方法。
为了实现上述发明目的之一，本发明一实施方式提供一种单体双金属板封装结构的封装方法，所述方法包括：S1、提供上金属板和下金属板；
S2、在上金属板的下表面上蚀刻形成至少一个凹槽以形成顶板；
在下金属板的上表面依次电镀阻焊层和线路层，并在所述线路层远离所述下金属板的一侧叠装芯片以形成底板；
S3、结合顶板和底板，以在所述阻焊层对应顶板凹槽的区域内形成空腔，使所述芯片设置于所述空腔内；
S4、向所述空腔内注入注塑料以进行注塑包封；
S5、剥离所述下金属板；
S6、在阻焊层上开窗以曝露线路层，并在其开窗区域植入焊球；
S7、剥离所述上金属板，以形成若干个单体双金属板封装结构。
作为本发明一实施方式的进一步改进，所述步骤S2还包括：
在所述凹槽的侧壁和/或顶壁上开设注塑孔；
所述步骤S4具体包括：通过所述注塑孔向所述空腔内注入注塑料以进行注塑包封；
所述步骤S7具体包括：剥离所述上金属板，去除单体双金属板封装结构外的注塑料，以形成若干个单体双金属板封装结构。
作为本发明一实施方式的进一步改进，所述步骤S2还包括：
M1、在上金属板的下表面贴覆或印刷光阻材料；
M2、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，蚀刻所述蚀刻区域以形成凹槽；
M3、去除所述上金属板上剩余的光阻材料以形成顶板。
作为本发明一实施方式的进一步改进，沿注塑孔朝向凹槽内部的延伸方向上，所述注塑孔的开口尺寸保持不变。
作为本发明一实施方式的进一步改进，沿注塑孔朝向凹槽内部的延伸方向上，所述注塑孔的开口尺寸依次递减。
作为本发明一实施方式的进一步改进，所述步骤S2还包括：
N1、在下金属板的上表面贴覆或印刷阻焊层；
N2、在阻焊层上贴覆或印刷光阻材料；
N3、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，并在所述蚀刻区域电镀线路层；
N4、去除所述阻焊层上剩余的光阻材料；
N5、在所述线路层远离所述下金属板的一侧叠装芯片以形成底板。
作为本发明一实施方式的进一步改进，在所述线路层远离所述下金属板的一侧叠装芯片之前，所述方法还包括：
在所述线路层远离所述下金属板的一侧印刷锡膏，以用于叠加芯片以及用于结合所述顶板和所述底板。
作为本发明一实施方式的进一步改进，所述步骤S6还包括：在阻焊层上开窗的同时，去除未对应所述凹槽区域的阻焊层。
作为本发明一实施方式的进一步改进，通过蚀刻的方式剥离上金属板；
通过蚀刻或机械剥离的方式剥离下金属板。
为了实现上述发明目的另一，本发明一实施方式提供一种单体双金属板封装结构，所述单体双金属板封装结构包括：线路层；
电性连接所述线路层并处于所述线路层上方的芯片；
叠加设置于所述线路层下方的阻焊层，所述阻焊层设置有若干个开窗区域；
植入所述阻焊层的开窗区域以连通所述线路层的焊球，
以及包封所述芯片及线路层且处于所述阻焊层上方的注塑料。
与现有技术相比，本发明的单体双金属板封装结构及其封装方法，通过采用双金属板进行封装，无需使用传统具有型腔的模具进行包封，其不同产品无需更换模具，可以节约制造成本，通过该方法获得的封装结构，其良率及稳定度均得到大幅提升，且工艺简单。
附图说明
图1A为本发明第一实施方式中单体双金属板封装结构的封装方法的流程示意图；
图1B对应本发明图1A所示封装方法的步骤示意图；
图2是采用图1A所述封装方法封装出的单体双金属板封装结构的结构示意图；
图3是本发明一实施方式中上金属板蚀刻完成以形成凹槽后的立体结构示意图；
图4A为本发明第二实施方式中单体双金属板封装结构的封装方法的流程示意图；
图4B对应本发明图4A所示封装方法的步骤示意图；
图5是采用图4A所述封装方法封装出的单体双金属板封装结构的结构示意图；
图6为本发明第二实施方式中电感层的仰视结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
需要说明的是，本文使用的例如“上”、“下”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括封装结构在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“下表面的单元将位于其他单元或特征“上表面”。因此，示例性术语“下表面”可以囊括上表面和下表面这两种方位。封装结构可以以其他方式被定向(旋转90度或其他朝向)，并相应地解释本文使用的与空间相关的描述语。
本发明所示的封装方法可用于单颗芯片的封装，也可用于晶圆级芯片的封装方法，下面以单颗芯片的封装方法为例做具体介绍。
结合图1A、图1B、图2、图3所示；具体的，图1A、1B所示本发明第一实施方式提供的单体双金属板封装结构的封装方法包括：
S11、提供上金属板10和下金属板20。
S12、在上金属板10的下表面上蚀刻至少一个凹槽11以形成顶板在下金属板20的上表面依次电镀阻焊层70和线路层40，并在所述线路层40远离所述下金属板20的一侧叠装芯片50以形成底板。
S13、结合顶板和底板，以在所述阻焊层70对应顶板凹槽11的区域内形成空腔，使所述芯片50设置于所述空腔内。
S14、向所述空腔内注入注塑料60以进行注塑包封。
S15、剥离所述下金属板20。
S16、在阻焊层70上开窗以曝露线路层40，并在其开窗区域701植入焊球。
S17、去除上金属板，并进行切割以形成若干个单体双金属板封装结构100a。
本发明具体实施方式中，所述上金属板10、下金属板20均可为金属制成的封装板，其材质例如：铜、铁；所述上金属板10和下金属板20可以选取相同的材质也可以选取不同的材质。
优选的，每个单体双金属板封装结构对应一个凹槽，当然，在本发明的其他实施方式中，也可以根据需要，使每个单体双金属板封装结构对应2个或2个以上的凹槽，如此，在切割时，可以以凹槽为单位进行切割，在此不做详细赘述。优选的，将所述芯片50叠加于所述第一线路层40的方式，可以采用倒装和/或焊线的方式，结合顶板和底板的方式同样可以采用胶粘、焊锡的方式；相应的，在所述第一线路层40远离所述下金属板20的一侧印刷锡膏，以使所述芯片50叠加在第一线路层40上，使所述上金属板10可通过锡膏焊接在所述下金属板20上。
本发明优选实施方式中，所述顶板的形成包括以下步骤：M11、在上金属板10的下表面贴覆或印刷光阻材料，以用于曝光显影，定义需要蚀刻的图形区域；M12、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，蚀刻所述蚀刻区域以形成凹槽11；M13、去除所述上金属板10上剩余的光阻材料以形成顶板。
所述底板的形成包括以下步骤：N11、在下金属板20的上表面贴覆或印刷阻焊层；N12、在阻焊层70上贴覆或印刷光阻材料；以用于曝光显影，定义需要蚀刻的图形区域；N13、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，并在所述蚀刻区域电镀线路层40；N14、去除所述阻焊层70上剩余的光阻材料；N15、在所述线路层40远离所述下金属板20的一侧叠装芯片50以形成底板。
优选的，所述步骤S13之前，所述方法还包括：在最终形成的单体双金属板封装结构外围开设连通所述空腔内部的注塑孔13；例如：该注塑孔开设于顶板或和/或开设于底板，以用于注塑包封时，通过所述注塑孔13向所述空腔内注入注塑料60以进行注塑包封。本发明一具体实施方式中，结合图3所示，在所述凹槽11的侧壁上开设注塑孔13；所述注塑孔13的大小、形状、数量均可以根据需要具体设置；优选的，沿注塑孔13朝向凹槽11内部的延伸方向上，所述注塑孔13的开口尺寸保持不变或依次递减。相应的，当注塑孔13开设于凹槽11上时，所述步骤S17具体包括：剥离所述上金属板10，去除单体双金属板封装结构外的注塑料60，以形成若干个单体双金属板封装结构。需要说明的是，当所述空腔数量大于1时，所述注塑料60还用于还填充相邻空腔之间的部分空隙。
本发明一优选实施方式中，所述步骤S12还包括：所述凹槽11侧壁的下端形成插接部15，所述第一线路层40上具有与插接部匹配的凹口401，当插接部插入凹口401时，所述上金属板10通过插接部101嵌合在线路层40中。
剥离上金属板10和下金属板20的方式有多种，例如：通过蚀刻的方式剥离上金属板10；通过蚀刻或机械剥离的方式剥离下金属板20；当上金属板10、下金属板20被剥离后，最终成型的单体双金属板结构上还有可能残留注塑孔13中的注塑料60，此时，在剥离上、下金属板后，还需要将该注塑料60去除以形成若干个单体双金属板封装结构；其去除注塑料60的方式可以为切割，或是采用其他方式去除，在此不做详细赘述。
结合图2所示，为通过图1A所示封装方法所加工制成的单体双金属板封装结构100a；图1所示的单体双金属板封装结构100a包括：线路层40；电性连接所述线路层40并处于所述线路层40上方的芯片50；叠加设置于所述线路层40下方的阻焊层70，所述阻焊层70设置有若干个开窗区域701；植入所述阻焊层的开窗区域701以连通所述线路层40的焊球80，以及包封所述芯片50及线路层40且处于所述阻焊层70上方的注塑料60。
本发明第一实施方式提供的单体双金属板封装结构的制造方法，通过采用双金属板进行封装，无需使用传统具有型腔的模具进行塑封，节约制造成本，通过该方法获得的封装结构，其良率及稳定度均得到大幅提升，且工艺简单。
结合图图3、图4A、图4B、图5、图6所示；具体的，图4A、4B所示本发明第二实施方式提供的单体双金属板封装结构的封装方法包括：
S21、提供上金属板10和下金属板20。
S22、在上金属板10的下表面上蚀刻形成至少一个凹槽11，并在每一所述凹槽11内壁上电镀电感层30以形成顶板；在下金属板20的上表面依次电镀阻焊层70和线路层40，并在所述线路层40远离所述下金属板20的一侧叠装芯片50以形成底板。
S23、结合顶板和底板，以在所述阻焊层70和所述电感层30之间形成空腔，并使所述电感层30与所述线路层40导通，使所述芯片50设置于所述空腔内。
S24、向所述空腔内注入注塑料60以进行注塑包封。
S25、剥离所述下金属板。
S26、在阻焊层70上开窗以曝露线路层40，并在其开窗区域701植入焊球80。
S27、剥离上金属板，以形成若干个单体双金属板封装结构100b。
本发明具体实施方式中，所述上金属板10、下金属板20均可为金属制成的封装板，其材质例如：铜、铁；所述上金属板10和下金属板20可以选取相同的材质也可以选取不同的材质。
优选的，每个单体双金属板封装结构对应一个凹槽，当然，在本发明的其他实施方式中，也可以根据需要，使每个单体双金属板封装结构对应2个或2个以上的凹槽，如此，在切割时，可以以凹槽为单位进行切割，在此不做详细赘述。
优选的，将所述芯片50叠加于所述第一线路层40的方式，可以采用倒装和/或焊线的方式，结合顶板和底板的方式同样可以采用胶粘、焊锡的方式；相应的，在所述第一线路层40远离所述下金属板20的一侧印刷锡膏，以使所述芯片50叠加在第一线路层40上，使所述上金属板10可通过锡膏焊接在所述下金属板20上。
本发明优选实施方式中，所述顶板的形成包括以下步骤：M21、在上金属板10的下表面贴覆或印刷光阻材料，以用于曝光显影，定义需要蚀刻的图形区域；M22、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，蚀刻所述蚀刻区域以形成凹槽11；M23、去除所述上金属板10上剩余的光阻材料，并在所述凹槽11内壁上电镀电感层30以形成顶板。
所述底板的形成包括以下步骤：
N21、在下金属板20的上表面贴覆或印刷阻焊层70；以用于曝光显影，定义需要蚀刻的图形区域；N22、在阻焊层70上贴覆或印刷光阻材料；N23、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，并在所述蚀刻区域电镀线路层40；N24、去除所述阻焊层70上剩余的光阻材料；N25、在所述线路层40远离所述下金属板20的一侧叠装芯片50以形成底板。
优选的，所述步骤S23之前，所述方法还包括：在最终形成的单体双金属板封装结构外围开设连通所述空腔内部的注塑孔13；例如：该注塑孔开设于顶板或和/或开设于底板，以用于注塑包封时，通过所述注塑孔13向所述空腔内注入注塑料60以进行注塑包封。本发明一具体实施方式中，结合图3所示，在所述凹槽11的侧壁上开设注塑孔13；所述注塑孔13的大小、形状、数量均可以根据需要具体设置；优选的，沿注塑孔13朝向凹槽11内部的延伸方向上，所述注塑孔13的开口尺寸保持不变或依次递减。相应的，当注塑孔13开设于凹槽11上时，所述步骤S22具体包括：在凹槽11内侧电镀电感层30时，在每一所述凹槽11内壁去除注塑孔13的位置上电镀电感层30以形成顶板；所述步骤S25具体包括：剥离所述上金属板10后，去除电感层30外部的注塑料60，以形成若干个单体双金属板封装结构。需要说明的是，当所述空腔数量大于1时，所述注塑料60还用于还填充相邻空腔之间的部分空隙。
本发明一优选实施方式中，所述步骤S22还包括：所述凹槽11侧壁的下端形成插接部15，所述线路层40上具有与插接部匹配的凹口401，当插接部插入凹口401时，电感层30与线路层40相互导通。所述插接部15上可选择性电镀电感层30；本发明优选实施方式中，在每一所述凹槽11内壁去除插接部15的位置上电镀电感层30以形成顶板；当插接部15插入凹口401时，电感层30在所述线路层40的上方与所述线路层40相互导通。
剥离上金属板10和下金属板20的方式有多种，例如：通过蚀刻的方式剥离上金属板10；通过蚀刻或机械剥离的方式剥离下金属板20；当上、下金属板被剥离后，最终成型的单体双金属板结构上还有可能残留注塑孔13中的注塑料60，此时，在剥离上、下金属板后，还需要将该注塑料60去除以形成若干个单体双金属板封装结构；其去除注塑料60的方式可以为切割，或是采用其他方式去除，在此不做详细赘述。
结合图5所示，为通过图4A所示封装方法所加工制成的单体双金属板封装结构100b；图5所示的单体双金属板封装结构100b包括：线路层40；电性连接于所述线路层40上方且与所述线路层40形成空腔的电感层30；叠加设置于所述线路层40下方的阻焊层70，所述阻焊层70设置有若干个开窗区域701；开设于单体双金属板封装结构外围并连通所述空腔内部的注塑孔(未图示)；位于所述空腔内的芯片50；植入所述阻焊层70的开窗区域701以连通所述线路层40的焊球80，以及填充所述空腔和所述注塑孔的注塑料60。该具体实施方式中，所述注塑孔自所述电感层30的外壁面延伸至所述空腔内。
本发明第二实施方式提供的单体双金属板封装结构的制造方法，主要采用扇出工艺，通过采用双金属板进行封装，无需使用传统具有型腔的模具进行包封，其不同产品无需更换模具，可以节约制造成本，节约制造成本，通过该方法获得的封装结构，其良率及稳定度均得到大幅提升，且工艺简单。
需要说明的是，在本发明的其他实施方式中，还可以采用PoP封装方式将任两个以上的上述单体双金属板封装结构进行堆叠装配以形成新的单体结构，在此不做详细赘述。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (10)
1.一种单体双金属板封装结构的封装方法，其特征在于，所述方法包括：
S1、提供上金属板和下金属板；
S2、在上金属板的下表面上蚀刻形成至少一个凹槽以形成顶板；
在下金属板的上表面依次电镀阻焊层和线路层，并在所述线路层远离所述下金属板的一侧叠装芯片以形成底板；
S3、结合顶板和底板，以在所述阻焊层对应顶板凹槽的区域内形成空腔，使所述芯片设置于所述空腔内；
S4、向所述空腔内注入注塑料以进行注塑包封；
S5、剥离所述下金属板；
S6、在阻焊层上开窗以曝露线路层，并在其开窗区域植入焊球；
S7、剥离所述上金属板，以形成若干个单体双金属板封装结构。
2.根据权要求1所述的单体双金属板封装结构的封装方法，其特征在于，
所述步骤S2还包括：
在所述凹槽的侧壁和/或顶壁上开设注塑孔；
所述步骤S4具体包括：通过所述注塑孔向所述空腔内注入注塑料以进行注塑包封；
所述步骤S7具体包括：剥离所述上金属板，去除单体双金属板封装结构外的注塑料，以形成若干个单体双金属板封装结构。
3.根据权要求2所述的单体双金属板封装结构的封装方法，其特征在于，
所述步骤S2还包括：
M1、在上金属板的下表面贴覆或印刷光阻材料；
M2、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，蚀刻所述蚀刻区域以形成凹槽；
M3、去除所述上金属板上剩余的光阻材料以形成顶板。
4.根据权要求2所述的单体双金属板封装结构的封装方法，其特征在于，
沿注塑孔朝向凹槽内部的延伸方向上，所述注塑孔的开口尺寸保持不变。
5.根据权要求2所述的单体双金属板封装结构的封装方法，其特征在于，
沿注塑孔朝向凹槽内部的延伸方向上，所述注塑孔的开口尺寸依次递减。
6.根据权要求1所述的单体双金属板封装结构的封装方法，其特征在于，
所述步骤S2还包括：
N1、在下金属板的上表面贴覆或印刷阻焊层；
N2、在阻焊层上贴覆或印刷光阻材料；
N3、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，并在所述蚀刻区域电镀线路层；
N4、去除所述阻焊层上剩余的光阻材料；
N5、在所述线路层远离所述下金属板的一侧叠装芯片以形成底板。
7.根据权要求1所述的单体双金属板封装结构的封装方法，其特征在于，在所述线路层远离所述下金属板的一侧叠装芯片之前，所述方法还包括：
在所述线路层远离所述下金属板的一侧印刷锡膏，以用于叠加芯片以及用于结合所述顶板和所述底板。
8.根据权要求1所述的单体双金属板封装结构的封装方法，其特征在于，
所述步骤S6还包括：在阻焊层上开窗的同时，去除未对应所述凹槽区域的阻焊层。
9.根据权要求1所述的单体双金属板封装结构的封装方法，其特征在于，
通过蚀刻的方式剥离上金属板；
通过蚀刻或机械剥离的方式剥离下金属板。
10.一种单体双金属板封装结构，其特征在于，所述单体双金属板封装结构包括：
线路层；
电性连接所述线路层并处于所述线路层上方的芯片；
叠加设置于所述线路层下方的阻焊层，所述阻焊层设置有若干个开窗区域；
植入所述阻焊层的开窗区域以连通所述线路层的焊球，
以及包封所述芯片及线路层且处于所述阻焊层上方的注塑料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810771662.7A CN108695172B (zh) | 2018-07-13 | 2018-07-13 | 单体双金属板封装结构及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810771662.7A CN108695172B (zh) | 2018-07-13 | 2018-07-13 | 单体双金属板封装结构及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108695172A true CN108695172A (zh) | 2018-10-23 |
| CN108695172B CN108695172B (zh) | 2020-04-28 |
Family
ID=63851566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810771662.7A Active CN108695172B (zh) | 2018-07-13 | 2018-07-13 | 单体双金属板封装结构及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108695172B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117194A (zh) * | 2019-06-20 | 2020-12-22 | 矽磐微电子(重庆)有限公司 | 芯片封装结构的制作方法 |
| CN112117202A (zh) * | 2019-06-20 | 2020-12-22 | 矽磐微电子(重庆)有限公司 | 芯片封装结构的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102082103A (zh) * | 2009-12-01 | 2011-06-01 | 三星电机株式会社 | 制造电子组件的装置及制造电子组件的方法 |
| CN106816388A (zh) * | 2015-12-02 | 2017-06-09 | 南茂科技股份有限公司 | 半导体封装结构及其制作方法 |
| CN108109972A (zh) * | 2017-12-29 | 2018-06-01 | 江苏长电科技股份有限公司 | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 |
-
2018
- 2018-07-13 CN CN201810771662.7A patent/CN108695172B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102082103A (zh) * | 2009-12-01 | 2011-06-01 | 三星电机株式会社 | 制造电子组件的装置及制造电子组件的方法 |
| CN106816388A (zh) * | 2015-12-02 | 2017-06-09 | 南茂科技股份有限公司 | 半导体封装结构及其制作方法 |
| CN108109972A (zh) * | 2017-12-29 | 2018-06-01 | 江苏长电科技股份有限公司 | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117194A (zh) * | 2019-06-20 | 2020-12-22 | 矽磐微电子(重庆)有限公司 | 芯片封装结构的制作方法 |
| CN112117202A (zh) * | 2019-06-20 | 2020-12-22 | 矽磐微电子(重庆)有限公司 | 芯片封装结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108695172B (zh) | 2020-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI402950B (zh) | 具單邊遮蓋的系統封裝模組 | |
| US10163658B2 (en) | Semiconductor package with multiple molding routing layers and a method of manufacturing the same | |
| CN108695172A (zh) | 单体双金属板封装结构及其封装方法 | |
| CN101385139A (zh) | 基于引线框架的半导体封装件中或与之相关的改进及其制造方法 | |
| CN108695170A (zh) | 单体双金属板封装结构及其封装方法 | |
| CN105161475B (zh) | 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法 | |
| CN108538794A (zh) | 表面贴装型封装结构及其制作方法 | |
| CN108962771B (zh) | 单体双金属板封装结构及其封装方法 | |
| CN109698132B (zh) | 半导体器件的制造方法和引线框架 | |
| CN208923109U (zh) | 直接焊锡互连的滤波器芯片封装结构 | |
| CN208655620U (zh) | 具有焊锡互连的金属柱滤波器芯片封装结构 | |
| CN208507655U (zh) | 带有延伸围堰的滤波器芯片封装结构 | |
| CN108922856B (zh) | 单体双金属板封装结构及其封装方法 | |
| CN108962770B (zh) | 单体双金属板封装结构及其封装方法 | |
| CN208923194U (zh) | 带有金属柱的滤波器芯片封装结构 | |
| CN208655698U (zh) | 带有双围堰滤波器芯片的封装结构 | |
| CN208923197U (zh) | 焊锡互连的滤波器芯片封装结构 | |
| CN208923198U (zh) | 内置围堰的滤波器芯片封装结构 | |
| CN108242434A (zh) | 基板结构及其制造方法 | |
| CN108962762A (zh) | 单体双金属板封装结构及其封装方法 | |
| CN208507730U (zh) | 金属互连的带有双围堰和金属柱的滤波器芯片封装结构 | |
| CN204927279U (zh) | 一种带有双圈焊凸点的无引脚csp堆叠封装件 | |
| CN208655699U (zh) | 带有金属化基板的滤波器芯片封装结构 | |
| CN208385392U (zh) | 单体双金属板封装结构 | |
| CN112713090B (zh) | 一种qfn器件的制备方法及qfn器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |