CN208385392U - 单体双金属板封装结构 - Google Patents
单体双金属板封装结构 Download PDFInfo
- Publication number
- CN208385392U CN208385392U CN201821119998.7U CN201821119998U CN208385392U CN 208385392 U CN208385392 U CN 208385392U CN 201821119998 U CN201821119998 U CN 201821119998U CN 208385392 U CN208385392 U CN 208385392U
- Authority
- CN
- China
- Prior art keywords
- line layer
- chip
- encapsulating structure
- bimetallic plates
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Injection Moulding Of Plastics Or The Like (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
本实用新型揭示了一种单体双金属板封装结构,包括:第一线路层;电性连接于所述第一线路层上方且与所述第一线路层形成至少一个空腔的第二线路层;叠加设置于所述第一线路层下方的第一阻焊层,所述第一阻焊层设置有若干个开窗区域;开设于单体双金属板封装结构外围并连通所述空腔内部的注塑孔;位于所述空腔内的芯片;植入所述第一阻焊层的开窗区域以连通所述第一线路层的焊球,以及填充所述空腔和所述注塑孔的注塑料。本实用新型的单体双金属板封装结构,无需使用传统的模具进行封装,节约制造成本,其良率及稳定度均得到大幅提升,且工艺简单。
Description
技术领域
本实用新型属于半导体制造领域,尤其涉及一种单体双金属板封装结构。
背景技术
随着电子产品多功能化和小型化的潮流,高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展,尤其是智能手机、掌上电脑、超级本等产品的发展,使得集成电路封装也向微小化、高密度、高功率、高速度的方向发展。而随着电子部件变得更小、并且在工作频率更高,由于高频芯片在运输和传输是会产生很强的电磁波,往往会对封装内的其他芯片或者封装外的电子部件的造成不期望的干扰或噪声。加上电子部件的密度过高,电子部件之间的信号传输线路的距离越来越近,使得来自集成电路封装外部或内部的芯片之间的电磁干扰(Electro-MagneticInterference,EMI)情形也日益严重。同时也会降低集成电路封的电性品质和散热效能。
为解决电磁干扰问题,现有技术往往会在封装体外表面粘贴金属盖或是镀上金属层来屏蔽电磁波的发射和接收。然而通过粘贴金属盖来实现电磁屏蔽,其金属盖和封装体的结合性往往存在问题,由于金属盖的尺寸和封装体的尺寸很难完全匹配,金属盖与封装体外表面之间往往会存在空气残留,在电子部件工作升温时往往会造成其可靠性的问题;而通过镀金属层的方式来实现电磁屏蔽,其金属层的接地一般只能辅助导体和元器件来实现接地,其工艺比较复杂,成本较高。
所以,如何克服现有技术的种种问题,更方便的提供一种可避免电磁干扰的封装结构和封装工艺,成为业界迫切解决的课题。
实用新型内容
本实用新型的目的在于提供一种单体双金属板封装结构。
为了实现上述实用新型的目的之一,本实用新型一实施方式提供一种单体双金属板封装结构,其包括:第一线路层;
电性连接于所述第一线路层上方且与所述第一线路层形成至少一个空腔的第二线路层;
叠加设置于所述第一线路层下方的第一阻焊层,所述第一阻焊层设置有若干个开窗区域;
开设于单体双金属板封装结构外围并连通所述空腔内部的注塑孔;
位于所述空腔内的芯片;
植入所述第一阻焊层的开窗区域以连通所述第一线路层的焊球,
以及填充所述空腔和所述注塑孔的注塑料。
作为本实用新型一实施方式的进一步改进,所述芯片为第二芯片,所述第二芯片电性连接于所述第二线路层。
作为本实用新型一实施方式的进一步改进,所述芯片为第一芯片,所述第一芯片电性连接于所述第一线路层。
作为本实用新型一实施方式的进一步改进,所述单体双金属板封装结构还包括:位于所述空腔外的第三芯片,所述第三芯片电性连接所述第二线路层;
所述注塑料还用于包封处于空腔外的第三芯片和所述第二线路层的外壁面。
作为本实用新型一实施方式的进一步改进,所述单体双金属板结构还包括:设置于所述第一阻焊层上方,且依次契合所述第二线路层外壁面设置的第二阻焊层和上金属板,所述第一线路层和第二线路层通过所述第二阻焊层与所述上金属板隔离。
作为本实用新型一实施方式的进一步改进,所述注塑孔自所述第二线路层的外壁面延伸至空腔内。
作为本实用新型一实施方式的进一步改进,所述注塑孔自所述上金属板的外壁面,依次通过第二阻焊层以及第二线路层延伸至空腔内。
作为本实用新型一实施方式的进一步改进,沿注塑孔朝向凹槽内部的延伸方向上,所述注塑孔的开口尺寸保持不变。
作为本实用新型一实施方式的进一步改进,沿注塑孔朝向凹槽内部的延伸方向上,所述注塑孔的开口尺寸依次递减。
作为本实用新型一实施方式的进一步改进,所述芯片采用倒装和/或焊线的方式进行安装。
与现有技术相比,本实用新型的单体双金属板封装结构,通过采用双金属板进行封装来实现EMI屏蔽,而且其无需使用传统的具有型腔模具进行塑封封装,节约制造成本,其良率及稳定度均得到大幅提升,且工艺简单。
附图说明
图1A为本实用新型第一实施方式中单体双金属板封装结构的封装方法的流程示意图;
图1B对应本实用新型图1A所示封装方法的步骤示意图;
图2A、2B、2C、2D、2E、2F分别是采用图1A所述封装方法封装出的单体双金属板封装结构的结构示意图;
图3是本实用新型一实施方式中上金属板蚀刻完成以形成凹槽后的立体结构示意图;
图4A为本实用新型第二实施方式中单体双金属板封装结构的封装方法的流程示意图;
图4B对应本实用新型图4A所示封装方法的步骤示意图;
图5A、5B、5C、5D、5E、5F分别是采用图4A所述封装方法封装出的单体双金属板封装结构的结构示意图;
图6A为本实用新型第三实施方式中单体双金属板封装结构的封装方法的流程示意图;
图6B对应本实用新型图6A所示封装方法的步骤示意图;
图7是采用图6A所述封装方法封装出的单体双金属板封装结构的结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
需要说明的是,本文使用的例如“上”、“下”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括封装结构在使用或工作中除了图中所示方位以外的不同方位。例如,如果将图中的设备翻转,则被描述为位于其他单元或特征“下表面的单元将位于其他单元或特征“上表面”。因此,示例性术语“下表面”可以囊括上表面和下表面这两种方位。封装结构可以以其他方式被定向(旋转90度或其他朝向),并相应地解释本文使用的与空间相关的描述语。
再者,应当理解的是尽管术语第一、第二等在本文中可以被用于描述各种元件或结构,但是这些被描述对象不应受到上述术语的限制。上述术语仅用于将这些描述对象彼此区分开。例如,第一线路层可以被称作第二线路层,同样,第二线路层也可以被称作第一线路层,这并不背离该申请的保护范围。
本发明所示的封装方法可用于单颗芯片的封装,也可用于晶圆级芯片的封装方法,下面以单颗芯片的封装方法为例做具体介绍。
结合图1A、1B、2A、2B、2C、2D、2E、2F、3所示,具体的,图1A、 1B所示本发明第一实施方式提供的单体双金属板封装结构的封装方法包括:
S11、提供上金属板10和下金属板20。
S12、在上金属板10的下表面上蚀刻形成至少一个凹槽11,并在每一所述凹槽11内壁上电镀第二线路层30以形成顶板;在下金属板20的上表面依次电镀第一阻焊层70和第一线路层40以形成底板。
S13、在所述第一线路层40远离所述下金属板20的一侧叠装第一芯片 51和/或在所述第二线路层30远离所述上金属板10的一侧叠装第二芯片52;
S14、结合顶板和底板,以在所述第一阻焊层70和第二线路层30之间形成空腔,使所述第二线路层30与所述第一线路层40导通,使所述第一芯片51设置于所述空腔内和/或使所述第二芯片52设置于所述空腔内。
S15、向所述空腔内注入注塑料60以进行注塑包。本发明具体示例中,通过所述注塑孔13向所述空腔内注入注塑料60以进行注塑包封。
S16、剥离所述下金属板20;剥离下金属板20的方式有多种,本发明具体实施方式中,可通过蚀刻或机械剥离的方式剥离下金属板20。
S17、在第一阻焊层70上开窗以曝露第一线路层40,并在其开窗区域 701植入焊球80。
S18、剥离上金属10板,以形成若干个单体双金属板封装结构(100a, 100b,100c,100d,100e,100f)。
本发明具体实施方式中,所述上金属板10、下金属板20均可为金属制成的封装板,其材质例如:铜、铁;所述上金属板10和下金属板20可以选取相同的材质也可以选取不同的材质。
优选的,每个单体双金属板封装结构对应一个凹槽,当然,在本发明的其他实施方式中,也可以根据需要,使每个单体双金属板封装结构对应2个或2个以上的凹槽,如此,在切割时,可以以凹槽为单位进行切割,在此不做详细赘述。
优选的,芯片可设置于第一线路层40上,也可以选择地或同时设置于第二线路层30上,为了便于区别,将设置于第一线路层40上的芯片以第一芯片51表示,将设置于第二线路层30上的芯片以第二芯片52表示;将所述第一芯片51叠加于所述第一线路层40的方式以及所述第二芯片52叠加于所述第二线路层30的方式,均可以采用倒装和/或焊线的方式,结合顶板和底板的方式同样可以采用胶粘、焊锡的方式;相应的,在所述第一线路层40 远离所述下金属板20的一侧印刷锡膏,以使所述第一芯片51叠加在第一线路层40上,使所述上金属板10可通过锡膏焊接在所述下金属板20上。
本发明优选实施方式中,所述顶板的形成包括以下步骤:M11、在上金属板10的下表面贴覆或印刷光阻材料,以用于曝光显影,定义需要蚀刻的图形区域;M12、通过曝光显影过程去除部分光阻材料以形成蚀刻区域,蚀刻所述蚀刻区域以形成凹槽13;M13、去除所述上金属板10上剩余的光阻材料,并在每一所述凹槽11内壁上电镀第二线路层30以形成顶板。
所述底板的形成包括以下步骤:N11、在下金属板20的上表面贴覆或印刷第一阻焊层70;以用于曝光显影,定义需要蚀刻的图形区域;N12、在第一阻焊层70上贴覆或印刷光阻材料;N13、通过曝光显影过程去除部分光阻材料以形成蚀刻区域,并在所述蚀刻区域电镀第一线路层40;N14、去除所述第一阻焊层70上剩余的光阻材料以形成底板。
优选的,所述步骤S13之前,所述方法还包括:在最终形成的单体双金属板封装结构外围开设连通所述空腔内部的注塑孔13;例如:该注塑孔开设于顶板或和/或开设于底板,以用于注塑包封时,通过所述注塑孔13向所述空腔内注入注塑料60以进行注塑包封。本发明一具体实施方式中,结合图3 所示,在所述凹槽11的侧壁上开设注塑孔13;所述注塑孔13的大小、形状、数量均可以根据需要具体设置;优选的,沿注塑孔13朝向凹槽11内部的延伸方向上,所述注塑孔13的开口尺寸保持不变或依次递减。相应的,当注塑孔13开设于凹槽11上时,所述步骤S12具体包括:在每一所述凹槽11内壁去除注塑孔13的位置上电镀第二线路层30以形成顶板;所述步骤S18具体包括:剥离所述上金属板10,去去除第二线路层30外部的注塑料60,以形成若干个单体双金属板封装结构。需要说明的是,当所述空腔数量大于1 时,所述注塑料60还用于还填充相邻空腔之间的部分空隙。
本发明一优选实施方式中,所述步骤S12还包括:所述凹槽11侧壁的下端形成插接部15,所述第一线路层40上具有与插接部匹配的凹口401,当插接部插入凹口401时,第二线路层30与第一线路层40相互导通。所述插接部15上可选择性电镀第二线路层30;本发明优选实施方式中,在每一所述凹槽11内壁去除插接部15的位置上电镀第二线路层30以形成顶板;当插接部15插入凹口401时,第二线路层30在所述第一线路层40的上方与所述第一线路层40相互导通。剥离上金属板10和下金属板20的方式有多种,例如:通过蚀刻的方式剥离上金属板10;通过蚀刻或机械剥离的方式剥离下金属板20;当上、下金属板被剥离后,最终成型的单体双金属板结构上还有可能残留注塑孔13中的注塑料60,此时,在剥离上、下金属板后,还需要将该注塑料60去除以形成若干个单体双金属板封装结构;其去除注塑料60的方式可以为切割,或是采用其他方式去除,在此不做详细赘述。
优选的,所述步骤S18后,所述方法还包括:采用PoP封装方式将至少两个单体双金属板封装结构进行堆叠装配以形成新的单体封装结构,在此不做详细赘述。
结合图2A、2B、2C、2D、2E、2F所示,为通过图1A所示单体双金属板封装结构的封装方法所加工制成的6种单体双金属板封装结构;如图2A 所示的单体双金属板封装结构100a包括:第一线路层40;电性连接于所述第一线路层40上方且与所述第一线路层40形成至少一个空腔的第二线路层 30;叠加设置于所述第一线路层40下方的第一阻焊层70,所述第一阻焊层 70设置有若干个开窗区域701;开设于单体双金属板封装结构外围并连通所述空腔内部的注塑孔(未图示);位于所述空腔内的芯片,所述芯片为第一芯片51,所述第一芯片51电性连接所述第一线路层40;植入所述第一阻焊层 70的开窗区域701以连通所述第一线路层40的焊球80,以及填充所述空腔和所述注塑孔的注塑料60。本发明一具体实施方式中,所述注塑孔自所述第二线路层30的外壁面延伸至所述空腔内。
图2B所示的单体双金属板封装结构100b与图2A所示的单体双金属板封装结构100a结构相类似,其区别在于,其在空腔内设置第二芯片52,所述第二芯片电性连接所述第二线路层30,同时,空腔内未设置第一芯片51。
图2C所示的单体双金属板封装结构100c与图2A所示的单体双金属板封装结构100a结构相类似,其区别在于,其在空腔内增设第二芯片52,所述第二芯片电性连接所述第二线路层30。
结合2D所示,图2D所示的单体双金属板封装结构100d在图2A基础上,将两个图2A所示的单体双金属板封装结构采用PoP封装方式进行堆叠装配,当然,在本发明的其他实施方式中,任一种或多种结构的单体双金属板封装结构均可以采用PoP封装方式进行堆叠装配以形成新的单体结构,在此不做详细赘述。
结合2E所示,图2E所示的单体双金属板封装结构100e在图2C基础上,所述空腔内设置芯片50的方式具有两种,一种采用倒装的方式进行叠加,一种采用焊线的方式进行叠加。
结合2F所示,图2F所示的单体双金属板封装结构100f在图2C基础上,将空腔的数量设置为2个,当所述空腔数量大于1时,所述注塑料60还用于填充相邻空腔之间的部分空隙。不同空腔中芯片50的设置方式可以相同也可以不同,该实施方式中,2个空腔中设置芯片50的方式不同,分别采用焊线和倒装的方式进行叠装,在此不做进一步的赘述。
结合图3、4A、4B、5A、5B、5C、5D、5E、5F所示,具体的,图4A、 4B所示本发明第二实施方式提供的单体双金属板封装结构的封装方法包括:
S21、提供上金属板10和下金属板20。
S22、在上金属板10的下表面上蚀刻形成至少一个凹槽11,并在每一所述凹槽11内壁上电镀第二线路层30以形成顶板;在下金属板20的上表面依次电镀第一阻焊层70和第一线路层40以形成底板。
S23、在所述第一线路层40远离所述下金属板20的一侧叠装第一芯片 51,和/或在所述第二线路层30远离所述上金属板10的一侧叠装第二芯片 52。
S24、结合顶板和底板,以在所述第一阻焊层70和所述第二线路层40 之间形成空腔,使所述第二线路层30与所述第一线路层40导通,使所述第一芯片51设置于所述空腔内和/或使所述第二芯片52设置于所述空腔内。
S25、向所述空腔内注入注塑料60以进行注塑包封。
S26、剥离所述上金属板10以曝露第二线路层30;在所述第二线路层 30远离所述空腔的一侧叠加第三芯片53,并在所述空腔外对所述第三芯片 53进行注塑包封;
S27、剥离所述下金属板20。S28、在第一阻焊层70上开窗以曝露第一线路层40,并在其开窗区域701植入焊球80以形成封装体。
S28、切割所述封装体形成若干个单体双金属板封装结构(100g,100h, 100i,100j,100k,100l)。当上、下金属板被剥离后,其形成的封装体为多个单体双金属板封装结构的结合,进一步的,对封装体进行切割形成若干个单体双金属板封装结构。
本发明第二实施方式中,上、下金属板的材质,凹槽11的开设位置及数量,所述顶板、底板的形成方式以及底板与顶板的结合方式,均与所述第一方式相同,在此不再继续赘述。
优选的,芯片可设置于空腔外,也可以设置于空腔内,为了便于区别,将设置于第一线路层40上的芯片以第一芯片51表示,将设置于第二线路层 30上并设置于空腔内的芯片以第二芯片52表示;将设置于第二线路层30上并设置于空腔外的芯片以第三芯片53表示;上述芯片均可以采用倒装和/或焊线的方式,结合顶板和底板的方式同样可以采用胶粘、焊锡的方式;相应的,在所述第一线路层40远离所述下金属板20的一侧印刷锡膏,以使所述第一芯片51叠加在第一线路层40上,使所述上金属板10可通过锡膏焊接在所述下金属板20上。
优选的,所述步骤S23之前,所述方法还包括:在最终形成的单体双金属板封装结构上开设连通所述空腔内部的注塑孔13;例如:该注塑孔开设于顶板或和/或开设于底板,以用于步骤S22的注塑包封时,通过所述注塑孔 13向所述空腔内注入注塑料60以进行注塑包封。本发明一具体实施方式中,结合图3所示,在所述凹槽11的侧壁上开设注塑孔13;所述注塑孔13的大小、形状、数量均可以根据需要具体设置;优选的,沿注塑孔13朝向凹槽11内部的延伸方向上,所述注塑孔13的开口尺寸保持不变或依次递减。相应的,当注塑孔13开设于凹槽11上时,所述步骤S22具体包括:在每一所述凹槽11内壁去除注塑孔13的位置上电镀第二线路层30以形成顶板。需要说明的是,当所述空腔数量大于1时,所述注塑料60还用于还填充相邻空腔之间的部分空隙。
本发明一优选实施方式中,所述步骤S22还包括:所述凹槽11侧壁的下端形成插接部15,所述第一线路层40上具有与插接部匹配的凹口401,当插接部插入凹口401时,第二线路层30与第一线路层40相互导通。所述插接部15上可选择性电镀第二线路层30;本发明优选实施方式中,在每一所述凹槽11内壁去除插接部15的位置上电镀第二线路层30以形成顶板;当插接部15插入凹口401时,第二线路层30在所述第一线路层40的上方与所述第一线路层40相互导通。
剥离上金属板10和下金属板20的方式有多种,例如:通过蚀刻的方式剥离上金属板10;通过蚀刻或机械剥离的方式剥离下金属板20。
结合图5A、5B、5C、5D、5E、5F所示,为通过图4A所示单体双金属板封装结构的封装方法所加工制成的6种单体双金属板封装结构;如图5A 所示的单体双金属板封装结构100g包括:第一线路层40;电性连接于所述第一线路层40上方且与所述第一线路层40形成至少一个空腔的第二线路层 303;设置于所述空腔外,且叠加设置于所述第一线路层40下方的第一阻焊层70,所述第一阻焊层70设置有若干个窗区域701;设置于所述第一阻焊层 70上方,且契合所述第二线路层30外壁面设置的上金属板10;开设于单体双金属板封装结构上并连通所述空腔内部的注塑孔(未图示);位于空腔内的第一芯片51,以及位于空腔外的第三芯片,所述第一芯片51电性连接所述第一线路层40,所述第三芯片53均电性连接所述第二线路层30;植入所述第一阻焊层70的开窗区域701以连通所述第一线路层40的焊球80;填充所述空腔、所述注塑孔以及包封第三芯片53和第二线路层30外壁面的注塑料60。本发明一具体实施方式中,所述注塑孔自所述上金属板10的外壁面,通过所述第二线路层30延伸至所述空腔内。
5B所示的单体双金属板封装结构100h与图5A所示的单体双金属板封装结构100g结构相类似,其区别在于,其在空腔内设置第二芯片52,所述第二芯片电性连接所述第二线路层30,同时,空腔内未设置第一芯片51。
5C所示的单体双金属板封装结构100i与图5A所示的单体双金属板封装结构100g结构相类似,其区别在于,其在空腔内增设第二芯片52,所述第二芯片电性连接所述第二线路层30。
结合5D、5E、5F所示,图5D所示的单体双金属板封装结构100j,图 5E所示的单体双金属板封装结构100k,图5F所示的单体双金属板封装结构 100l分别在5A、5B、5C所示的单体双金属板封装结构基础上进行改进,所述空腔内设置芯片50的方式具有两种,一种采用倒装的方式进行叠加,一种采用焊线的方式进行叠加。
结合图3、6A、6B、7所示,具体的,图6A、6B所示本发明第三实施方式提供的单体双金属板封装结构的封装方法包括:
S31、提供上金属板10和下金属板20。
S32、在上金属板10的下表面上蚀刻形成若干个凹槽11,并在所述凹槽 11内壁上依次电镀第二阻焊层71以及第二线路层30以形成顶板;在下金属板20的上表面依次电镀第一阻焊层70和第一线路层40以形成底板。
S33、在所述第二线路层远离所述上金属板的一侧叠装第二芯片,和/或在所述第一线路层远离所述下金属板的一侧叠装第一芯片。
S34、结合顶板和底板以在所述第一阻焊层70对应所述第二阻焊层71 的区域内形成空腔,使所述第二线路层30与所述第一线路层40导通,所述第二芯片52设置于所述空腔内。
S35、向所述空腔内注入注塑料60以进行注塑包封。
S36、剥离所述下金属板20。
S37、在第一阻焊层70上开窗以曝露第一线路层40,并在其开窗区域 701植入焊球80以形成封装体。
S38、切割所述封装体形成若干个单体双金属板封装结构100m。当上、下金属板被剥离后,其形成的封装体为多个单体双金属板封装结构的结合,进一步的,对封装体进行切割形成若干个单体双金属板封装结构。
本发明第三实施方式中,上、下金属板的材质,凹槽11的开设位置及数量,芯片的安装方式,所述顶板、底板的形成方式以及底板与顶板的结合方式,均与所述第一方式相同,在此不再继续赘述。
优选的,所述步骤S33之前,所述方法还包括:在最终形成的单体双金属板封装结构上开设连通所述空腔内部的注塑孔13;例如:该注塑孔开设于顶板或和/或开设于底板,以用于步骤S33的注塑包封时,通过所述注塑孔 13向所述空腔内注入注塑料60以进行注塑包封。本发明一具体实施方式中,结合图3所示,在所述凹槽11的侧壁上开设注塑孔13;所述注塑孔13的大小、形状、数量均可以根据需要具体设置;优选的,沿注塑孔13朝向凹槽 11内部的延伸方向上,所述注塑孔13的开口尺寸保持不变或依次递减。相应的,当注塑孔13开设于凹槽11上时,所述步骤S32具体包括:在每一所述凹槽11内壁去除注塑孔13的位置上依次电镀第二阻焊层71和第二线路层 30以形成顶板;需要说明的是,当所述空腔数量大于1时,所述注塑料60 还用于还填充相邻空腔之间的部分空隙。
本发明一优选实施方式中,所述步骤S32还包括:所述凹槽11侧壁的下端形成插接部15,所述第一线路层40上具有与插接部匹配的凹口401,当插接部插入凹口401时,第二线路层30与第一线路层40相互导通。所述插接部15上可选择性电镀第二线路层30;本发明优选实施方式中,所述步骤 S32具体包括:在每一所述凹槽11内壁电镀第二阻焊层70后,在去除插接部15的位置上电镀第二线路层30以形成顶板;当插接部15插入凹口401 时,第二阻焊层71在所述第一阻焊层70上方与所述第一阻焊层70相交,第二线路层30在所述第一线路层40的上方与所述第一线路层40相互导通,使所述第一线路层40和所述第二线路层30均通过所述第一阻焊层70与所述上金属板10隔离。
剥离下金属板20的方式有多种,例如:通过蚀刻或机械剥离的方式剥离下金属板20。
结合图7所示,为通过图6A所示单体双金属板封装结构的封装方法所加工制成的单体双金属板封装结构100m;如图7所示,单体双金属板封装结构100m包括:第一线路层40;电性连接于所述第一线路层40上方且与所述第一线路层40形成至少一个空腔的第二线路层30;设置于所述空腔外,且叠加设置于所述第一线路层40下方的第一阻焊层70,所述第一阻焊层70 设置有若干个开窗区域701;设置于所述第一阻焊层70上方,且依次契合所述第二线路层30外壁面设置的第二阻焊层71和上金属板10,所述第一线路层40和第二线路层30通过所述第二阻焊层71与所述上金属板10隔离;开设于单体双金属板封装结构上并连通所述空腔内部的注塑孔(未图示);位于所述空腔内的第一芯片51和/或第二芯片52,所述第一芯片51电性连接所述第一线路层40,所述第二芯片52电性连接所述第二线路层30;植入所述第一阻焊层70的开窗区域701以连通所述第一线路层40的焊球80,以及填充所述空腔和所述注塑孔的注塑料60。本发明一具体实施方式中,所述注塑孔自所述上金属板10的外壁面,依次通过第二阻焊层71以及第二线路层 30延伸至空腔内。
本发明第一、第二、第三实施方式提供的单体双金属板封装结构的制造方法,主要采用扇出工艺,通过采用双金属板进行封装,无需使用传统的模具进行封装,节约制造成本,通过该方法获得的封装结构,其良率及稳定度均得到大幅提升,且工艺简单。
需要说明的是,在本发明的其他实施方式中,还可以采用PoP封装方式将任两个以上的上述单体双金属板封装结构进行堆叠装配以形成新的单体结构,在此不做详细赘述。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (10)
1.一种单体双金属板封装结构,其特征在于,所述单体双金属板封装结构包括:
第一线路层;
电性连接于所述第一线路层上方且与所述第一线路层形成至少一个空腔的第二线路层;
叠加设置于所述第一线路层下方的第一阻焊层,所述第一阻焊层设置有若干个开窗区域;
开设于单体双金属板封装结构外围并连通所述空腔内部的注塑孔;
位于所述空腔内的芯片;
植入所述第一阻焊层的开窗区域以连通所述第一线路层的焊球,
以及填充所述空腔和所述注塑孔的注塑料。
2.根据权利要求1所述的单体双金属板封装结构,其特征在于,
所述芯片为第二芯片,所述第二芯片电性连接于所述第二线路层。
3.根据权利要求1或2所述的单体双金属板封装结构,其特征在于,
所述芯片为第一芯片,所述第一芯片电性连接于所述第一线路层。
4.根据权利要求1或2所述的单体双金属板封装结构,其特征在于,
所述单体双金属板封装结构还包括:位于所述空腔外的第三芯片,所述第三芯片电性连接所述第二线路层;
所述注塑料还用于包封处于空腔外的第三芯片和所述第二线路层的外壁面。
5.根据权利要求1或2所述的单体双金属板封装结构,其特征在于,
所述单体双金属板结构还包括:设置于所述第一阻焊层上方,且依次契合所述第二线路层外壁面设置的第二阻焊层和上金属板,所述第一线路层和第二线路层通过所述第二阻焊层与所述上金属板隔离。
6.根据权利要求 1所述的单体双金属板封装结构,其特征在于,
所述注塑孔自所述第二线路层的外壁面延伸至空腔内。
7.根据权利要求 5所述的单体双金属板封装结构,其特征在于,
所述注塑孔自所述上金属板的外壁面,依次通过第二阻焊层以及第二线路层延伸至空腔内。
8.根据权利要求 7所述的单体双金属板封装结构,其特征在于,
沿注塑孔朝向凹槽内部的延伸方向上,所述注塑孔的开口尺寸保持不变。
9.根据权利要求 7所述的单体双金属板封装结构,其特征在于,
沿注塑孔朝向凹槽内部的延伸方向上,所述注塑孔的开口尺寸依次递减。
10.根据权利要求1所述的单体双金属板封装结构,其特征在于,所述芯片采用倒装和/或焊线的方式进行安装。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821119998.7U CN208385392U (zh) | 2018-07-13 | 2018-07-13 | 单体双金属板封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821119998.7U CN208385392U (zh) | 2018-07-13 | 2018-07-13 | 单体双金属板封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208385392U true CN208385392U (zh) | 2019-01-15 |
Family
ID=64962513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821119998.7U Active CN208385392U (zh) | 2018-07-13 | 2018-07-13 | 单体双金属板封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208385392U (zh) |
-
2018
- 2018-07-13 CN CN201821119998.7U patent/CN208385392U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11764163B2 (en) | Semiconductor encapsulation structure and encapsulation method | |
CN108695170A (zh) | 单体双金属板封装结构及其封装方法 | |
CN108735716A (zh) | 封装结构 | |
US5882957A (en) | Ball grid array packaging method for an integrated circuit and structure realized by the method | |
US11574993B2 (en) | Package architecture with tunable magnetic properties for embedded devices | |
CN208385392U (zh) | 单体双金属板封装结构 | |
CN208538847U (zh) | 单体双金属板封装结构 | |
CN108695172B (zh) | 单体双金属板封装结构及其封装方法 | |
CN208923109U (zh) | 直接焊锡互连的滤波器芯片封装结构 | |
CN208655620U (zh) | 具有焊锡互连的金属柱滤波器芯片封装结构 | |
CN208507655U (zh) | 带有延伸围堰的滤波器芯片封装结构 | |
CN108962770A (zh) | 单体双金属板封装结构及其封装方法 | |
CN108922856A (zh) | 单体双金属板封装结构及其封装方法 | |
CN108962771A (zh) | 单体双金属板封装结构及其封装方法 | |
CN108899286A (zh) | 单体双金属板封装结构及其封装方法 | |
CN108695171A (zh) | 单体双金属板封装结构及其封装方法 | |
CN109037430A (zh) | 带有双围堰及外移通孔的芯片封装结构及其制作方法 | |
CN108962762A (zh) | 单体双金属板封装结构及其封装方法 | |
CN208923194U (zh) | 带有金属柱的滤波器芯片封装结构 | |
CN208923198U (zh) | 内置围堰的滤波器芯片封装结构 | |
CN208923197U (zh) | 焊锡互连的滤波器芯片封装结构 | |
CN108987288A (zh) | 单体双金属板封装结构及其封装方法 | |
CN208507730U (zh) | 金属互连的带有双围堰和金属柱的滤波器芯片封装结构 | |
CN208507731U (zh) | 带有延伸双围堰的滤波器芯片封装结构 | |
CN208655699U (zh) | 带有金属化基板的滤波器芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |