CN108666293A - 线路载板及其制造方法 - Google Patents
线路载板及其制造方法 Download PDFInfo
- Publication number
- CN108666293A CN108666293A CN201710204639.5A CN201710204639A CN108666293A CN 108666293 A CN108666293 A CN 108666293A CN 201710204639 A CN201710204639 A CN 201710204639A CN 108666293 A CN108666293 A CN 108666293A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- conductive
- line carrier
- carrier plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005260 corrosion Methods 0.000 claims abstract description 11
- 230000007797 corrosion Effects 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 11
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 11
- 238000003466 welding Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 14
- 238000005452 bending Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 3
- 229920001410 Microfiber Polymers 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 239000003658 microfiber Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一种线路载板，包括一绝缘层、导电线路层、导电连接层、设置于所述绝缘层一侧与所述导电线路层电连接的芯片、封装层，以及设置于所述绝缘层另一侧的焊球，所述导电线路层及导电连接层均埋设于所述绝缘层中，所述绝缘层具有第一表面及与所述第一表面相对的第二表面，所述导电连接层的上表面与所述绝缘层的第一表面平齐，所述绝缘层由热固性抗腐蚀材料组成且具有柔性。
Description
技术领域
本发明涉及一种线路载板，特别涉及一种薄型可弯折的线路载板及其制造方法。
背景技术
如今，为了满足各种电子设备的功能多元化发展，线路载板以其轻薄、线路密度高等优势得到了广泛的应用。
通常地，薄型线路载板由于其厚度较薄，因此在制程中容易造成弯折或者翘曲等现象，而且在后续的封装制程中同样容易产生此问题。因此，对于薄型线路载板来说，如何避免其制程中产生弯折或者翘曲等现象显得尤为重要。
发明内容
有鉴于此，本发明提供一种厚度较薄制程良率高的线路载板及其制造方法。
一种线路载板，包括一绝缘层、导电线路层、导电连接层、设置于所述绝缘层一侧与所述导电线路层电连接的芯片、封装层，以及设置于所述绝缘层另一侧的焊球，所述导电线路层及导电连接层均埋设于所述绝缘层中，所述绝缘层具有第一表面及与所述第一表面相对的第二表面，所述导电连接层的上表面与所述绝缘层的第一表面平齐，所述绝缘层由热固性抗腐蚀材料组成且具有柔性。
进一步地，所述绝缘层为油墨，所述绝缘层的厚度位于10-20微米之间，所述绝缘层自所述第二表面朝向所述第一表面方向开设形成焊接孔，所述绝缘层自第一表面朝向第二表面方向开设形成导电孔，所述导电线路层的两侧表面分别在所述焊接孔、导电孔中暴露。
进一步地，所述导电线路层由导电材料组成，其具有多个焊垫，所述芯片通过所述焊垫与所述导电线路层电连接。
进一步地，所述导电连接层设置于所述导电孔中与所述导电线路层电连接，且所述导电连接层的外表面与所述绝缘层的第一表面平齐。
进一步地，所述焊球设置于所述焊接孔内与导电连接层电连接，所述焊球的外表面超出所述绝缘层的第二表面。
进一步地，所述封装层包覆所述芯片以及所述绝缘层的第一表面。
在本发明实施例所述线路载板中，所述绝缘层为热固性抗腐蚀材料，因此具有防焊作用，省去了载板另外设置防焊层，从而有效的降低了所述线路载板的整体厚度。另外，所述绝缘层为具有较好的柔性的热固性抗腐蚀材料，不含玻璃微纤维，使得所述绝缘层的自身厚度很薄，利于所述线路载板的薄型化，进一步地，所述绝缘层的可弯折性，可以避免在制程中发生翘曲、弯折等现象。
一种线路载板的制造方法，包括如下步骤：
提供一第一承载板，所述承载板包括一第一基底以及设置于所述第一基底一侧表面的第一覆铜层；
在所述第一承载板的第一覆铜层上形成第一感光层，并通过曝光显影技术使得所述第一感光层上形成若干第一缺口；
在所述第一缺口中镀设一厚度均匀的金属层；
清除所述第一感光层，从而使得所述金属层完全暴露而形成导线线路层，所述导电线路层具有多个焊垫；
在所述导电线路层上形成绝缘层，并在所述绝缘层上形成焊接孔，所述焊接孔中露出所述绝缘层，所述绝缘层具有第一表面以及与所述第一表面相对的第二表面，所述绝缘层由热固性抗腐蚀材料组成且具有柔性；
在所述绝缘层上依次压合形成一离型膜、第二承载板；
将所述第一承载板从所述绝缘层、导电线路层上分离；
进一步蚀刻所述导电线路层，从而使得所述导电线路层的外表面低于所述绝缘层的第一表面，从而使得绝缘层相对于所述导电线路层形成多个导电孔；
将上一步骤制得的线路载板翻转180度，在所述导电线路层的多个导电孔中镀设形成导电连接层；
在所述绝缘层上设置一芯片，所述芯片通过焊球与所述焊垫电连接；
在所述绝缘层上形成一封装层，所述封装层包覆所述芯片以及所述绝缘层的第一表面；
将所述离型膜连同所述第二承载板一起与所述绝缘层上分离；
在所述焊接孔中设置焊球。
进一步地，所述线路载板的制造方法，所述绝缘层为油墨，所述绝缘层的厚度位于10-20微米之间。
进一步地，所述第一承载板的厚度位于150-300微米之间。所述第一覆铜层的厚度小于所述第一基底的厚度。
进一步地，所述导电连接层有镍铜组成，所述导电连接层的外表面与所述绝缘层的第一表面平齐，所述焊球的外表面高出所述绝缘层的第二表面。
在本发明所述线路载板的制造方法中，通过借助所述第一承载板和第二承载板，如此增加了制程中线路载板的整体厚度，防止导电线路在制作过程发生断裂、翘曲等现象，从而可形成更为细化的导电线路层。而且制程中使用所述第一承载板和第二承载板可以增加厚度，降低制程中导电线路层发生折断或者翘曲的产生。进一步地，所述绝缘层由可弯折的热固型的防焊油墨组成，其厚度较薄而且具有较好的柔性，因此，不但可以减小绝缘层自身的厚度及线路载板整体厚度，还可以进一步避免制程中因所述第一承载板、第二承载板在拆除、分离时因应力集中而造成导电线路层发生翘曲、弯折等现象。
附图说明
图1所示为本发明一实施例中所述线路载板示意图。
图2-14所示为本发明所述线路载板的制造方法示意图。
主要元件符号说明
如下具体实施方式将上述附图进一步说明本发明。
具体实施方式
下面将本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
本文中所使用的方位词“第一”、“第二”均是以使用时所述第一基板的位置定义，而并不限定。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
如图1所示,本发明一实施例所述线路载板100包括一绝缘层10、埋设于所述绝缘层10中的导电线路层20、导电连接层30、设置于所述绝缘层10一侧的芯片40、封装层50、以及设置于所述绝缘层10另一侧的焊球60。
所述绝缘层10由热固性抗腐蚀材料组成，其厚度薄且具有较好的柔性。在本发明实施例中，所述绝缘层10为防焊油墨，且所述绝缘层10的厚度位于10-20微米之间。
所述绝缘层10具有第一表面101及与所述第一表面101相对的第二表面102。所述绝缘层10自第二表面102朝向所述第一表面101方向开设形成焊接孔11。所述焊接孔11中外露所述导电线路层20。所述绝缘层10自第一表面101朝向所述第二表面102方向开设形成导电孔12。所述导电孔12中外露所述导电线路层20。
所述导电线路层20由导电材料组成，其具有多个焊垫21。
所述导电连接层30设置于所述导电孔12中与所述导电线路层20电连接。所述导电连接层30的外表面与所述绝缘层10的第一表面101平齐。
所述芯片40通过焊球60与所述焊垫21电连接设置。
所述封装层50包覆所述芯片40以及所述绝缘层10的第一表面101。
所述焊球60设置于所述焊接孔11内与所述导电线路层20电连接。所述焊球60的外表面超出所述绝缘层10的第二表面102。
在本发明实施例所述线路载板100中，所述绝缘层10为热固性抗腐蚀材料，因此具有防焊作用，省去了载板另外设置防焊层，从而有效的降低了所述线路载板100的整体厚度。另外，所述绝缘层10为具有较好的柔性的热固性抗腐蚀材料，不含玻璃微纤维，使得所述绝缘层10的自身厚度很薄，利于所述线路载板100的薄型化，进一步地，所述绝缘层10的可弯折性，可以避免在制程中发生翘曲、弯折等现象。
如图2-14所示，本发明所述线路载板100的制造方法，包括如下步骤：
步骤一：如图2所示，提供一第一承载板200。
所述第一承载板200包括一第一基底210以及设置于所述第一基底210一侧表面的第一覆铜层220。所述第一承载板200的厚度位于150-300微米之间。所述第一覆铜层220的厚度小于所述第一基底210的厚度。
步骤二：如图3所示，在所述第一承载板200的第一覆铜层220上形成第一感光层300，并通过曝光显影技术使得所述第一感光层300上形成若干第一缺口310。
步骤三：如图4所示，在所述第一缺口310中镀设一层厚度均匀的金属层20a。
步骤四：如图5所示，清除所述第一感光层300，从而使得所述金属层20a完全暴露而形成导电线路层20。
所述导电线路层20具有多个焊垫21。
步骤五：如图6所示，在所述导电线路层20上形成绝缘层10，并在所述绝缘层10上形成焊接孔11，所述焊接孔11中露出导电线路层20。
所述绝缘层10由热固性抗腐蚀材料组成，其厚度薄且具有较好的柔性。在本发明实施例中，所述绝缘层10的厚度位于10-20微米之间。所述绝缘层10具有第一表面101以及与所述第一表面101相对的第二表面102。所述第一表面101与所述第一覆铜层220接触。
步骤六：如图7所示，在所述绝缘层10上依次压合形成一离型膜400、第二承载板500。
所述离型膜400位于所述绝缘层10与所述第二承载板500之间。所述离型膜400与所述第二表面102接触。所述第二承载板500包括第二基底510以及形成于所述第二基底510两侧表面的第二覆铜层520。所述第二覆铜层520的厚度小于所述第二基底510的厚度。
步骤七，如图8所示，将所述第一承载板200从所述绝缘层10、导电线路层20上分离。
步骤八：如图9所示，进一步蚀刻所述导电线路层20，从而使得所述导电线路层20的外表面低于所述绝缘层10的第一表面101，从而使得绝缘层10相对于所述导电线路层20形成多个导电孔12。
步骤九：如图10所示，将步骤八制得的线路载板翻转180度，在所述导电线路层20的多个导电孔12中镀设形成导电连接层30。
所述导电连接层30由镍铜或者镍金组成。所述导电连接层30的外表面与所述绝缘层10的第一表面101平齐。
步骤十：如图11所示，在所述绝缘层10上设置一芯片40，所述芯片40通过焊球60与所述焊垫21电连接。
步骤十一：如图12所示，在所述绝缘层10上形成一封装层50，所述封装层50包覆所述芯片40以及所述绝缘层10的第一表面101。
步骤十二：如图13所示，将所述离型膜400连同所述第二承载板500一起与所述绝缘层10分离。
步骤十三：如图14所示，在所述焊接孔11中设置焊球60。
所述焊球60的外表面高出所述绝缘层10的第二表面102。
在本发明所述线路载板100的制造方法中，通过借助所述第一承载板200和第二承载板500，如此增加了制程中线路载板100的整体厚度，防止导电线路20在制作过程发生断裂、翘曲等现象，从而可形成更为细化的导电线路层20。而且制程中使用所述第一承载板200和第二承载板500可以增加厚度，降低制程中导电线路层20发生折断或者翘曲的产生。进一步地，所述绝缘层10由可弯折的热固型的防焊油墨组成，其厚度较薄而且具有较好的柔性，因此，不但可以减小绝缘层10自身的厚度及线路载板整体厚度，还可以进一步避免制程中因所述第一承载板200、第二承载板500在拆除、分离时因应力集中而造成导电线路层20发生翘曲、弯折等现象。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明的权利要求的保护范围。
Claims (10)
1.一种线路载板，包括一绝缘层、导电线路层、导电连接层、设置于所述绝缘层一侧与所述导电连接层电连接的芯片、封装层，以及设置于所述绝缘层另一侧的焊球，其特征在于：所述导电线路层及导电连接层均埋设于所述绝缘层中，所述绝缘层具有第一表面及与所述第一表面相对的第二表面，所述导电连接层的上表面与所述绝缘层的第一表面平齐，所述绝缘层由热固性抗腐蚀材料组成且具有柔性。
2.如权利要求1所述线路载板，其特征在于：所述绝缘层为油墨，所述绝缘层的厚度位于10-20微米之间，所述绝缘层自所述第二表面朝向所述第一表面方向开设形成焊接孔，所述绝缘层自第一表面朝向第二表面方向开设形成导电孔，所述导电线路层的两侧表面分别在所述焊接孔、导电孔中暴露。
3.如权利要求1所述线路载板，其特征在于：所述导电线路层由导电材料组成，其具有多个焊垫，所述芯片通过所述焊垫与所述导电线路层电连接。
4.如权利要求2所述线路载板，其特征在于：所述导电连接层设置于所述导电孔中与所述导电线路层电连接，且所述导电连接层的外表面与所述绝缘层的第一表面平齐。
5.如权利要求2所述线路载板，其特征在于：所述焊球设置于所述焊接孔内与导电连接层电连接，所述焊球的外表面超出所述绝缘层的第二表面。
6.如权利要求2所述线路载板，其特征在于：所述封装层包覆所述芯片以及所述绝缘层的第一表面。
7.一种线路载板的制造方法，包括如下步骤：
提供一第一承载板，所述第一承载板包括一第一基底以及设置于所述第一基底一侧表面的第一覆铜层；
在所述第一覆铜层上形成一第一感光层，并通过曝光显影技术使得所述第一感光层上形成若干第一缺口；
在所述第一缺口中镀设一金属层；
清除所述第一感光层，从而使得所述金属层完全暴露而形成导线线路层，所述导电线路层具有多个焊垫；
在所述导电线路层上形成绝缘层，并在所述绝缘层上形成焊接孔，所述焊接孔中露出所述绝缘层，所述绝缘层具有第一表面以及与所述第一表面相对的第二表面，所述绝缘层由热固性抗腐蚀材料组成且具有柔性；
在所述绝缘层上依次压合形成一离型膜、第二承载板；
将所述第一承载板从所述绝缘层、导电线路层上分离；
进一步蚀刻所述导电线路层，从而使得所述导电线路层的外表面低于所述绝缘层的第一表面，从而使得绝缘层相对于所述导电线路层形成多个导电孔；
在所述导电线路层的多个导电孔中镀设形成导电连接层；
在所述绝缘层上设置一芯片，所述芯片通过焊球与所述焊垫电连接；
在所述绝缘层上形成一封装层，所述封装层包覆所述芯片以及所述绝缘层的第一表面；
将所述离型膜连同所述第二承载板一起与所述绝缘层上分离；
在所述焊接孔中设置焊球。
8.如权利要求7所述线路载板的制造方法，其特征在于：所述绝缘层为油墨，所述绝缘层的厚度位于10-20微米之间。
9.如权利要求7所述线路载板的制造方法，其特征在于：所述第一承载板的厚度位于150-300微米之间。所述第一覆铜层的厚度小于所述第一基底的厚度。
10.如权利要求7所述线路载板的制造方法，其特征在于：所述导电连接层有镍铜组成，所述导电连接层的外表面与所述绝缘层的第一表面平齐，所述焊球的外表面高出所述绝缘层的第二表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710204639.5A CN108666293B (zh) | 2017-03-30 | 2017-03-30 | 线路载板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710204639.5A CN108666293B (zh) | 2017-03-30 | 2017-03-30 | 线路载板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108666293A true CN108666293A (zh) | 2018-10-16 |
| CN108666293B CN108666293B (zh) | 2020-08-04 |
Family
ID=63786458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710204639.5A Active CN108666293B (zh) | 2017-03-30 | 2017-03-30 | 线路载板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108666293B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101222818A (zh) * | 2006-08-01 | 2008-07-16 | 新光电气工业株式会社 | 配线基板及其制造方法以及半导体器件 |
| CN101515574A (zh) * | 2008-02-18 | 2009-08-26 | 旭德科技股份有限公司 | 芯片封装载板、芯片封装体及其制造方法 |
| CN103094223A (zh) * | 2011-11-07 | 2013-05-08 | 矽品精密工业股份有限公司 | 封装基板及其制法 |
-
2017
- 2017-03-30 CN CN201710204639.5A patent/CN108666293B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101222818A (zh) * | 2006-08-01 | 2008-07-16 | 新光电气工业株式会社 | 配线基板及其制造方法以及半导体器件 |
| CN101515574A (zh) * | 2008-02-18 | 2009-08-26 | 旭德科技股份有限公司 | 芯片封装载板、芯片封装体及其制造方法 |
| CN103094223A (zh) * | 2011-11-07 | 2013-05-08 | 矽品精密工业股份有限公司 | 封装基板及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108666293B (zh) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1882224B (zh) | 配线基板及其制造方法 | |
| TWI331797B (en) | Surface structure of a packaging substrate and a fabricating method thereof | |
| CN102165582B (zh) | 引线框基板及其制造方法以及半导体装置 | |
| JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
| KR101070098B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| TW201044441A (en) | Substrate for semiconductor element, method of forming the same, and semiconductor device | |
| US20130029500A1 (en) | Connector and fabrication method thereof | |
| CN103906370B (zh) | 芯片封装结构、具有内埋元件的电路板及其制作方法 | |
| JP2018064063A (ja) | 回路基板及び回路装置 | |
| TW200806133A (en) | Printed wiring board with a pin for mounting a component and an electronic device using the same | |
| TWI305127B (en) | Circuit board structure capable of performing electrica tests and fabrication method thereof | |
| JP2014179430A (ja) | 半導体素子搭載用多層プリント配線板 | |
| JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| TW201034540A (en) | A printing circuit board and manufacturing method(s) for making the same of | |
| CN105489504B (zh) | 一种封装基板的制作方法 | |
| TWI682695B (zh) | 利用防焊限定開窗形成連接端子之電路板結構 | |
| CN108666293A (zh) | 线路载板及其制造方法 | |
| US20120122278A1 (en) | Method Of Manufacturing Semiconductor Package Board | |
| CN108461405A (zh) | 线路载板及其制造方法 | |
| JP2012089657A (ja) | 半導体装置用テープキャリア | |
| TW200948232A (en) | Manufacturing method of leadless packaging substrate | |
| JP2007109938A (ja) | 半導体装置 | |
| JP2019062062A (ja) | 配線基板、電子装置、及び、配線基板の製造方法 | |
| TWI291239B (en) | Manufacturing method for chip package structure | |
| JP2007281253A (ja) | 回路基板、それを用いた多層回路基板、モジュールおよびコネクタ構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210707 Address after: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240206 Address after: SL11, No. 8 Langdong Road, Yanchuan Community, Yanluo Street, Bao'an District, Shenzhen City, Guangdong Province, 518105 Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Country or region after: China Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Address before: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee before: Liding semiconductor technology (Shenzhen) Co.,Ltd. Country or region before: China Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. |