CN108630137B - 显示面板的双驱动芯片补偿电路及显示装置 - Google Patents

Abstract

本发明提供了显示面板的双驱动芯片补偿电路及显示装置，其中所述显示面板的显示区包括第一显示区和第二显示区，所述第一显示区由一第一驱动芯片驱动，所述第二显示区由一第二驱动芯片驱动，所述双驱动芯片补偿电路包括补偿存储电容和六个晶体管，所述六个晶体管分别连接至所对应的驱动芯片的驱动端。本发明提供了一种采用双驱动芯片的分屏修复的技术方案，将两颗驱动芯片的输出电压在通过回读补偿机制在上电初始化时进行修补，从而修复双驱动芯片驱动显示时的分屏现象；并且相对于现有技术并没有增加过多电路元器件，不会增加驱动芯片和显示面板很多面积；优化了采用双驱动芯片的显示面板的显示效果，提升了用户的使用体验。

Description

显示面板的双驱动芯片补偿电路及显示装置

技术领域

本发明涉及显示领域，特别是一种将两颗驱动芯片的输出电压通过回读补偿机制进行修补的显示面板的双驱动芯片补偿电路及显示装置。

背景技术

随着显示面板的快速发展，显示面板的尺寸也越来越大。而由于显示面板像素数量和制备复杂度等因素的限制，现有很多大尺寸屏幕不再限制于采用单颗驱动芯片来驱动显示面板，而是通常需要采用两颗驱动芯片或多颗驱动芯片来驱动显示面板。

如图1所示，为现有技术中一种采用两颗驱动芯片的显示面板的结构示意图。其中示出了显示面板A中包括两个显示区：第一显示区B1和第二显示区B2。所述第一显示区B1由第一驱动芯片C1驱动，所述第二显示区B2由第二驱动芯片C2驱动。因此第一显示区B1和第二显示区B2输出的驱动电压会出现较明显的差异，导致人眼可以看到明显的分屏现象，即能够清楚地看到第一显示区B1和第二显示区B2之间的显示画面区别，影响视觉效果。

同样地，其他采用多颗驱动芯片的显示面板中，不同的驱动芯片控制的显示区之间也会出现较明显的分屏情况，从而大大降低了用户的使用体验。

在该背景技术部分公开的上述信息仅是为了增进对本发明背景技术的理解，因此它可能包含在这个国家对本领域的普通技术人员来说未知的、不构成现有技术的信息。

发明内容

针对现有技术中的缺陷，本发明的目的在于提供一种显示面板的双驱动芯片补偿电路及显示装置，克服了现有技术的缺点，将两颗驱动芯片的输出电压在通过回读补偿机制在上电初始化时进行修补，从而修复双驱动芯片驱动显示时的分屏现象。

根据本发明的一个方面，提供一种显示面板的双驱动芯片补偿电路，所述显示面板由一第一驱动芯片和一第二驱动芯片共同驱动，所述双驱动芯片补偿电路包括：

补偿存储电容，所述补偿存储电容的第一极耦接一预设电位，所述补偿存储电容的第二极分别耦接所述第一驱动芯片和所述第二驱动芯片；

第一晶体管，其用于响应于一第一控制信号对所述第一驱动芯片的第一驱动端和所述补偿存储电容的第二极之间的电流路径进行切换；

第二晶体管，其用于响应于一第二控制信号对所述第一驱动芯片的第二驱动端和所述补偿存储电容的第二极之间的电流路径进行切换；

第三晶体管，其用于响应于一第三控制信号对所述第一驱动芯片的第三驱动端和所述补偿存储电容的第二极之间的电流路径进行切换；

第四晶体管，其用于响应一第四控制信号对所述第二驱动芯片的第一驱动端和所述补偿存储电容的第二极之间的电流路径进行切换；

第五晶体管，其用于响应于一第五控制信号对所述第二驱动芯片的第二驱动端和所述补偿存储电容的第二极之间的电流路径进行切换；

第六晶体管，其用于响应于一第六控制信号对所述第二驱动芯片的第三驱动端和所述补偿存储电容的第二极之间的电流路径进行切换。

可选地，所述显示面板包括第一显示区和第二显示区，所述第一显示区由所述第一驱动芯片所驱动，所述第二显示区由所述第二驱动芯片所驱动；

所述第一显示区距离所述第二显示区最近的蓝色子像素列、绿色子像素列和红色子像素列分别为第一蓝色子像素列、第一绿色子像素列和第一红色子像素列；

所述第二显示区距离所述第一显示区最近的蓝色子像素列、绿色子像素列和红色子像素列分别为第二蓝色子像素列、第二绿色子像素列和第二红色子像素列；

所述第一驱动芯片的第一驱动端、第二驱动端和第三驱动端分别驱动所述第一蓝色子像素列、所述第一绿色子像素列和所述第一红色子像素列；

所述第二驱动芯片的第一驱动端、第二驱动端、第三驱动端分别驱动所述第二蓝色子像素列、所述第二绿色子像素列和所述第二红色子像素列。

可选地，还包括：

第七晶体管，其用于响应于一使能信号对所述第一驱动芯片的第一驱动端和所述第一蓝色子像素列之间的电流路径进行切换；

第八晶体管，其响应于所述使能信号对所述第一驱动芯片的第二驱动端和所述第一绿色子像素列之间的电流路径进行切换；

第九晶体管，其用于响应于所述使能信号对所述第一驱动芯片的第三驱动端和所述第一红色子像素列之间的电流路径进行切换；

第十晶体管，其用于响应于所述使能信号对所述第二驱动芯片的第一驱动端和所述第二蓝色子像素列之间的电流路径进行切换；

第十一晶体管，其用于响应于所述使能信号对所述第二驱动芯片的第二驱动端，和所述第二绿色子像素列之间的电流路径进行切换；

第十二晶体管，其用于响应于所述使能信号对所述第二驱动芯片的第三驱动端和所述第二红色子像素列之间的电流路径进行切换。

可选地，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、所述第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第十二晶体管均为PMOS晶体管。

可选地，所述第一驱动芯片和所述第二驱动芯片通过一数据线输入初始驱动电压数据；

所述第一驱动芯片包括：

逻辑控制模块，所述逻辑控制模块包括六个控制输出端，所述六个控制输出端分别输出所述第一控制信号、第二控制信号、第三控制信号、第四控制信号、第五控制信号和第六控制信号；

第一模数转换器，所述第一模数转换器的输入端耦接所述数据线，所述第一模数转换器的输出端耦接所述逻辑控制模块的第一输入端。

可选地，所述第一驱动芯片还包括：

第二模数转换器，所述第二模数转换器的输入端耦接所述第一驱动芯片的第一驱动端，所述第二模数转换器的输出端耦接所述逻辑控制模块的第二输入端；

第三模数转换器，所述第三模数转换器的输入端耦接所述第一驱动芯片的第二驱动端，所述第三模数转换器的输出端耦接所述逻辑控制模块的第三输入端；

第四模数转换器，所述第四模数转换器的输入端耦接所述第一驱动芯片的第三驱动端，所述第四模数转换器的输出端耦接所述逻辑控制模块的第四输入端。

可选地，所述第一驱动芯片的第四驱动端、第五驱动端和第六驱动端分别驱动所述第一显示区距离所述第二显示区最远的蓝色子像素列、绿色子像素列和红色子像素列；

所述第一驱动芯片还包括：

第五模数转换器，所述第五模数转换器的输入端耦接所述第一驱动芯片的第四驱动端，所述第五模数转换器的输出端耦接所述逻辑控制模块的第五输入端；

第六模数转换器，所述第六模数转换器的输入端耦接所述第一驱动芯片的第五驱动端，所述第六模数转换器的输出端耦接所述逻辑控制模块的第六输入端；

第七模数转换器，所述第七模数转换器的输入端耦接所述第一驱动芯片的第六驱动端，所述第七模数转换器的输出端耦接所述逻辑控制模块的第七输入端。

可选地，所述第一驱动芯片还包括第一伽马值寄存器和伽马补偿寄存器，所述第一伽马值寄存器用于存储所述第一驱动芯片的伽马值；

所述第二驱动芯片还包括第二伽马值寄存器，所述伽马值寄存器用于存储所述第二驱动芯片的伽马值；

所述逻辑控制模块根据各个输入端采集到的各个子像素列的驱动电压值生成伽马值补偿数据，根据所述伽马值补偿数据和所述第一伽马值寄存器中存储的伽马值生成当前时刻的伽马值，并将当前时刻的伽马值存储至所述伽马补偿寄存器中。

可选地，所述第一伽马值寄存器中的初值伽马值与所述第二伽马值寄存器中的初始伽马值一致。

可选地，所述逻辑控制模块还包括多个驱动输出端，所述逻辑控制模块的多个驱动输出端与所述第一显示区的子像素列一一对应，所述逻辑控制模块的各个驱动输出端输出驱动电压至所对应的子像素列；各个所述逻辑控制模块的驱动输出端依次通过一数模转换器和一放大器耦接所对应的子像素列。

根据本发明的另一个方面，还提供一种显示装置，包括上述显示面板的双驱动芯片补偿电路。

与现有技术相比，由于使用了以上技术，本发明中的显示面板的双驱动芯片补偿电路及显示装置，将两颗驱动芯片的输出电压在通过回读补偿机制在上电初始化时进行修补，从而修复双驱动芯片驱动显示时的分屏现象；并且相对于现有技术并没有增加过多电路元器件，不会增加驱动芯片和显示面板很多面积；优化了采用双驱动芯片的显示面板的显示效果，提升了用户的使用体验。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1示出现有技术的具有双驱动芯片的显示面板的结构示意图；

图2示出了本发明增加了双驱动芯片补偿电路的显示面板的结构示意图；

图3示出了本发明一实施例的双驱动芯片补偿电路的结构示意图；

图4示出了本发明一实施例的显示画面补偿时各个阶段的信号控制示意图；

图5示出了本发明一实施例的逻辑控制模块的连接示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。

所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员应意识到，没有特定细节中的一个或更多，也可以实践本发明的技术方案。

如图2所示，所述显示面板C的显示区D包括第一显示区和第二显示区，所述第一显示区由一第一驱动芯片IC₁驱动，所述第二显示区由一第二驱动芯片IC₂驱动；

所述第一显示区的子像素列分别包括蓝色子像素列Pb_i、绿色子像素Pg_i和红色子像素Pr_i，其中i∈(1,n)；所述第二显示区的子像素列分别包括蓝色子像素列Pb_j、绿色子像素Pg_j和红色子像素Pr_j，其中j∈(n+1,2n)；

所述第一显示区距离所述第二显示区最近的蓝色子像素列、绿色子像素列和红色子像素列分别为第一蓝色子像素列Pb_n、第一绿色子像素列Pg_n和第一红色子像素列Pr_n；

所述第二显示区距离所述第一显示区最近的蓝色子像素列、绿色子像素列和红色子像素列分别为第二蓝色子像素列Pb_n+1、第二绿色子像素列Pg_n+1和第二红色子像素列Pr_n+1。

所述第一驱动芯片包括多个驱动端IC₁S_x，其中x∈(1,3n)；第二驱动芯片包括多个驱动端IC2S_y，其中y∈(1,3n)。其中：

所述第一驱动芯片的第一驱动端IC₁S_3n-2、第二驱动端IC₁S_3n-1和第三驱动端IC₁S_3n分别驱动所述第一蓝色子像素列Pb_n、所述第一绿色子像素列Pg_n和所述第一红色子像素列Pr_n；

所述第二驱动芯片的第一驱动端IC₂S₁、第二驱动端IC₂S₂、第三驱动端IC₂S₃分别驱动所述第二蓝色子像素列Pb_n+1、所述第二绿色子像素列Pg_n+1和所述第二红色子像素列Pr_n+1。

本发明将两颗驱动芯片的输出电压在通过回读补偿机制在上电初始化时进行修补，因此如图2中所示出的，在图中结构中增加双驱动芯片补偿电路SW。

在该实施例中，选取了两个显示区彼此距离最近的三个子像素进行补偿，在实际应用中，选取两个显示区其他位置的三个子像素进行补偿也是可以的，可以根据具体实际需求进行选择，而不以此实施方式为限，均属于本发明的保护范围之内。

如图3所示，给出了一实施例的双驱动芯片补偿电路的结构示意图。所述补偿电路包括补偿存储电容Cst、第一晶体管Q₁B₁、第二晶体管Q₁G₁、第三晶体管Q₁R₁、第四晶体管Q₂B₁、第五晶体管Q₂G₁和第六晶体管Q₂R₁。其中：

所述补偿存储电容Cst的第一极耦接一预设电位，所述补偿存储电容Cst的第二极分别耦接所述第一驱动芯片和所述第二驱动芯片；

所述第一晶体管Q₁B₁响应于一第一控制信号CrossB₁对所述第一驱动芯片的第一驱动端IC₁S_3n-2和所述补偿存储电容Cst的第二极之间的电流路径进行切换；所述第二晶体管Q₁G₁响应于一第二控制信号CrossG₁对所述第一驱动芯片的第二驱动端IC₁S_3n-1和所述补偿存储电容Cst的第二极之间的电流路径进行切换；所述第三晶体管Q₁R₁响应于一第三控制信号CrossR₁对所述第一驱动芯片的第三驱动端IC₁S_3n和所述补偿存储电容Cst的第二极之间的电流路径进行切换；所述第四晶体管Q₂B₁响应一第四控制信号CrossB₂对所述第二驱动芯片的第一驱动端IC₂S₁和所述补偿存储电容Cst的第二极之间的电流路径进行切换；所述第五晶体管Q₂G₁响应于一第五控制信号CrossG₂对所述第二驱动芯片的第二驱动端IC₂S₂和所述补偿存储电容Cst的第二极之间的电流路径进行切换；所述第六晶体管Q₂R₁响应于一第六控制信号CrossR₂对所述第二驱动芯片的第三驱动端IC₂S₃和所述补偿存储电容Cst的第二极之间的电流路径进行切换。

所述第一晶体管Q₁B₁、第二晶体管Q₁G₁、第三晶体管Q₁R₁、第四晶体管Q₂B₁、第五晶体管Q₂G₁和第六晶体管Q₂R₁可选地均为PMOS晶体管。在实际应用中，也可以采用其他类型的晶体管，而不以此为限。

本发明通过设置所述第一晶体管Q₁B₁、第二晶体管Q₁G₁、第三晶体管Q₁R₁、第四晶体管Q₂B₁、第五晶体管Q₂G₁、第六晶体管Q₂R₁和所述补偿存储电容Cst，实现了在不同时刻下分别回读所述第一驱动芯片的第一驱动端IC₁S_3n-2、第一驱动芯片的第二驱动端IC₁S_3n-1、第一驱动芯片的第三驱动端IC₁S_3n、第二驱动芯片的第一驱动端IC₂S₁、第二驱动芯片的第二驱动端IC₂S₂和第二驱动芯片的第三驱动端IC₂S₃的驱动电压值，从而根据各个驱动端的驱动电压值执行电压补偿动作，保持第一驱动芯片和第二驱动芯片的驱动电压值的一致，从而修复双驱动芯片可能造成的分屏现象。

进一步地，在该实施例中，所述双驱动芯片补偿电路还可以包括：第七晶体管Q₁B₂、第八晶体管Q₁G₂、第九晶体管Q₁R₂、第十晶体管Q₂B₂、第十一晶体管Q₂G₂和第十二晶体管Q₂R₂。其中：

所述第七晶体管Q₁B₂响应于一使能信号Cs对所述第一驱动芯片的第一驱动端IC₁S_3n-2和所述第一蓝色子像素列Pb_n之间的电流路径进行切换；所述第八晶体管Q₁G₂响应于所述使能信号Cs对所述第一驱动芯片的第二驱动端IC₁S_3n-1和所述第一绿色子像素列Pg_n之间的电流路径进行切换；所述第九晶体管Q₁R₂响应于所述使能信号Cs对所述第一驱动芯片的第三驱动端IC₁S_3n和所述第一红色子像素列Pr_n之间的电流路径进行切换；所述第十晶体管Q₂B₂响应于所述使能信号Cs对所述第二驱动芯片的第一驱动端IC₂S₁和所述第二蓝色子像素列Pb_n+1之间的电流路径进行切换；所述第十一晶体管Q₂G₂响应于所述使能信号Cs对所述第二驱动芯片的第二驱动端IC₂S₂，和所述第二绿色子像素列Pg_n+1之间的电流路径进行切换；所述第十二晶体管Q₂R₂，其用于响应于所述使能信号Cs对所述第二驱动芯片的第三驱动端IC₂S₃和所述第二红色子像素列Pr_n+1之间的电流路径进行切换。

所述第七晶体管Q₁B₂、第八晶体管Q₁G₂、第九晶体管Q₁R₂、第十晶体管Q₂B₂、第十一晶体管Q₂G₂和第十二晶体管Q₂R₂的栅极均输入一使能信号Cs，通过该使能信号Cs能够同时控制此六个晶体管的闭合和断开。在此六个晶体管均断开时，所述第一蓝色子像素列Pb_n、第一绿色子像素列Pg_n和第一红色子像素列Pr_n、第二蓝色子像素列Pb_n+1、第二绿色子像素列Pg_n+1和第二红色子像素列Pr_n+1均无法连接至所对应的驱动端，而处于非显示状态下，此时通过控制所述第一晶体管Q₁B₁、第二晶体管Q₁G₁、第三晶体管Q₁R₁、第四晶体管Q₂B₁、第五晶体管Q₂G₁、第六晶体管Q₂R₁进入补偿阶段；在此六个晶体管均闭合时，补偿阶段结束，所述显示面板正常显示。

所述第七晶体管Q₁B₂、第八晶体管Q₁G₂、第九晶体管Q₁R₂、第十晶体管Q₂B₂、第十一晶体管Q₂G₂和第十二晶体管Q₂R₂可选地均为PMOS晶体管。在实际应用中，也可以采用其他类型的晶体管，而不以此为限。

如图4所示，为采用本发明的双驱动芯片的补偿电路进行补偿时各个阶段的信号控制示意图。其中DIR₁指的是第一驱动芯片的IO控制，1表示输入，0表示输出；DIR₂指的是第二驱动芯片的IO控制，1表示输入，0表示输出。下面分各个阶段分别介绍补偿过程：

R0阶段：初始化状态阶段；

R1阶段：读取第二驱动芯片的第一驱动端IC₂S₁电压阶段，此时如下表1设置各个控制信号的状态。即CrossB₂为0，其他的控制信号为1，这样使得第二驱动芯片的信号传送到第一驱动芯片。所述第一驱动芯片读取其电压，并且分别读取蓝色子像素gamma曲线的28个节点电压。

表1 R1阶段控制信号状态表

信号名

CrossB<sub>1</sub>

CrossB<sub>2</sub>

CrossG<sub>1</sub>

CrossG<sub>2</sub>

CrossR<sub>1</sub>

CrossR<sub>2</sub>

电压

H

L

H

H

H

H

R2阶段：读取第一驱动芯片的第一驱动端IC₁S_3n-2电压阶段，此时如下表2设置各个控制信号的状态。即CrossB₁为0，其他的控制信号为1，这样使得第一驱动芯片回读自己输出的电压，并和R1阶段读取到的第二驱动芯片的电压进行比较，当等效电压不一致时调整gamma值使得两个驱动芯片的电压值接近，重复此过程使两颗驱动芯片的电压最接近或相等。从而实现对蓝色子像素的补偿。

表2 R1阶段控制信号状态表

信号名

CrossB<sub>1</sub>

CrossB<sub>2</sub>

CrossG<sub>1</sub>

CrossG<sub>2</sub>

CrossR<sub>1</sub>

CrossR<sub>2</sub>

电压

L

H

H

H

H

H

R3阶段：读取第二驱动芯片的第二驱动端IC₂S₂电压阶段，此时如下表3设置各个控制信号的状态。即CrossG₂为0，其他的控制信号为1，这样使得第二驱动芯片的信号传送到第一驱动芯片。所述第一驱动芯片读取其电压，并且分别读取绿色子像素gamma曲线的28个节点电压。

表3 R3阶段控制信号状态表

信号名

CrossB<sub>1</sub>

CrossB<sub>2</sub>

CrossG<sub>1</sub>

CrossG<sub>2</sub>

CrossR<sub>1</sub>

CrossR<sub>2</sub>

电压

H

H

H

L

H

H

R4阶段：读取第一驱动芯片的第二驱动端IC₁S_3n-1电压阶段，此时如下表4设置各个控制信号的状态。即CrossG₁为0，其他的控制信号为1，这样使得第一驱动芯片回读自己输出的电压，并和R3阶段读取到的第二驱动芯片的电压进行比较，当等效电压不一致时调整gamma值使得两个驱动芯片的电压值接近，重复此过程使两颗驱动芯片的电压最接近或相等。从而实现对绿色子像素的补偿。

表4 R4阶段控制信号状态表

信号名

CrossB<sub>1</sub>

CrossB<sub>2</sub>

CrossG<sub>1</sub>

CrossG<sub>2</sub>

CrossR<sub>1</sub>

CrossR<sub>2</sub>

电压

H

H

L

H

H

H

R5阶段：读取第二驱动芯片的第三驱动端IC₂S₃电压阶段，此时如下表5设置各个控制信号的状态。即CrossR₂为0，其他的控制信号为1，这样使得第二驱动芯片的信号传送到第一驱动芯片。所述第一驱动芯片读取其电压，并且分别读取红色子像素gamma曲线的28个节点电压。

表5 R5阶段控制信号状态表

信号名

CrossB<sub>1</sub>

CrossB<sub>2</sub>

CrossG<sub>1</sub>

CrossG<sub>2</sub>

CrossR<sub>1</sub>

CrossR<sub>2</sub>

电压

H

H

H

H

H

L

R6阶段：读取第一驱动芯片的第三驱动端IC₁S_3n电压阶段，此时如下表6设置各个控制信号的状态。即CrossR₁为0，其他的控制信号为1，这样使得第一驱动芯片回读自己输出的电压，并和R5阶段读取到的第二驱动芯片的电压进行比较，当等效电压不一致时调整gamma值使得两个驱动芯片的电压值接近，重复此过程使两颗驱动芯片的电压最接近或相等。从而实现对红色子像素的补偿。

表6 R6阶段控制信号状态表

信号名

CrossB<sub>1</sub>

CrossB<sub>2</sub>

CrossG<sub>1</sub>

CrossG<sub>2</sub>

CrossR<sub>1</sub>

CrossR<sub>2</sub>

电压

H

H

H

H

L

H

R7阶段：正常输出阶段，此时Cs为低电平接通所述第一驱动芯片和第二驱动芯片的各个驱动端与所对应的子像素列的连接，而将CrossB₁～CrossR₂六个控制信号都置为1，切断两颗驱动芯片之间的连接，从而进入显示面板正常显示阶段。

如图5所示，为所述第一驱动芯片的一种优选结构的示意图。所述第一驱动芯片和所述第二驱动芯片通过一数据线datai输入初始驱动电压数据；所述第一驱动芯片包括一逻辑控制模块，所述逻辑控制模块包括六个控制输出端，所述六个控制输出端分别输出所述第一控制信号CrossB₁、第二控制信号CrossG₁、第三控制信号CrossR₁、第四控制信号CrossB₂、第五控制信号CrossG₂和第六控制信号CrossR₂。即由所述逻辑控制模块控制各个晶体管的通断。进一步地，在增加第七晶体管～第十二晶体管的实施例中，所述逻辑控制模块还可以进一步包括一个使能输出端，输出所述使能信号(Cs)。

另外，为了回读第一驱动芯片和第二驱动芯片的电压，可以增加一个高精度的第一模数转换器AD₁，使所述第一模数转换器AD₁的输入端耦接所述数据线datai，所述第一模数转换器AD₁的输出端耦接所述逻辑控制模块的第一输入端。

进一步地，还可以在所述第一显示区和第二显示区交界的三个子像素列的驱动端处增加三个模数转换器，即所述第一驱动芯片还可以包括第二模数转换器AD₂、第三模数转换器AD₃、和第四模数转换器AD₄，其中：

所述第二模数转换器AD₂的输入端耦接所述第一驱动芯片的第一驱动端IC₁S_3n-2，所述第二模数转换器AD₂的输出端耦接所述逻辑控制模块的第二输入端；所述第三模数转换器AD₃的输入端耦接所述第一驱动芯片的第二驱动端IC₁S_3n-1，所述第三模数转换器AD₃的输出端耦接所述逻辑控制模块的第三输入端；所述第四模数转换器AD₄的输入端耦接所述第一驱动芯片的第三驱动端IC₁S_3n，所述第四模数转换器AD₄的输出端耦接所述逻辑控制模块的第四输入端。

进一步地，还可以在所述第一显示区距离所述第二显示区最远的三个子像素列的驱动端再增加三个模数转换器。如图2所示，所述第一驱动芯片的第四驱动端IC₁S₁、第五驱动端IC₁S₂和第六驱动端IC₁S₃分别驱动所述第一显示区距离所述第二显示区最远的蓝色子像素列Pb₁、绿色子像素列PG₁和红色子像素列PR₁。

即所述第一驱动芯片还可以包括第五模数转换器AD₅、第六模数转换器AD₆和第七模数转换器AD₇，其中：

所述第五模数转换器AD₅的输入端耦接所述第一驱动芯片的第四驱动端IC₁S₁，所述第五模数转换器AD₅的输出端耦接所述逻辑控制模块的第五输入端；所述第六模数转换器AD₆的输入端耦接所述第一驱动芯片的第五驱动端IC₁S₂，所述第六模数转换器AD₅₆的输出端耦接所述逻辑控制模块的第六输入端；所述第七模数转换器AD₇的输入端耦接所述第一驱动芯片的第六驱动端IC₁S₃，所述第七模数转换器AD₇的输出端耦接所述逻辑控制模块的第七输入端。

增加高精度的第二模数转换器～第七模数转换器，可以更加精准地计算电路信息，从而实现更好的补偿。而其他的子像素列所对应的驱动端则不用加。为了减小第一驱动芯片的面积可以只增加所述的七个模数转换器。

为了对伽马值进行校正，所述第一驱动芯片还可以包括第一伽马值寄存器和伽马补偿寄存器，所述第一伽马值寄存器用于存储所述第一驱动芯片的伽马值；同样地，所述第二驱动芯片还可以包括第二伽马值寄存器，所述伽马值寄存器用于存储所述第二驱动芯片的伽马值；

所述逻辑控制模块根据各个输入端采集到的各个子像素列的驱动电压值生成伽马值补偿数据，根据所述伽马值补偿数据和所述第一伽马值寄存器中存储的伽马值生成当前时刻的伽马值，并将当前时刻的伽马值存储至所述伽马补偿寄存器中。

采用该种结构的第一驱动芯片，在补偿时，具体动作如下：

用户在调gamma时两颗驱动芯片首先烧入相同的OTP gamma值，并设置一颗为第一驱动芯片(用于补偿)，设置另一颗为第二驱动芯片(用于配合第一驱动芯片补偿)，第一驱动芯片在启动时通过控制使能信号和控制信号进入补偿阶段，并输出gamma补偿所需的调试pattern(按调gamma所需的28个节点输出)，第二驱动芯片再同步第一驱动芯片输出灰阶画面。两颗驱动芯片每个灰阶持续补偿所需的时间。

在每个灰阶画面下，第一驱动芯片如图4所示控制各个信号，然后修正第一伽马寄存器存储的gamma值，并将修正值写入伽马补偿寄存器中对应灰阶的寄存器，重复28节点的灰阶调节并更新对应颜色和对应节点的伽马补偿寄存器。

所述逻辑控制模块作为所述第一驱动芯片，还包括多个驱动输出端，所述逻辑控制模块的多个驱动输出端与所述第一显示区的子像素列一一对应，所述逻辑控制模块的各个驱动输出端输出驱动电压至所对应的子像素列。各个所述逻辑控制模块的驱动输出端依次通过一数模转换器和一放大器耦接所对应的子像素列。

通过采用该种第一驱动芯片的结构，直接采用第一驱动芯片即可以读取第一驱动芯片和第二驱动芯片的驱动电压，并且计算gamma补偿值，从而实现补偿，而不必再另外设置逻辑控制电路，使显示面板体积最小化。

采用该实施例的双驱动芯片补偿电路，相比于现有技术增加资源如下：

增加12个PMOS晶体管；第一驱动芯片增加1个或7个高精度模数转换器，1bit主从模式寄存器(第一驱动芯片作为主驱动芯片，第二驱动芯片作为副驱动芯片)，3x28＝84个寄存器，其中的3分别指蓝色、绿色和红色的三条伽马线，28是每条伽马线的28个节点。

因此，该实施例在不会增加驱动芯片和显示面板很多面积的情况下修复了双驱动芯片的分屏现象。

本发明实施例还提供一种显示装置，包括所述的显示面板的双驱动芯片补偿电路。采用该种结构的显示装置，可以解决双驱动芯片所可能带来的分屏现象，提升了用户的使用体验，可以有更加广泛的应用。

与现有技术相比，由于使用了以上技术，本发明中的显示面板的双驱动芯片补偿电路及显示装置，将两颗驱动芯片的输出电压在通过回读补偿机制在上电初始化时进行修补，从而修复双驱动芯片驱动显示时的分屏现象；并且相对于现有技术并没有增加过多电路元器件，不会增加驱动芯片和显示面板很多面积；优化了采用双驱动芯片的显示面板的显示效果，提升了用户的使用体验。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。

Claims (11)

1.一种显示面板的双驱动芯片补偿电路，其特征在于，所述显示面板由一第一驱动芯片和一第二驱动芯片共同驱动，所述双驱动芯片补偿电路包括：

补偿存储电容(Cst)，所述补偿存储电容(Cst)的第一极耦接一预设电位，所述补偿存储电容(Cst)的第二极分别耦接所述第一驱动芯片和所述第二驱动芯片；

第一晶体管(Q₁B₁)，其用于响应于一第一控制信号(CrossB₁)对所述第一驱动芯片的第一驱动端(IC₁S_3n-2)和所述补偿存储电容(Cst)的第二极之间的电流路径进行切换；

第二晶体管(Q₁G₁)，其用于响应于一第二控制信号(CrossG₁)对所述第一驱动芯片的第二驱动端(IC₁S_3n-1)和所述补偿存储电容(Cst)的第二极之间的电流路径进行切换；

第三晶体管(Q₁R₁)，其用于响应于一第三控制信号(CrossR₁)对所述第一驱动芯片的第三驱动端(IC₁S_3n)和所述补偿存储电容(Cst)的第二极之间的电流路径进行切换；

第四晶体管(Q₂B₁)，其用于响应一第四控制信号(CrossB₂)对所述第二驱动芯片的第一驱动端(IC₂S₁)和所述补偿存储电容(Cst)的第二极之间的电流路径进行切换；

第五晶体管(Q₂G₁)，其用于响应于一第五控制信号(CrossG₂)对所述第二驱动芯片的第二驱动端(IC₂S₂)和所述补偿存储电容(Cst)的第二极之间的电流路径进行切换；

第六晶体管(Q₂R₁)，其用于响应于一第六控制信号(CrossR₂)对所述第二驱动芯片的第三驱动端(IC₂S₃)和所述补偿存储电容(Cst)的第二极之间的电流路径进行切换；

所述第一驱动芯片的第一驱动端(IC₁S_3n-2)、第二驱动端(IC₁S_3n-1)和第三驱动端(IC₁S_3n)分别驱动蓝色像素、绿色像素和红色像素，所述第二驱动芯片的第一驱动端(IC₂S₁)、第二驱动端(IC₂S₂)、第三驱动端(IC₂S₃)分别驱动蓝色像素、绿色像素和红色像素；

在对各个像素进行补偿时，通过控制第一控制信号(CrossB₁)～第六控制信号(CrossR₂)实现，包括：

对蓝色像素进行补偿时，首先控制第四控制信号(CrossB₂)为低电平，其他控制信号为高电平，使得第二驱动芯片的信号传送到第一驱动芯片，然后控制第一控制信号(CrossB₁)为低电平，其他控制信号为高电平，使得第一驱动芯片回读自己输出的电压，调整gamma值实现蓝色像素的补偿；

对绿色像素进行补偿时，首先控制第五控制信号(CrossG₂)为低电平，其他控制信号为高电平，使得第二驱动芯片的信号传送到第一驱动芯片，然后控制第二控制信号(CrossG₁)为低电平，其他控制信号为高电平，使得第一驱动芯片回读自己输出的电压，调整gamma值实现绿色像素的补偿；

对红色像素进行补偿时，首先控制第六控制信号(CrossR₂)为低电平，其他控制信号为高电平，使得第二驱动芯片的信号传送到第一驱动芯片，然后控制第三控制信号(CrossR₁)为低电平，其他控制信号为高电平，使得第一驱动芯片回读自己输出的电压，调整gamma值实现红色像素的补偿；

在各个像素补偿完成后，将第一控制信号(CrossB₁)～第六控制信号(CrossR₂)均设置为高电平。

2.根据权利要求1所述的显示面板的双驱动芯片补偿电路，其特征在于，所述显示面板包括第一显示区和第二显示区，所述第一显示区由所述第一驱动芯片所驱动，所述第二显示区由所述第二驱动芯片所驱动；

所述第一显示区距离所述第二显示区最近的蓝色子像素列、绿色子像素列和红色子像素列分别为第一蓝色子像素列(Pb_n)、第一绿色子像素列(Pg_n)和第一红色子像素列(Pr_n)；

所述第二显示区距离所述第一显示区最近的蓝色子像素列、绿色子像素列和红色子像素列分别为第二蓝色子像素列(Pb_n+1)、第二绿色子像素列(Pg_n+1)和第二红色子像素列(Pr_n+1)；

所述第一驱动芯片的第一驱动端(IC₁S_3n-2)、第二驱动端(IC₁S_3n-1)和第三驱动端(IC₁S_3n)分别驱动所述第一蓝色子像素列(Pb_n)、所述第一绿色子像素列(Pg_n)和所述第一红色子像素列(Pr_n)；

所述第二驱动芯片的第一驱动端(IC₂S₁)、第二驱动端(IC₂S₂)、第三驱动端(IC₂S₃)分别驱动所述第二蓝色子像素列(Pb_n+1)、所述第二绿色子像素列(Pg_n+1)和所述第二红色子像素列(Pr_n+1)。

3.根据权利要求2所述的显示面板的双驱动芯片补偿电路，其特征在于，还包括：

第七晶体管(Q₁B₂)，其用于响应于一使能信号(Cs)对所述第一驱动芯片的第一驱动端(IC₁S_3n-2)和所述第一蓝色子像素列(Pb_n)之间的电流路径进行切换；

第八晶体管(Q₁G₂)，其响应于所述使能信号(Cs)对所述第一驱动芯片的第二驱动端(IC₁S_3n-1)和所述第一绿色子像素列(Pg_n)之间的电流路径进行切换；

第九晶体管(Q₁R₂)，其用于响应于所述使能信号(Cs)对所述第一驱动芯片的第三驱动端(IC₁S_3n)和所述第一红色子像素列(Pr_n)之间的电流路径进行切换；

第十晶体管(Q₂B₂)，其用于响应于所述使能信号(Cs)对所述第二驱动芯片的第一驱动端(IC₂S₁)和所述第二蓝色子像素列(Pb_n+1)之间的电流路径进行切换；

第十一晶体管(Q₂G₂)，其用于响应于所述使能信号(Cs)对所述第二驱动芯片的第二驱动端(IC₂S₂)，和所述第二绿色子像素列(Pg_n+1)之间的电流路径进行切换；

第十二晶体管(Q₂R₂)，其用于响应于所述使能信号(Cs)对所述第二驱动芯片的第三驱动端(IC₂S₃)和所述第二红色子像素列(Pr_n+1)之间的电流路径进行切换。

4.根据权利要求3所述的显示面板的双驱动芯片补偿电路，其特征在于，所述第一晶体管(Q₁B₁)、第二晶体管(Q₁G₁)、第三晶体管(Q₁R₁)、第四晶体管(Q₂B₁)、第五晶体管(Q₂G₁)、第六晶体管(Q₂R₁)、第七晶体管(Q₁B₂)、第八晶体管(Q₁G₂)、第九晶体管(Q₁R₂)、第十晶体管(Q₂B₂)、第十一晶体管(Q₂G₂)和第十二晶体管(Q₂R₂)均为PMOS晶体管。

5.根据权利要求2所述的显示面板的双驱动芯片补偿电路，其特征在于，所述第一驱动芯片和所述第二驱动芯片通过一数据线(datai)输入初始驱动电压数据；

所述第一驱动芯片包括：

逻辑控制模块，所述逻辑控制模块包括六个控制输出端，所述六个控制输出端分别输出所述第一控制信号(CrossB₁)、第二控制信号(CrossG₁)、第三控制信号(CrossR₁)、第四控制信号(CrossB₂)、第五控制信号(CrossG₂)和第六控制信号(CrossR₂)；

第一模数转换器(AD₁)，所述第一模数转换器(AD₁)的输入端耦接所述数据线(datai)，所述第一模数转换器(AD₁)的输出端耦接所述逻辑控制模块的第一输入端。

6.根据权利要求5所述的显示面板的双驱动芯片补偿电路，其特征在于，所述第一驱动芯片还包括：

第二模数转换器(AD₂)，所述第二模数转换器(AD₂)的输入端耦接所述第一驱动芯片的第一驱动端(IC₁S_3n-2)，所述第二模数转换器(AD₂)的输出端耦接所述逻辑控制模块的第二输入端；

第三模数转换器(AD₃)，所述第三模数转换器(AD₃)的输入端耦接所述第一驱动芯片的第二驱动端(IC₁S_3n-1)，所述第三模数转换器(AD₃)的输出端耦接所述逻辑控制模块的第三输入端；

第四模数转换器(AD₄)，所述第四模数转换器(AD₄)的输入端耦接所述第一驱动芯片的第三驱动端(IC₁S_3n)，所述第四模数转换器(AD₄)的输出端耦接所述逻辑控制模块的第四输入端。

7.根据权利要求6所述的显示面板的双驱动芯片补偿电路，其特征在于，所述第一驱动芯片的第四驱动端(IC₁S₁)、第五驱动端(IC₁S₂)和第六驱动端(IC₁S₃)分别驱动所述第一显示区距离所述第二显示区最远的蓝色子像素列(Pb₁)、绿色子像素列(PG₁)和红色子像素列(PR₁)；

所述第一驱动芯片还包括：

第五模数转换器(AD₅)，所述第五模数转换器(AD₅)的输入端耦接所述第一驱动芯片的第四驱动端(IC₁S₁)，所述第五模数转换器(AD₅)的输出端耦接所述逻辑控制模块的第五输入端；

第六模数转换器(AD₆)，所述第六模数转换器(AD₆)的输入端耦接所述第一驱动芯片的第五驱动端(IC₁S₂)，所述第六模数转换器(AD₅₆)的输出端耦接所述逻辑控制模块的第六输入端；

第七模数转换器(AD₇)，所述第七模数转换器(AD₇)的输入端耦接所述第一驱动芯片的第六驱动端(IC₁S₃)，所述第七模数转换器(AD₇)的输出端耦接所述逻辑控制模块的第七输入端。

8.根据权利要求5所述的显示面板的双驱动芯片补偿电路，其特征在于，所述第一驱动芯片还包括第一伽马值寄存器和伽马补偿寄存器，所述第一伽马值寄存器用于存储所述第一驱动芯片的伽马值；

所述第二驱动芯片还包括第二伽马值寄存器，所述伽马值寄存器用于存储所述第二驱动芯片的伽马值；

所述逻辑控制模块根据各个输入端采集到的各个子像素列的驱动电压值生成伽马值补偿数据，根据所述伽马值补偿数据和所述第一伽马值寄存器中存储的伽马值生成当前时刻的伽马值，并将当前时刻的伽马值存储至所述伽马补偿寄存器中。

9.根据权利要求8所述的显示面板的双驱动芯片补偿电路，其特征在于，所述第一伽马值寄存器中的初值伽马值与所述第二伽马值寄存器中的初始伽马值一致。

10.根据权利要求5所述的显示面板的双驱动芯片补偿电路，其特征在于，所述逻辑控制模块还包括多个驱动输出端，所述逻辑控制模块的多个驱动输出端与所述第一显示区的子像素列一一对应，所述逻辑控制模块的各个驱动输出端输出驱动电压至所对应的子像素列；各个所述逻辑控制模块的驱动输出端依次通过一数模转换器和一放大器耦接所对应的子像素列。

11.一种显示装置，其特征在于，包括权利要求1至10中任一项所述的显示面板的双驱动芯片补偿电路。

Images