CN108628710A - 测试控制器、总线系统及测试方法 - Google Patents

测试控制器、总线系统及测试方法 Download PDF

Info

Publication number
CN108628710A
CN108628710A CN201810228229.9A CN201810228229A CN108628710A CN 108628710 A CN108628710 A CN 108628710A CN 201810228229 A CN201810228229 A CN 201810228229A CN 108628710 A CN108628710 A CN 108628710A
Authority
CN
China
Prior art keywords
bus
test
unit
monitor
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810228229.9A
Other languages
English (en)
Inventor
黃俊达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN108628710A publication Critical patent/CN108628710A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供一种测试控制器、总线系统和相关联的测试方法。该测试控制器包括：测试电路和总线监控器。该测试电路用于在总线装置的操作期间测试总线监控器。该总线监控器用于监控总线接口上的总线信号，其中，该总线连接在该总线装置的总线代理和第一总线矩阵之间。当该测试电路的测试在该总线装置的操作期间被启用时，该测试电路将从该总线信号中提取出来的该总线装置的状态和配置保存到存储器中；当该测试完毕时，该测试电路从该存储器中恢复该总线装置的该状态和该配置。本发明提供了一种有效的故障预防机制。

Description

测试控制器、总线系统及测试方法
技术领域
本发明涉及一种故障预防机制，以及更特别地，涉及一种用于给总线监控器(busmonitor)提供故障预防机制的测试控制器、总线系统和相关联的测试方法。
背景技术
存在许多公知的半导体集成电路(semiconductor integrated circuit，LSI)，该半导体集成电路具有用于进行自测试的内置自测试(built-in self-test，BIST)电路。在测试开始时，BIST电路产生测试图案并将测试图案提供给测试主体电路(test subjectcircuit)，诸如存储器电路或逻辑电路。BIST电路通过比较测试主体电路的测试结果和预期值来判断该测试主体电路是否有缺陷。
在集成电路的传统BIST电路中，总线监控器通常用于监控总线的接口上的总线信号。然而，传统的BIST电路不能保证总线监控器的可靠性。如果总线监控器工作不正常，则BIST结果是错误的。此外，当集成电路不操作(is not in operation)时，传统的BIST被执行，从而使得系统操作很难知道集成电路中的总线在集成电路操作时是否操作正常。
因此，需要一种能够解决上述问题的测试控制器。
发明内容
有鉴于此，本发明的目的之一在于提供一种测试控制器、总线系统及相关联的测试方法，以解决上述问题。
根据本发明的第一方面，本发明提供了一种测试控制器，包括测试电路和总线监控器。该测试电路用于在总线装置的操作期间测试总线监控器；以及，该总线监控器用于监控该总线装置中的总线的接口上的总线信号，其中，该总线连接在总线代理和第一总线矩阵之间。其中，当该测试电路的测试在该总线装置的操作期间被启用时，该测试电路将从该总线信号中提取出来的该总线装置的状态和配置保存到存储器中；当该测试完毕时，该测试电路从该存储器中恢复该总线装置的该状态和该配置。
根据本发明的第二方面，本发明提供一种总线系统，包括总线装置和如上所述的测试控制器，该总线装置包括该总线、该总线代理和该第一总线矩阵。
根据本发明的第三方面，本发明提供一种测试方法，用于在测试控制器中使用，其中，该测试控制器包括测试电路和总线监控器，该测试电路用于在总线装置的操作期间测试该总线监控器；以及该总线监控器用于监控该总线装置中的总线的接口上的总线信号，其中，该总线连接在总线代理和第一总线矩阵之间，该测试方法包括以下步骤：当测试在该总线装置的操作期间被启用时，利用该测试电路将从该总线信号中提取出来的该总线装置的状态和配置保存到存储器中，其中，该总线信号是利用该总线监控器从该总线装置中的总线的接口上监控到的；当该测试完毕时，利用该测试电路从该存储器中恢复该总线装置的该状态和该配置。
上述技术方案通过总线监控器监控总线装置中的总线的接口上的总线信号，并通过测试电路在总线装置的操作期间测试该总线监控器，从而提供了一种更有效的故障预防机制。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：
图1是根据本发明实施例的一种总线系统的方框示意图；
图2是根据本发明实施例的总线监控装置所执行的操作的示意图；
图3是根据本发明实施例的一种总线监控装置的详细示意图；
图4是根据本发明实施例的总线系统的操作的示意图；
图5是根据本发明另一实施例的一种总线系统的操作的示意图
图6是根据本发明又一个实施例的总线系统的操作的示意图；
图7是根据本发明又一实施例的总线系统的操作的示意图；
图8是根据本发明实施例的一种测试方法的流程示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
本发明实施例提供了一种有效的故障预防机制，总线监控器包括在测试控制器中，其中，总线监控器用于监控总线装置的总线的接口上的总线信号，此外，测试控制器还包括测试电路，该测试电路用于在总线装置的操作期间测试该总线监控器。由于测试电路在测试总线监控器时可以获取该总线监控器从总线上监控到的总线信号，因此，测试结果不仅可以反映总线监控器的健康状况，而且还可以反映总线装置的总线行为是否正常。例如，若测试通过，则说明总线监控器和总线装置的功能均正常，反之，若测试失败，则说明总线监控器和总线装置中的至少一个的功能异常，从而需将该异常信息告知处理器(例如，CPU、软件进程等)，以做进一步检查。其中，当该测试电路的测试在该总线装置的操作期间被启用时，该测试电路将从该总线信号中提取出来的该总线装置的状态和配置保存到存储器中；当该测试完毕时，该测试电路从该存储器中恢复该总线装置的该状态和该配置，从而，总线装置在测试完毕后可基于先前的操作点继续运行。
图1是根据本发明实施例的一种总线系统的方框示意图。如图1所示，总线系统(bus system)100包括总线装置(bus apparatus)110和总线监控装置(bus-monitoringapparatus)120。总线装置110可应用在电子设备中，用于使电子设备中的每个组件相互通讯(inter-communicate)。总线监控装置120被配置为测试及监控总线装置110的功能(functionality)，从而可被视为测试控制器。
举例来说，总线装置110包括一个或多个总线代理(bus agent)111、总线矩阵(busmatrix)112和总线(bus)113。总线代理111和总线矩阵112经由总线113彼此进行通讯。特别地，总线113包括一个或多个电路，用于连接装置并在该总线所连接的装置之间传输数据。总线代理111可以是启动和/或控制总线接口(bus interface)的事务(transaction)的装置。例如，总线代理111可以是主装置(master device)或客户端装置(client device)。
总线矩阵112是共享互连电路(shared interconnecting circuit)，用于连接多个装置，以及，总线矩阵112能够决定发起者代理与该发起者代理相关联的接收代理(或称之为响应代理)之间的仲裁事务。需要说明的是，上述发起者代理和相关联的响应代理是连接到总线113的装置中的一个。例如，发起者代理可以是中央处理单元(centralprocessing unit，CPU)，以及，相关联的响应代理可以是连接到总线113的外围装置(peripheral device)。
应该注意的是，内建自测试(BIST)是一种允许机器进行自我测试的机制，以及，工程师设计BIST来满足需求，诸如高可靠性和低修复周期时间，或者满足诸如有限的技术人员可访问性和测试期间的测试成本的约束。举例来说，BIST广泛应用在武器、航空电子、医疗设备、汽车电子、复杂机械和集成电路(integrated circuit，IC)等领域中。在集成电路(IC)制造领域中，BIST用于使得集成电路测试更快、更便宜。IC具有验证该IC的全部或部分内部功能的功能。
总线监控装置120包括测试电路(test circuit)和总线监控器(bus monitor)122，例如，测试电路可以是内建自测试(BIST)电路121，为便于理解与说明，本申请以BIST电路为例进行描述。总线监控器122可以是一种电路，用于在总线113的接口上进行监听(listen on)并拦截(intercept)总线113的接口上的消息的副本，换言之，总线监控器122用于监控总线113的接口上的总线信号。BIST电路121是允许应用了总线装置110和总线监控装置120的电子设备进行自我测试的测试电路。特别地，BIST电路121还用于检测总线监控器122的功能是否正常，因为，总线监控器122会因诸如部件老化、高操作温度和/或总线装置110的错误配置的各种状况发生故障。
在一实施例中，总线监控装置120能够在总线代理111忙碌(busy)时动态地(on-the-fly)执行自我健康检查，换言之，总线监控装置120能够在总线代理111忙碌(busy)时动态地检测总线监控器122的功能。此外，总线监控装置120被配置为监控总线装置110的功能，诸如合法或非法的事务处理边界(transaction address boundaries)、事务类型(transaction types)、事务持续时间(transaction duration)、事务超时(transactiontime-out)、事务处理命中断言(transaction address hit assertion)和/或字节对齐断言的资格(qualification of the byte alignment assertion)。总线监控装置120还能够针对检测到的异常行为发出告警(alarm)。例如，该告警可通过软件配置来满足需求，以及，总线监控装置120还能够动态地重新配置总线113的配置。
图2是根据本发明实施例的总线监控装置执行的操作200的示意图。在一实施例中，BIST电路121能够从总线监控器122所检测或监听到的总线信号中提取出总线装置110的当前状态和配置、使用预先存储的BIST向量进行BIST操作，以及，在测试完毕时，恢复总线装置110的该当前状态和配置。特别地，在区块204中，BIST电路121从总线监控器122所检测或监听到的总线信号中提取出总线装置110的当前状态和配置，并将所提取到的该当前状态和配置推入(push)或存储到存储器123(如箭头208所示)。然后，在区块202中，BIST电路121利用存储在存储器123中的测试向量进行BIST操作。如果BIST通过(或合格)，则指示总线装置110和总线监控器122的功能均正常，以及，BIST电路121将已存储在存储器123中的该当前状态和配置恢复(restore)为总线装置110的状态和配置(如箭头210和区块206所示)，使得总线装置110在BIST测试完毕后继续运行。如果BIST失败，则表示总线装置110和/或总线监控器122的功能异常(abnormal)，从而，BIST电路121向处理器(例如，CPU和/或软件进程)发出中断，以及，处理器确定如何处理总线异常行为。应该注意的是，在本发明实施例中，由于总线监控装置120中的总线监控器122监听总线装置110的总线113上的总线信号，因此，当BIST电路121对总线监控器122进行测试时，BIST电路121可以从总线监控器122获取到总线监控器122所监听到的总线信号，从而，BIST电路121所执行的测试操作可以同时对总线监控器122和总线装置110的功能异常进行故障预警。具体地，若BIST电路121所执行的测试通过或合格，则说明总线装置110和总线监控器122的功能均正常；而若BIST电路121所执行的测试失败或不合格，则说明总线装置110的功能异常和/或总线监控器122的功能异常，从而可向处理器发出中断信号，以告知该异常行为。
图3是根据本发明实施例的一种BIST电路的详细示意图。如第3图所示，BIST电路121包括扫描逻辑(scan logic)125、提取/恢复状态模块(extracting/restoring statemodule)141、输入/输出多工器(I/O MUX)控制器142、控制器143、时钟计数器144和存储器123。例如，扫描逻辑125包括组合逻辑131，组合逻辑131连接到多个多工器1341～134N和D触发器1321～132N。BIST电路121的BIST功能可由信号TE使能。本领域技术人员将理解扫描逻辑125的设计，因此这里将省略该扫描逻辑的细节。
BIST电路的输入信号可以是从扫描输入(scan-in，SI)信号或提取的状态信号中选择出来的。例如，SI信号可以是外部的自动测试装置(automatic test equipment，ATE)产生的，以及，当SI信号被选择时可以执行BIST。应当说明的是，这仅为一种示例，而不是对本发明的限制，例如，BIST电路的输入信号还可以包括用于测试总线监控器122的功能是否正常所需的信号。
该提取的状态信号可通过I/O MUX控制器142由控制器143从存储器(例如，RAM)123中获得。当BIST被动态执行时(例如，应用了总线装置110的设备正在操作时)，使用外部ATE的BIST不被使用。在这种情况下，控制器143获取(retrieve)该提取的状态信号，该状态信号是提取/恢复状态模块141从总线监控器122检测到的总线信号中提前提取出来的。然后，控制器143控制多工器150选择预先存储的测试向量(例如，传统的扫描输出151)作为扫描逻辑125的扫描链的输入。
时钟计数器144被配置为对时钟信号CLOCK的时钟周期进行计数。例如，在执行动态的BIST的同时，总线装置110仍在运行。因此，应该精确地计算出该动态的BIST的持续时间，从而便于稍后恢复总线装置110的状态和配置。
更特别地，组件141～144和150可被实现为扫描逻辑125的附加电路，其可以是传统的扫描逻辑。此外，组件141～144和150的复杂度较低，因此，这些组件对BIST电路的传统设计规范的影响非常小。
图4是根据本发明实施例的总线系统的操作的示意图。在一实施例中，在总线装置110的操作期间启用BIST功能之后执行动态的BIST是需要时间的。由于总线装置110正在操作(is operating)，因此，总线113的接口上的信号随时间变化。在第一实施例中，BIST电路121可向总线矩阵112发出控制信号，使得总线矩阵112控制总线113暂停一段时间。因此，在该段时间内，总线113的接口上将没有总线活动(activity)。需要说明的是，该段时间可以根据实际需要进行调整。
更特别地，在总线装置110的操作期间启用BIST功能之后，总线监控器122可立即捕获(capture)总线113的接口上的总线信号，以及，恢复/提取状态模块141对已捕获到的总线信号进行提取，并将提取出的状态和配置信息保存到存储器123中。然后，BIST电路121向总线装置110(例如，总线矩阵112和总线113)发出控制信号，以使总线113暂停一段时间。然后，BIST电路121根据预先存储的测试向量执行动态的BIST，以确定总线装置110和总线监控器122的总线行为是否正常。
如果总线装置110和总线监控器122的总线行为正常，则表示总线装置110和总线监控器122的健康状况良好，以及，控制器143控制恢复/提取状态模块141利用先前捕获到的总线信号(或提取的状态和配置)恢复总线装置110的总线状态和配置，以便总线装置110在测试完毕后可继续正常运行。在总线装置110的总线状态和配置的恢复完成之后，BIST电路121可向总线矩阵112发出另一控制信号，以控制总线113再次操作。
如果总线装置110和/或总线监控器122的总线行为不正常(或异常)，则表明总线装置110和/或总线监控器122出现问题，以及，BIST电路121发送中断信号(即告警信号)给处理器(例如，CPU和/或软件进程)，以告知该总线故障情况，使得处理器可对该总线故障情况采取适当的措施，从而实现故障告警或预防目的。相应地，控制器143可控制恢复/提取状态模块141利用先前捕获到的总线信号(或提取的状态和配置)来恢复总线装置110的总线状态和配置。在总线装置110的总线状态和配置的恢复完成之后，BIST电路121可发出另一控制信号给总线矩阵112，以控制总线113再次操作。
图5是根据本发明另一实施例的一种总线系统的操作的示意图。在第二实施例中，BIST电路121可向总线矩阵112发出控制信号，使得总线矩阵112控制总线113将其总线接口导向(re-park)预留的总线矩阵114的总线接口一段时间。因此，总线矩阵114是临时的总线矩阵，以在该时间段内替代总线矩阵112的功能，以及，总线113与总线矩阵112之间的原始总线接口也在该时间段内暂停。需要说明的是，该段时间可以根据实际需要进行调整。
更特别地，在总线装置110的操作期间启用BIST功能之后，总线监控器122立即捕获总线113的接口上的总线信号，以及，恢复/提取状态模块141对该捕获到的总线信号进行提取并将提取到的状态和配置信息保存到存储器。然后，BIST电路121向总线装置110(例如，总线矩阵112和总线113)发出控制信号，使得总线113和总线矩阵112之间的总线接口暂停一段时间。与此同时，总线113的接口导向(is directed to)预留的总线矩阵114的接口。然后，BIST电路121根据预先存储的测试向量来执行动态的BIST，以确定总线装置110和总线监控器122的总线行为是否正常。
如果总线装置110和总线监控器122的总线行为正常，则表示总线装置110和总线监控器122的健康状况良好，以及，控制器143控制恢复/提取状态模块141利用先前捕获到的总线信号(或提取的状态和配置)恢复总线装置110的总线状态和配置，以便总线装置110在测试完毕后可继续正常运行。在总线装置110的总线状态和配置的恢复完成之后，BIST电路121向总线矩阵112发出另一控制信号，以控制总线113的接口导向总线矩阵112并禁用总线矩阵114。
如果总线装置110和/或总线监控器122的总线行为不正常(或异常)，则表明总线装置110和/或总线监控器122出现问题，以及，BIST电路121发送中断信号(即告警信号)给处理器(例如，CPU和/或软件进程)，以告知该总线故障情况，使得处理器对该总线故障情况采取适当的措施。相应地，控制器143可控制恢复/提取状态模块141利用先前捕获到的总线信号(或提取的状态和配置)来恢复总线装置110(例如，总线代理111、总线矩阵112和总线113)的总线状态和配置。在总线装置110的总线状态和配置恢复完成之后，BIST电路121向总线矩阵112和总线113发出另一控制信号，使得总线113的接口导向总线113和总线矩阵112之间的原始总线接口，以及，总线113与总线矩阵112再次一起操作。
在一些实施例中，如果总线装置110和总线监控器122的总线行为不正常，则总线矩阵112的功能将被总线矩阵114替代。
图6是根据本发明又一个实施例的总线系统的操作的示意图。在第三实施例中，总线装置110进一步包括仲裁器(arbiter)115。仲裁器115被配置为指示监控接口连接到另一总线监控装置130，以及从总线113到总线监控器122的原始监控接口被暂停。总线监控装置130中的组件与总线监控装置120中的组件类似。
例如，BIST电路121向仲裁器115发出控制信号，使得仲裁器115将监控接口导向另一个总线监控装置130并控制总线113到总线监控器122的监控接口暂停一段时间。因此，在该段时间内，总线监控装置130临时替代总线监控装置120的功能，以及，总线113到总线监控器122的原始监控接口还被暂停该段时间。需要说明的是，该段时间可以根据实际需要进行调整。
更特别地，在总线装置110的操作期间启用BIST功能之后，总线监控器122立即捕获总线113的接口上的总线信号，以及，对已捕获到的总线信号进行提取，并将提取出的状态和配置信息保存到存储器123中。然后，BIST电路121向仲裁器115发出控制信号，以控制总线113和总线监控器122之间的监控接口在该段时间内暂停。与此同时，仲裁器115将监控接口导向总线监控装置130。然后，BIST电路121根据预先存储的测试向量执行动态的BIST，以确定总线装置110和总线监控器122的总线行为是否正常。
如果总线装置110和总线监控器122的总线行为正常，则表示总线装置110和总线监控器122的健康状况良好，以及，控制器143可控制恢复/提取状态模块141利用先前捕获的总线信号(或提取的状态和配置)恢复总线装置110的总线状态和配置。在总线装置110的总线状态和配置的恢复完成之后，BIST电路121向仲裁器115发出另一个控制信号，以控制总线113的接口导向总线矩阵112并禁用总线矩阵114。
如果总线装置110和/或总线监控器122的总线行为不正常，则表示总线装置110和/或总线监控器122出现问题，以及，BIST电路121发送中断信号(即告警信号)给处理器(例如，CPU和/或软件进程)，以告知总线故障情况，以便处理器对总线故障情况采取适当的措施。相应地，控制器143控制恢复/提取状态模块141利用先前捕获到的总线信号(或提取的状态和配置)来恢复总线装置110(例如，总线代理111、总线矩阵112和总线113)的总线状态和配置。在总线装置110的总线状态和配置恢复完成之后，BIST电路121向仲裁器115发出另一控制信号，使得监控接口导向总线113和总线监控器122之间的原始监控接口。
可选地，在一些实施例中，如果总线装置110和/或总线监控器122的总线行为不正常，则表明总线监控器122可能存在问题，以及，总线监控装置120的功能将由总线监控装置130替代。
图7是根据本发明又一实施例的总线系统的操作的示意图。在第四实施例中，总线装置110还包括仲裁器116。仲裁器116被配置为从总线代理111接收忙碌通知信号，并将总线代理111的忙碌状态通知给总线监控器122。如果总线代理111向仲裁器116发出忙碌通知信号以及总线监控器122获悉总线代理111的忙碌状态，则总线监控器112临时禁用总线监控功能，直到BIST准备就绪且总线代理111不处于忙碌状态。
更特别地，在总线装置110的操作期间启用BIST功能之后，如果总线代理111不处于忙碌状态，则总线监控器122立即捕获总线113的接口上的总线信号，以及，捕获到的总线信号被恢复/提取状态模块141提取并将提取到的状态和配置信息保存到存储器123中。然后，BIST电路121根据预先存储的测试向量执行动态地BIST，以确定总线装置110的总线行为和总线监控器122是否正常。如果在总线装置110的操作期间启用BIST功能之后，总线代理111处于忙碌状态，则仲裁器116从总线代理111接收忙碌通知信号，并且总线监控器122被告知该总线代理的忙碌状态。然后，总线监控器122临时禁用总线监控功能，直到BIST准备就绪且总线代理111不处于忙碌状态。
换句话说，如果正在执行BIST或总线代理111处于忙碌状态，则总线监控器122可临时禁用总线监控功能。当BIST准备就绪(即，BIST不是正在执行时)且总线代理111未处于忙碌状态时，总线监控器122可恢复总线监控功能。
如果总线装置110的总线行为和总线监控器122正常，则表示总线装置110和总线监控器122的健康状况良好，以及，控制器143控制恢复/提取状态模块141利用先前捕获到的总线信号(例如，提取的状态和配置信息)恢复总线装置110的总线状态和配置。在总线装置110的总线状态和配置恢复完成之后，总线监控器122可以恢复到正常状态。
如果总线装置110的总线行为和/或总线监控器122不正常，则表明总线装置110和/或总线监控器122出现问题，以及，BIST电路121发送中断信号(即告警信号)给处理器(例如，CPU和/或软件进程)，以通知总线故障状态，使得处理器可以对总线故障状态采取适当的措施。相应地，控制器143可控制恢复/提取状态模块141利用先前捕获到的总线信号(或提取的状态和配置)来恢复总线装置110(例如，总线代理111、总线矩阵112和总线113)的总线状态和配置。在总线装置110的总线状态和配置恢复完成之后，总线监控器122恢复到正常状态。
图8是根据本发明实施例的一种测试方法的流程示意图。
在步骤S802中，启用BIST。特别地，在总线装置110的操作期间启用测试。
在步骤S804中，捕获总线的接口上的总线信号。例如，总线监控器122窃听总线113的接口上的总线信号，以及，该总线信号是非常复杂的，因此，需要提取步骤来获得该状态和该配置(例如，步骤S806)。
在步骤S806中，该总线装置110的状态和配置被恢复/提取状态模块141提取出来。
在步骤S808中，将所提取出来的状态和配置的内容保存(即“推入”)到存储器123中。
在步骤S810中，确定测试是通过还是失败。例如，该测试是基于预先存储的测试向量动态执行的。如果BIST的结果是通过，则执行步骤S814。如果BIST的结果是失败，则执行步骤S812。
在步骤S812中，当BIST结果为失败时，BIST电路121向处理器(例如，CPU和/或软件进程)发送中断信号，以及，该中断信号表明总线装置110和/或总线监控器122中出现问题，从而，处理器可对总线故障采取适当的措施。
在步骤S814中，从存储器123中获取(即“弹出”)该所提取出来的状态和配置的内容。
在步骤S816中，恢复总线装置110的状态和配置。
在步骤S818中，总线监控器被恢复到正常状态。例如，在BIST期间，总线监控器122被暂停，或者，总线113与总线监控器122之间的总线接口被暂停。因此，在BIST完成之后，总线监控器122恢复为正常状态，以侦测总线113的接口上的总线信号。
在步骤S820中，BIST完成。
鉴于以上所述，本发明提供了一种测试控制器和测试(例如，BIST)方法。测试控制器和测试(例如，BIST)方法能够在总线装置运行时利用测试(例如，BIST)电路主动地发出故障告警，该故障告警包括总线装置和/或总线监控器的功能异常，从而实现实时有效的总线监控。此外，测试控制器还能够在总线代理忙碌时进行自我健康检查。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)，例如，不同实施例中的不同特征的组合或替换。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (10)

1.一种测试控制器，包括：
测试电路，用于在总线装置的操作期间测试总线监控器；以及
该总线监控器，用于监控该总线装置中的总线的接口上的总线信号，其中，该总线连接在总线代理和第一总线矩阵之间；
其中，当该测试电路的测试在该总线装置的操作期间被启用时，该测试电路将从该总线信号中提取出来的该总线装置的状态和配置保存到存储器中；当该测试完毕时，该测试电路从该存储器中恢复该总线装置的该状态和该配置。
2.如权利要求1所述的测试控制器，其特征在于，该测试是根据该存储器中的多个预先存储的测试向量执行的。
3.如权利要求1所述的测试控制器，其特征在于，当该测试电路的该测试合格时，表明该总线监控器和该总线装置的功能均正常；以及，当该测试失败时，表明该总线监控器和该总线装置中的至少一个的功能异常，且该测试电路向处理器发送中断信号。
4.如权利要求2所述的测试控制器，其特征在于，该测试电路包括：
提取/恢复状态模块，用于从来自该总线监控器的该总线信号中提取该总线装置的该状态和该配置；以及
控制器，用于将该总线装置的该状态和该配置保存到该存储器中，并从该存储器中加载该多个预先存储的测试向量来执行该测试；
其中，该提取/恢复状态模块还用于在该测试完毕时从该存储器中恢复该总线装置的该状态和该配置。
5.如权利要求1所述的测试控制器，其特征在于，当该测试正被执行时，该测试电路发送第一控制信号至该总线装置，以控制该总线暂停一段时间。
6.如权利要求1所述的测试控制器，其特征在于，当该测试正被执行时，该测试电路发送第一控制信号至该总线装置，以将该总线的该接口导向第二总线矩阵，并控制该总线与该总线监控器之间的总线接口暂停。
7.一种总线系统，其特征在于，包括总线装置和如权利要求1至6中任意一项所述的测试控制器，其特征在于，该总线装置包括该总线、该总线代理和该第一总线矩阵。
8.如权利要求7所述的总线系统，其特征在于，该总线装置还包括仲裁器，该仲裁器用于：当该测试正被执行时，指示该总线的监控接口连接到另一测试控制器。
9.如权利要求7所述的总线系统，其特征在于，该总线装置还包括仲裁器，该仲裁器用于：接收来自该总线代理的忙碌通知信号，并将该总线代理的忙碌状态通知给该总线监控器，
其中，当该测试正被执行或该总线代理处于该忙碌状态时，该总线监控器暂时停止监控该总线的该接口。
10.一种测试方法，用于在测试控制器中使用，其中，该测试控制器包括测试电路和总线监控器，该测试电路用于在总线装置的操作期间测试该总线监控器；以及该总线监控器用于监控该总线装置中的总线的接口上的总线信号，其中，该总线连接在总线代理和第一总线矩阵之间，该测试方法包括：
当测试在该总线装置的操作期间被启用时，利用该测试电路将从该总线信号中提取出来的该总线装置的状态和配置保存到存储器中；其中，该总线信号是利用该总线监控器从该总线装置中的总线的接口上监控到的；
当该测试完毕时，利用该测试电路从该存储器中恢复该总线装置的该状态和该配置。
CN201810228229.9A 2017-03-24 2018-03-20 测试控制器、总线系统及测试方法 Withdrawn CN108628710A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762475940P 2017-03-24 2017-03-24
US62/475,940 2017-03-24
US15/722,617 US20180277234A1 (en) 2017-03-24 2017-10-02 Failure prevention of bus monitor
US15/722,617 2017-10-02

Publications (1)

Publication Number Publication Date
CN108628710A true CN108628710A (zh) 2018-10-09

Family

ID=63583546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810228229.9A Withdrawn CN108628710A (zh) 2017-03-24 2018-03-20 测试控制器、总线系统及测试方法

Country Status (3)

Country Link
US (1) US20180277234A1 (zh)
CN (1) CN108628710A (zh)
TW (1) TW201835763A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116541340A (zh) * 2023-06-30 2023-08-04 深圳市汇顶科技股份有限公司 外设互联装置、处理器和片上系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110428863A (zh) * 2019-07-24 2019-11-08 深圳忆联信息系统有限公司 一种闪存颗粒长期可靠性的抽检方法及其装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1153347A (zh) * 1994-12-22 1997-07-02 三星电子株式会社 总线分析器及其测试内总线的方法
CN101458305A (zh) * 2008-12-26 2009-06-17 中国航空无线电电子研究所 嵌入式模块测试与维护总线系统
CN101458304A (zh) * 2008-12-26 2009-06-17 中国航空无线电电子研究所 嵌入式边界扫描技术验证平台
CN105404568A (zh) * 2015-12-03 2016-03-16 广州汽车集团股份有限公司 Can总线测试系统以及测试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1153347A (zh) * 1994-12-22 1997-07-02 三星电子株式会社 总线分析器及其测试内总线的方法
CN101458305A (zh) * 2008-12-26 2009-06-17 中国航空无线电电子研究所 嵌入式模块测试与维护总线系统
CN101458304A (zh) * 2008-12-26 2009-06-17 中国航空无线电电子研究所 嵌入式边界扫描技术验证平台
CN105404568A (zh) * 2015-12-03 2016-03-16 广州汽车集团股份有限公司 Can总线测试系统以及测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116541340A (zh) * 2023-06-30 2023-08-04 深圳市汇顶科技股份有限公司 外设互联装置、处理器和片上系统
CN116541340B (zh) * 2023-06-30 2024-03-22 深圳市汇顶科技股份有限公司 外设互联装置、处理器和片上系统

Also Published As

Publication number Publication date
US20180277234A1 (en) 2018-09-27
TW201835763A (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
US7395479B2 (en) Over-voltage test for automatic test equipment
US7219265B2 (en) System and method for debugging system-on-chips
US6665817B1 (en) Apparatus and method for implementing a wireless system-on-a-chip with a reprogrammable tester, debugger, and bus monitor
EP0370929A2 (en) Kernel testing interface and method for automating diagnostics of microprocessor-based systems
US6564347B1 (en) Method and apparatus for testing an integrated circuit using an on-chip logic analyzer unit
JPH052654A (ja) マイクロコンピユータの故障検知方法および回路
US12038471B2 (en) Electronic device and corresponding self-test method
US20070011517A1 (en) Debug system for data tracking
CN108628710A (zh) 测试控制器、总线系统及测试方法
US6615379B1 (en) Method and apparatus for testing a logic device
Shibin et al. Health management for self-aware socs based on ieee 1687 infrastructure
CN109254889A (zh) 一种采用嵌入式软件进行cpu管脚短路故障的定位方法
US6457145B1 (en) Fault detection in digital system
US20030126531A1 (en) Deterministic hardware reset for FRC machine
US6499113B1 (en) Method and apparatus for extracting first failure and attendant operating information from computer system devices
JPH09282195A (ja) 集積回路テスト装置および方法
US7617428B2 (en) Circuits and associated methods for improved debug and test of an application integrated circuit
US6378094B1 (en) Method and system for testing cluster circuits in a boundary scan environment
US12007875B2 (en) Chip having debug memory interface and debug method thereof
CN100585416C (zh) 一种实现动态环境应力筛选的电子设备和方法
CN110907857B (zh) 一种基于fpga的连接器自动检测方法
TWI675293B (zh) 主機開機檢測方法及其系統
JP4705886B2 (ja) 回路基板の診断方法、回路基板およびｃｐｕユニット
US20070032999A1 (en) System and method for emulating hardware failures and method of testing system software incorporating the same
US9529047B2 (en) Integrated circuit device and method of performing self-testing within an integrated circuit device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20181009

WW01 Invention patent application withdrawn after publication