CN101458305A - 嵌入式模块测试与维护总线系统 - Google Patents
嵌入式模块测试与维护总线系统 Download PDFInfo
- Publication number
- CN101458305A CN101458305A CNA2008102079281A CN200810207928A CN101458305A CN 101458305 A CN101458305 A CN 101458305A CN A2008102079281 A CNA2008102079281 A CN A2008102079281A CN 200810207928 A CN200810207928 A CN 200810207928A CN 101458305 A CN101458305 A CN 101458305A
- Authority
- CN
- China
- Prior art keywords
- module
- bus
- register
- embedded
- maintenance bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
一种嵌入式模块测试与维护总线系统，总线监控器、通过TM总线相连接的多个嵌入式模块测试与维护总线接口单元，所述嵌入式模块测试与维护总线接口单元与所述总线监控器相连接，所述嵌入式模块测试与维护总线接口单元之间采用主从通讯规约。所述多个嵌入式模块测试与维护总线接口单元中包括主模块和从模块，所述主模块和从模块的逻辑处理部分位于同一个芯片中，所述从模块通过输入的模块标识符来区分。本发明提供了一种新的“在线”系统检测手段，把实现内置自测试和功能电路分开，能很好地实现状态监控和故障分析，快速定位故障模块和故障类型，并实施隔离。
Description
技术领域
本发明属于系统集成电路设计及测试工程领域，特别涉及嵌入式模块测试与维护总线技术。
背景技术
随着技术的进步和系统的复杂度越来越高，可靠性、维修性和综合保障工作成为研制工程的重要组成部分。
模块测试与维护总线(module test and maintenance bus)，即TM总线，是随着集成电路的迅速发展而产生的。由于超高速集成电路技术使芯片的集成度大大提高，要保证这些芯片稳定可靠地实现设计时所要求的功能，就必须在生产以及使用的过程中定期地进行检测。这样，人们就希望在做元件的时候即把可测试性设计考虑进去，以支持元件级、印刷电路板级、子系统级和系统级等各级的检测和维护功能。于是人们就开发了可用于访问系统、子系统、印刷电路板以及元件的分级测试与维护总线。又由于近年来伴随着电子设计自动化(Electronic Design Automation，简称EDA)技术的发展以及现场可编程门阵列器件(Field Program Gate Array，简称FPGA)芯片的规模不断增大，已经出现了百万门级的芯片，可以把复杂的电路设计到集成度非常高的芯片中去。这就为使用电子辅助设计技术开发研制出模块测试和维护总线接口芯片提供了可靠的技术保障。
使用TM的测试电路的要求模块具有可测试性(内部扫描，内置测试或边界扫描等)。TM总线提供了分系统的检测控制或外部测试设备访问分系统内模
块上检测特性的通路。它不仅可以用于对某个模块能否完成特定功能进行检测，也可以在模块工作过程中，在适当的时候对它进行测试。
IEEE在1995年发布了标准1149.5《模块测试与维护总线协议(ModuleTest and Maintenance Bus Protocol)》。2005年发明人在等同采用国外标准的基础上编制了国军标GJB 5440，并在2005年由国防科工委发布实施。本发明以该国军标为依据。
现有的航空电子系统模块板的测试大多针对某块板特制一个专用测试设备，这远远不能满足航空电发展的需要。
发明内容
本发明的目的在于，设计一种能实现模块测试维护功能，又能很好地融合的嵌入式模块测试与维护总线系统。
本发明采用如下技术方案：
一种嵌入式模块测试与维护总线系统，总线监控器、通过TM总线相连接的多个嵌入式模块测试与维护总线接口单元，所述嵌入式模块测试与维护总线接口单元与所述总线监控器相连接，所述嵌入式模块测试与维护总线接口单元之间采用主从通讯规约。
作为本发明的一种改进，所述多个嵌入式模块测试与维护总线接口单元中包括主模块和从模块，所述主模块和从模块的逻辑处理部分位于同一个芯片中，所述从模块通过输入的模块标识符来区分。
作为本发明的又一改进，所述多个嵌入式模块测试与维护总线接口单元中的一个为备份主模块，当主模块正常工作时，该备份主模块的从模块功能启动，当主模块出现故障时，该备份主模块的主模块功能启动时，替代出现故障的主模块。
作为本发明的再一改进，所述主模块包括微处理器与微处理器通讯连接的内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器，与所述内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器通讯连接的包控制状态机，连接于所述包控制状态机与TM总线之间的发送器、冲突检测模块和接收器，所述发送器、冲突检测模块和接收器与TM总线中对应的信号线相连接。
作为本发明的再一改进，所述内部寄存器组包括启动寄存器、中断寄存器、发送状态寄存器、接收状态寄存器、长度包寄存器、主从使能寄存器等，分别对应用于寄存启动、中断、发送状态、状态、长度包信息、主从使能信息内容。
作为本发明的再一改进，所述从模块包括微处理器与微处理器通讯连接的内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器，与所述内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器通讯连接的包控制状态机，连接于所述包控制状态机与TM总线之间的发送器、冲突检测模块和接收器，所述发送器、冲突检测模块和接收器与TM总线中对应的信号线相连接，所述微处理器上还连接有边界扫描接口、输入离散量端口和输出离散量端口。
作为本发明的再一改进，所述内部寄存器组包括启动寄存器、中断寄存器、发送状态寄存器、接收状态寄存器、长度包寄存器、主从使能寄存器等，分别对应用于寄存启动、中断、发送状态、状态、长度包信息、主从使能信息内容。
本发明在底板上用TM总线的测试结构，借助于嵌在模块上的芯片，实现了使用一种通用的测试设备来测试维护不同的被测设备。采用系统级芯片的设计思想，运用EDA工具，使用大规模可编程器件，具有面积小，功能多，功耗低，使用方便等特点。本发明提供了一种新的“在线”系统检测手段，把实现内置自测试和功能电路分开，能很好地实现状态监控和故障分析，快速定位故障模块和故障类型，并实施隔离。
附图说明
图1为本发明嵌入式模块测试与维护总线接口单元的TM总线连接示意图。
图2为本发明嵌入式模块测试与维护总线系统结构示意图。
图3为主模块结构示意图。
图4为从模块结构示意图。
具体实施方式
如图1、图2所示，一种嵌入式模块测试与维护总线系统，包括：总线监控器、通过TM总线相连接的多个嵌入式模块测试与维护总线接口单元(bus interface unit，简称BIU)，所述嵌入式模块测试与维护总线接口单元与所述总线监控器相连接。
其中，所述TM总线是具有多站点拓扑结构的串行背板总线，由下表中四根必需的信号线和一根可选的信号线组成：
| 信号名 | I/O | 说明 |
| MCLK | 输入 | TM总线时钟 |
| MCTL | 输入/输出 | TM总线控制 |
| MMD | 输入/输出 | TM总线主模块数据 |
| MSD | 输入/输出 | TM总线从模块数据 |
| MPR | 输入/输出 | TM总线暂停(可选) |
其中，所述BIU之间采用主从通讯规约。任意时刻只有一个BIU取得主控权，取得控制权的BIU为主模块，其余的BIU为从模块，从模块通过TM总线把测试信息传送到主模块，主模块可以通过与串口与上位机通讯。
其中，所述嵌入式模块测试与维护总线系统设计采用集成电路的设计方法，用FPGA来实现。考虑到如果FPGA内部存储空间不够用和固化程序的需要，本设计在FPGA上外挂了程序和数据存储器，用于在上电后，片上嵌入式程序自动运行测试程序。待测试模块的信息在使用前先烧录到FLASH中，这样芯片内部逻辑的设计就相对固定，不同的测试对象对应不同的测试向量，增强了灵活性。另外这种结构设计还有一个好处是当我们采用其他通讯网络协议而不是TM总线协议时，只需要改动物理层的设计，对应用层来说不必关心底层的实现方式。
采用主从一体化设计，即把主从模块逻辑都放在同一个芯片中。芯片结构如图2所示。从模块通过输入的模块标识符来区分。所述总线监控器定时监控TM总线上的活动，当发出“主”信号时，对应的BIU作为当前主模块工作，当发出“从”信号时，对应的BIU作为当前从模块工作。当系统对可靠性要求比较高的情况下，有可能需要主模块具有冗余功能，这样就可以在主模块发生故障时，把TM的主控权转移到另外一个BIU上。即BIU中的一个为备份主模块，当主模块未出现故障时，该备份主模块的主模块功能未启动。当主模块出现故障时，该备份主模块的主模块功能启动，替代出现故障的主模块。数据分析由主模块上的微处理器完成。
如图3所示，所述主模块包括微处理器与微处理器通讯连接的内部寄存器组、发送FIFO(先入先出)缓冲器和接收FIFO缓冲器，与所述内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器通讯连接的包控制状态机，连接于所述包控制状态机与TM总线之间的发送器、冲突检测模块和接收器，所述发送器、冲突检测模块和接收器与TM总线中对应的信号线相连接。其中，所述发送器用于将并行信号转换成串行信号，所述接收器用于将串行信号转换成并行信号。
其中，所述内部寄存器组包括启动寄存器、中断寄存器、发送状态寄存器、接收状态寄存器、长度包寄存器、主从使能寄存器等，分别对应用于寄存启动、中断、发送状态、状态、长度包信息、主从使能信息等内容。
所述主模块采用可编程片上系统芯片(System On a ProgrammableChip，SOPC)，所述主模块的微处理器，即片内CPU，使用美国ALTERA公司的软核处理器Nios。在SOPC工具中，用户可以把可编程逻辑器件的灵活性、高性能嵌入式处理器的系统级设计所必需的大容量片内存储阵列和周边外设结合在一起，为单晶片系统提供开发设计平台，是嵌入式系统市场上应用比较广泛的EDA集成环境。在这里命令解释由微处理器来完成，链路层包的发送和接收由硬件来实现。这样既增加了消息处理的灵活性，又保证了实时性。
所述主模块的协议芯片采用自顶向下的设计思想，即首先在消化IEEE1149.5协议的基础上，划分各个子模块的接口和功能，进行独立的逻辑设计，最后把所有子模块连起来进行综合仿真，布局布线。
所述主模块实现的功能为：
1、检测出总线上是否有MMD、MCTL冲突，若有则退出，以确保总线上只有一个主模块；
2、保证消息序列的正常启动，控制消息的结束；
3、正确接收从模块的中断信号；
4、把MSD信号转化成并行数据传送至上位机，以做进一步分析。
所述主模块的具体工作过程是：所述微处理器把需要测试的消息按一定的顺序写到发送FIFO缓冲器中，启动消息处理和传送，所述包控制状态机控制所述发送器把并行的16位数据转换成串行17位数据发送到TM总线上的MMD信号线，同时驱动MCTL；所述接收器接收TM总线的MSD和MPR信号，所述包控制状态机在消息结束时，或出现MSD中断或者其他错误情况时发出中断，所述微处理器通过访问接收FIFO缓冲器和内部寄存器组来控制和读取测试结果。
所述从模块的功能划分与主模块类似，即所述从模块和主模块上的微处理器运行的嵌入式程序分别对应为主模块程序和从模块程序。在所述主模块的基础上增加了边界扫描接口和输入、输出离散量端口，这三种接口涵盖了大部分接口类型。所述从模块结构如图4所示。
具体而言，所述从模块包括：微处理器与微处理器通讯连接的内部寄存器组、发送FIFO(先入先出)缓冲器和接收FIFO缓冲器，与所述内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器通讯连接的包控制状态机，连接于所述包控制状态机与TM总线之间的发送器、冲突检测模块和接收器，所述发送器、冲突检测模块和接收器与TM总线中对应的信号线相连接，所述微处理器上还连接有边界扫描接口、输入离散量端口和输出离散量端口。
所述从模块完成的功能有：
1.接受总线上的数据，并能向TM总线的MSD以及MPR信号线上发送信息；
2.处理主模块发送给从模块的命令信息；
3.根据具体的情况产生中断申请；
4.在未准备好发送数据时，能产生暂停申请信号；
5.检测所在背板的电子系统是否工作正常。
从模块的具体工作过程是：所述从模块监视TM总线上的MCTL和MMD信号，一旦发现启动信号，接收TM总线上的MMD信号，由微处理器判断消息类型并做出响应；并将从模块的状态记录到所述内部寄存器组中；当来不及处理数据时，从模块发出MPR；当从模块发生需要中断的情况时，通过MSD发出信号。
在这里我们用FPGA来存放逻辑设计，加上配置芯片、外置存储器和电源电路，在实际中要马上完成图2的结构就不是一块芯片所能做到的。但是当我们着眼于定制芯片，通过目前流行的定制Application SpecificIntegrated Circuit特定用途集成电路(简称ASIC)方法来实现是非常有意义的。在现阶段我们可以把电路封装成一个相对比较小的模块，留出和外界的接口，类似与电源模块的半砖或全砖的样子。
本发明在某型号TM总线验证系统中进行试验验证，证明本发明是可行的，在模块中占用的面积小，在系统中能保持通道正常，数据传输正确。在某型号原理样机中进行试验，证明能在13个模块的机箱中保持通道正常，数据传输正确，能完成主模块切换到备份主模块，实现余度控制。
Claims (7)
1、一种嵌入式模块测试与维护总线系统，其特征在于包括：总线监控器、通过TM总线相连接的多个嵌入式模块测试与维护总线接口单元，所述嵌入式模块测试与维护总线接口单元与所述总线监控器相连接，所述嵌入式模块测试与维护总线接口单元之间采用主从通讯规约。
2、根据权利要求1所述的嵌入式模块测试与维护总线系统，其特征在于：所述多个嵌入式模块测试与维护总线接口单元中包括主模块和从模块，所述主模块和从模块的逻辑处理部分位于同一个芯片中，所述从模块通过输入的模块标识符来区分。
3、根据权利要求2所述的嵌入式模块测试与维护总线系统，其特征在于：所述多个嵌入式模块测试与维护总线接口单元中的一个为备份主模块，当主模块正常工作时，该备份主模块的从模块功能启动，当主模块出现故障时，该备份主模块的主模块功能启动，替代出现故障的主模块。
4、根据权利要求2或3所述的嵌入式模块测试与维护总线系统，其特征在于：所述主模块包括微处理器与微处理器通讯连接的内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器，与所述内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器通讯连接的包控制状态机，连接于所述包控制状态机与TM总线之间的发送器、冲突检测模块和接收器，所述发送器、冲突检测模块和接收器与TM总线中对应的信号线相连接。
5、根据权利要求4所述的嵌入式模块测试与维护总线系统，其特征在于：所述内部寄存器组包括启动寄存器、中断寄存器、发送状态寄存器、接收状态寄存器、长度包寄存器、主从使能寄存器，分别对应用于寄存启动、中断、发送状态、状态、长度包信息、主从使能信息内容。
6、根据权利要求2或3所述的嵌入式模块测试与维护总线系统，其特征在于：所述从模块包括微处理器与微处理器通讯连接的内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器，与所述内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器通讯连接的包控制状态机，连接于所述包控制状态机与TM总线之间的发送器、冲突检测模块和接收器，所述发送器、冲突检测模块和接收器与TM总线中对应的信号线相连接，所述微处理器上还连接有边界扫描接口、输入离散量端口和输出离散量端口。
7、根据权利要求6所述的嵌入式模块测试与维护总线系统，其特征在于：所述内部寄存器组包括启动寄存器、中断寄存器、发送状态寄存器、接收状态寄存器、长度包寄存器、主从使能寄存器，分别是微处理器用于控制启动总线工作、中断、发送状态、接收状态、长度包信息、主从使能信息内容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102079281A CN101458305B (zh) | 2008-12-26 | 2008-12-26 | 嵌入式模块测试与维护总线系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102079281A CN101458305B (zh) | 2008-12-26 | 2008-12-26 | 嵌入式模块测试与维护总线系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101458305A true CN101458305A (zh) | 2009-06-17 |
| CN101458305B CN101458305B (zh) | 2012-07-04 |
Family
ID=40769283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102079281A Expired - Fee Related CN101458305B (zh) | 2008-12-26 | 2008-12-26 | 嵌入式模块测试与维护总线系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101458305B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103064774A (zh) * | 2013-01-16 | 2013-04-24 | 北京君正集成电路股份有限公司 | 一种应用于嵌入式系统的总线监控方法及装置 |
| CN103560771A (zh) * | 2013-10-30 | 2014-02-05 | 中国航空工业集团公司第六三一研究所 | 一种离散量信号故障隔离电路 |
| CN105335548A (zh) * | 2015-09-24 | 2016-02-17 | 深圳市芯海科技有限公司 | 一种用于ice的mcu仿真方法 |
| CN108628710A (zh) * | 2017-03-24 | 2018-10-09 | 联发科技股份有限公司 | 测试控制器、总线系统及测试方法 |
| CN110309085A (zh) * | 2019-05-24 | 2019-10-08 | 中国工程物理研究院计算机应用研究所 | 基于fpga的一体化i2c接口验证控制器设计方法 |
| CN111579974A (zh) * | 2020-06-09 | 2020-08-25 | 中国电子科技集团公司第十四研究所 | 实现边界扫描测试的被测模块、嵌入式系统及测试方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101153892B (zh) * | 2007-10-12 | 2010-09-01 | 成都华微电子系统有限公司 | 现场可编程门阵列输入输出模块验证方法 |
| CN101458304A (zh) * | 2008-12-26 | 2009-06-17 | 中国航空无线电电子研究所 | 嵌入式边界扫描技术验证平台 |
-
2008
- 2008-12-26 CN CN2008102079281A patent/CN101458305B/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103064774A (zh) * | 2013-01-16 | 2013-04-24 | 北京君正集成电路股份有限公司 | 一种应用于嵌入式系统的总线监控方法及装置 |
| CN103064774B (zh) * | 2013-01-16 | 2016-08-10 | 北京君正集成电路股份有限公司 | 一种应用于嵌入式系统的总线监控方法及装置 |
| CN103560771A (zh) * | 2013-10-30 | 2014-02-05 | 中国航空工业集团公司第六三一研究所 | 一种离散量信号故障隔离电路 |
| CN103560771B (zh) * | 2013-10-30 | 2016-05-25 | 中国航空工业集团公司第六三一研究所 | 一种离散量信号故障隔离电路 |
| CN105335548A (zh) * | 2015-09-24 | 2016-02-17 | 深圳市芯海科技有限公司 | 一种用于ice的mcu仿真方法 |
| CN105335548B (zh) * | 2015-09-24 | 2019-05-24 | 深圳市芯海科技有限公司 | 一种用于ice的mcu仿真方法 |
| CN108628710A (zh) * | 2017-03-24 | 2018-10-09 | 联发科技股份有限公司 | 测试控制器、总线系统及测试方法 |
| CN110309085A (zh) * | 2019-05-24 | 2019-10-08 | 中国工程物理研究院计算机应用研究所 | 基于fpga的一体化i2c接口验证控制器设计方法 |
| CN110309085B (zh) * | 2019-05-24 | 2023-05-05 | 中国工程物理研究院计算机应用研究所 | 基于fpga的一体化i2c接口验证控制器设计方法 |
| CN111579974A (zh) * | 2020-06-09 | 2020-08-25 | 中国电子科技集团公司第十四研究所 | 实现边界扫描测试的被测模块、嵌入式系统及测试方法 |
| CN111579974B (zh) * | 2020-06-09 | 2021-09-03 | 中国电子科技集团公司第十四研究所 | 实现边界扫描测试的嵌入式系统及测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101458305B (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101458305B (zh) | 嵌入式模块测试与维护总线系统 | |
| KR101446991B1 (ko) | 프로토콜 인식 디지털 채널 장치 | |
| KR101545209B1 (ko) | 재설정가능한 테스터에서의 테스트 방법 | |
| CN101788945B (zh) | 一种多电路板或多模块电子系统的诊断测试系统及方法 | |
| CN101931580B (zh) | Arinc 659背板数据总线接口芯片片上系统 | |
| CN102289419A (zh) | 功能接口与调试接口复用的soc集成电路 | |
| CN101458304A (zh) | 嵌入式边界扫描技术验证平台 | |
| CN101105782B (zh) | 基于高性能计算通讯架构的边界扫描系统及方法 | |
| CN103744009A (zh) | 一种串行传输芯片测试方法、系统及集成芯片 | |
| CN103136138A (zh) | 一种芯片、芯片调试方法以及芯片与外部设备通信的方法 | |
| CN104077203A (zh) | 一种可经由usb接口实现计算机硬件诊断的方法及装置 | |
| CN105138495B (zh) | 内嵌微控制器的arinc659总线控制器 | |
| CN106649021A (zh) | PCIe从设备测试装置 | |
| CN102103535A (zh) | 多核处理器、多核处理器的调试系统和调试方法 | |
| CN111579974B (zh) | 实现边界扫描测试的嵌入式系统及测试方法 | |
| CN100468075C (zh) | 芯片测试系统及测试方法 | |
| CN105068955B (zh) | 一种局部总线结构及数据交互方法 | |
| CN101419582B (zh) | 基于sopc技术的mvb/usb适配器及其通信方法 | |
| CN109462495A (zh) | 一种船舶硬件与通信系统检测系统及方法 | |
| CN103376340A (zh) | 一种转接板、多平台串行测试系统及方法 | |
| CN106776195A (zh) | 一种soc芯片调试方法和设备 | |
| CN102508758B (zh) | 一种双总线并行测试实现方法 | |
| CN202815170U (zh) | 芯片测试系统 | |
| CN111060807B (zh) | 基于SoC的高速集成电路测试平台及其测试方法 | |
| CN101976216B (zh) | 基于ieee 1500标准的ip核测试结构及测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120704 Termination date: 20201226 |