CN108615541A

CN108615541A - 一种位线预充电和放电电路以及存储器

Info

Publication number: CN108615541A
Application number: CN201611130662.6A
Authority: CN
Inventors: 权彝振; 倪昊; 杨家奇
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2016-12-09
Filing date: 2016-12-09
Publication date: 2018-10-02
Anticipated expiration: 2036-12-09
Also published as: CN108615541B

Abstract

本发明提供一种位线预充电和放电电路以及存储器，所述位线预充电和放电电路包括：位线偏压监控模块，用于监控所述位线的位线偏压并输出位线检测信号；选择控制模块，连接所述位线偏压监控模块，并用于基于所述位线检测信号生成选择设置信号；位线偏压调节模块，连接所述选择控制模块，用于基于所述选择设置信号生成参考偏压，并基于所述参考偏压将所述位线的位线偏压调节至目标位线偏压。本发明的位线预充电和放电电路以及存储器，能够在非常短的时间内准确调节到所需的位线偏压，从而增加读取速度。

Description

一种位线预充电和放电电路以及存储器

技术领域

本发明涉及存储器领域，具体而言涉及一种位线预充电和放电电路以及存储器。

背景技术

非易失性存储器(NVM)可进行编程、擦除和读取操作，其中，读取操作的读取速度与位线偏置电压的建立时间密切相关，并且尤其重要的是位线(BL)与源线(SL)之间的恒定的电势差。传统的位线预充电和放电方案简单地用开关连接电源电压VDD或地电压VSS以为位线进行预充电和放电，所以需要等待位线预充电或放电的时间，以达到所需的位线偏置电压。

然而，随着社会的进步，需要越来越快的存储器读取速度，但现有的位线调节器已经变为存储器读取速度的限制因素。

因此，为了解决上述问题，有必要提出一种新型的位线预充电和放电电路以及存储器，以提高数据读取速度。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种位线预充电和放电电路，用于为存储器中的位线进行预充电和放电，所述位线预充电和放电电路包括：

位线偏压监控模块，用于监控所述位线的位线偏压并输出位线检测信号；

选择控制模块，连接所述位线偏压监控模块，并用于基于所述位线检测信号生成选择设置信号；

位线偏压调节模块，连接所述选择控制模块，用于基于所述选择设置信号生成参考偏压，并基于所述参考偏压将所述位线的位线偏压调节至目标位线偏压。

在一个实施例中，所述位线预充电和放电电路还包括源线偏压调节模块，用于基于所述参考偏压调节源线偏压，以使得所述位线偏压和源线偏压之间保持恒定的电势差。

在一个实施例中，所述位线偏压调节模块包括：

参考偏压控制器，连接至所述选择控制模块，用于基于所述选择设置信号生成所述参考偏压；

第一比较放大器，正输入端连接至所述参考偏压控制器的输出端；

调节电路，连接至所述第一比较放大器的输出端，用于基于存储器系统的泵偏压将所述位线偏压调节为所述目标位线偏压。

在一个实施例中，所述调节电路包括第一NMOS管、第二NMOS管和第三NMOS管，其中，

所述第一NMOS管和所述第二NMOS管的漏极连接所述泵偏压，

所述第一NMOS管的源极连接所述第一比较放大器的负输入端，

所述第一NMOS管、第二NMOS管和第三NMOS管的栅极均连接所述第一比较放大器的输出端，

所述第二NMOS管的源极和所述第三NMOS管的漏极输出所述位线偏压。

在一个实施例中，所述位线偏压调节模块还包括第四NMOS管，其中，所述第四NMOS管的栅极用于连接存储器系统时钟信号，漏极连接所述第三NMOS管的源极。

在一个实施例中，所述参考偏压控制器包括多条放电路径，并且基于不同的选择设置信号选择不同的所述放电路径，以输出不同的参考偏压。

在一个实施例中，所述位线偏压监控模块包括开关元件和第二比较放大器，其中，

所述开关元件的输入端用于连接存储器系统时钟信号和所述位线偏压，输出端连接所述第二比较放大器的负输入端，

所述第二比较放大器的正输入端连接所述参考偏压，负输入端用于连接所述存储器系统时钟信号。

在一个实施例中，所述位线偏压监控模块还包括反相器，其中所述开关元件的输入端与所述反相器连接，以连接所述存储器系统时钟信号。

根据本发明的另一方面还提供了一种存储器，包括存储器阵列、位线地址选择电路和比较放大电路，所述存储器还包括如上面所述的位线预充电和放电电路。

进一步地，所述位线偏压调节模块、所述选择控制模块和所述位线偏压监控模块均由存储器系统时钟信号控制。

本发明的位线预充电和放电电路以及存储器，在读取操作期间，可根据所选择的不同位线生成不同的参考偏压，以基于参考偏压生成所需的位线偏压，生成的位线偏压直接用于比较放大，而无需等待位线偏压稳定的时间，由此实现在非常短的时间内准确调节到所需的位线偏压，从而增加读取速度。

另外，本发明还可根据不同的参考偏压生成不同的源线偏压，使得各种情况下位线偏压和源线偏压的电势差保持恒定，从而增加读取的准确性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了本发明的实施例的存储器系统的结构示意图，该存储器系统包括本发明的位线预充电和放电电路；

图2示出了本发明的一个实施例的位线偏压调节模块的示例性结构示意图；

图3示出了图2中参考偏压控制器的示例性结构示意图；

图4示出了本发明的一个实施例的位线偏压监控模块的示例性结构示意图；以及

图5示出了图1中位线预充电和放电电路的时序图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

为了解决现有技术中存在的问题，本发明提供了一种用于存储器系统的位线预充电和放电电路，包括：

本发明的位线预充电和放电电路还包括源线偏压调节模块，用于基于所述参考偏压调节源线偏压，以使得所述位线偏压和源线偏压之间保持恒定的电势差。

本发明还提供了一种存储器，包括存储器阵列、位线地址选择电路和比较放大电路，还包括上述位线预充电和放电电路。

下面结合具体实施例详细描述本发明的位线预充电和放电电路。

根据本发明的一个实施例，提供了一种用于存储器的位线预充电和放电电路。

图1示出了本发明的实施例的存储器系统的结构示意图，该存储器系统包括本发明的位线预充电和放电电路。如图1所示，位线预充电和放电电路10包括位线偏压调节模块100、选择控制模块200和位线偏压监控模块300。其中，示例性地，所述存储器为非易失性存储器(NVM)。其中，位线偏压调节模块100、选择控制模块200和位线偏压监控模块300均由存储器系统时钟信号(在图1中示出为CTL_CLK)进行控制，其中系统时钟信号随时间改变。

具体地，所述位线偏压调节模块100用于生成参考偏压VRef，并基于参考偏压VRef将位线的位线偏压VBL调节至所需的位线偏压(本文称为“目标位线偏压”)。

如图2示出了本发明的一个实施例的位线偏压调节模块100的示例性结构示意图。应理解，还可以采用其他结构实现其功能，图2中的结构仅是示例性的，其并不意图将位线偏压调节模块100的结构限制为图2中的结构。

如图2所示，位线偏压调节模块100包括参考偏压控制器110、比较放大器120和调节电路130。

其中，参考偏压控制器110连接至选择控制模块200，从选择控制模块200接收选择设置信号(在图2中示出为TM<n:0>)，由使能信号(在图2中示出为EN)控制使能，以基于接收的选择设置信号TM<n:0>生成相应的参考偏压(在图2中示出为Ref_Bias)。

图3示出了图2中参考偏压控制器110的示例性结构示意图。应理解，该结构示意图仅仅是一个具体实施例，本发明并不意图将参考偏压控制器110的结构限制为图3所示的结构。下面结合图3所示的参考偏压控制器110的结构示意图来说明参考偏压控制器的示例性控制方式。

如图3所示，参考偏压控制器110包括多条放电路径，其中，当没有进行检测操作时，仅启用默认的放电路径，通过PMOS管P1、电阻R1和NMOS管N2放电并生成参考偏压Ref_Bias；当检测到位线偏压没有达到目标位线偏压(例如，位线偏压小于目标位线偏压)时，使能选择设置信号TM1、TM2、TM3……中的一个或多个，生成的参考偏压随之变化，且位线偏压与目标位线偏压相差越多，使能越多的选择设置信号，则生成的参考偏压越大。

继续参考图2，所述比较放大器120的正输入端连接至参考偏压控制器110的输出端，以将输出的参考偏压Ref_Bias输入比较放大器的正输入端；比较放大器120的负输入端连接至调节电路130。

示例性地，调节电路130包括第一NMOS管Nx、第二NMOS管Ny和第三NMOS管N9，其中，比较放大器120的负输入端连接第一NMOS管Nx的源极，第一NMOS管Nx和第二NMOS管Ny的漏极连接泵偏压(在图2中示出为Pump Bias)，第一NMOS管Nx、第二NMOS管Ny和第三NMOS管N9的栅极均连接第一比较放大器120的输出端。第二NMOS管Ny的源极和第三NMOS管N9的漏极输出位线偏压(经调节后等于目标位线偏压)。示例地，所述泵偏压Pump Bias为存储器系统的泵偏压，其可由存储器系统的激励电路产生。

示例性地，调节电路130还可包括第四NMOS管N10，第四NMOS管N10的栅极连接存储器系统时钟信号CTL_CLK，漏极连接第三NMOS管N9的源极，第三NMOS管N9和第四NMOS管N10形成放电路径。

在另一实施例中，位线偏压调节模块100还可包括其他元件，例如电容器等，为了简洁，本文并不一一进行描述。

继续参考图1，所述选择控制模块200为逻辑块，其连接位线偏压调节模块100，用于基于位线检测信号生成所选择设置信号TM<n:0>并向位线偏压调节模块100输出选择设置信号TM<n:0>。

所述位线偏压监控模块300连接选择控制模块200，用于监控位线的位线偏压，并向选择控制模块200输出位线检测信号。

如图4示出了本发明的一个实施例的位线偏压监控模块300的示例性结构示意图。应理解，该结构示意图仅仅是一个具体实施例，本发明并不意图将位线偏压监控模块300的结构限制为图4所示的结构。下面结合图4所示的位线偏压监控模块300的结构示意图来说明位线偏压监控模块的示例性工作方式。

如图4所示，位线偏压监控模块300包括开关元件310和比较放大器320。其中，开关元件310的输入端连接存储器系统时钟信号CTL_CLK和位线偏压信号VBL，输出端连接比较放大器320的负输入端；比较放大器320的正输入端连接参考偏压信号Ref_Bias，负输入端连接开关元件310的输出端和存储器系统时钟信号CTL_CLK，输出端输出位线检测信号(在图4中示出为COMPOUT)至选择控制模块200。其工作原理为：当系统时钟信号CTL_CLK控制开关元件310打开时，位线偏压信号VBL进入比较放大器320，与参考偏压信号Ref_Bias进行比较并放大，并输出位线检测信号COMPOUT。

在一个实施例中，位线偏压监控模块300还可包括反相器330，开关元件310的输入端通过反相器330连接至存储器系统时钟信号CTL_CLK。此时，系统时钟信号CTL_CLK为低电平时，控制开关元件310打开，位线偏压信号VBL进入比较放大器320。

继续参考图1，由于源线和位线之间保持恒定的电势差对于提高存储器的读取速度非常重要，所以，在一个实施例中，位线预充电和放电电路10还包括源线偏压调节模块400，其输入参考偏压Ref_Bias，用于基于参考偏压Ref_Bias调节源线偏压VSL，以使得所述位线和源线之间保持恒定的电势差。源线偏压调节模块400的具体结构可以类似于位线偏压调节模块，也可以不同于位线偏压调节模块，在此不再进行赘述。

为了更加清楚地了解本发明的位线预充电和放电电路10的工作原理，下面介绍位线预充电和放电电路10的工作过程：

当位线负载增大时，所需的位线偏压(即目标位线偏压)增大，位线偏压达不到(即小于)目标位线偏压，图4中位线偏压监控模块300检测到位线偏压VBL与参考偏压Ref_Bias不相等，向选择控制模块200输出位线检测信号COMPOUT，选择控制模块200向位线偏压调节模块100输出选择设置信号TM<n:0>，图3中根据接收的一个或多个选择设置信号TM1、TM2、TM3，选通与之相对应的放电路径，输出相应的参考偏压Ref_Bias，参考偏压Ref_Bias输出至图2中的比较放大器120，并与调节电路130相组合，将位线偏压调节至目标位线偏压。

如图5所示是图1中位线预充电和放电电路10的工作时序图。其中，系统时钟信号CTL_CLK随时间而变化。选择设置信号TM<n:0>的值和位线偏压的大小在每个系统时钟信号CTL_CLK脉冲被重新评估。当位线检测信号COMPOUT在脉冲1的末尾变化时，选择设置信号TM<n:0>的值从11110000被调节为11100000，然后被调节为11000000，这表示位线偏压调节模块100要对位线偏压进行调节。

根据本发明的另一实施例，提供了一种存储器，示例性地为非易失性存储器，如图1所示，其包括存储器阵列MA、位线地址选择电路YMUX和比较放大电路，还包括位线预充电和放电电路。

具体地，位线预充电和放电电路用于为存储器中的位线进行预充电和放电。

比较放大电路连接位线预充电和放电电路，其包括多个比较放大器SA0、SA1…SAn(在图1中仅示出了SA0和SAn)，用于对输入的读写信号进行放大并输出。

位线地址选择电路YMUX连接比较放大电路，用于对地址进行译码，并选中要进行读写操作的存储单元所在的位线。

存储器阵列MA连接位线地址选择电路YMUX，其包括多个存储单元，用于存储数据。

其中，所述位线预充电和放电电路包括上述实施例中的位线预充电和放电电路10，其具体结构参见上述实施例，在此不再赘述。

本发明的位线预充电和放电电路以及存储器，在读取操作期间，可根据所选择的不同位线生成不同的参考偏压，以基于参考偏压生成所需的位线偏压和源线偏压，生成的位线偏压直接用于比较放大，而无需等待位线偏压稳定的时间，且各种情况下位线偏压和源线偏压的电势差保持恒定，由此实现在非常短的时间内准确调节到所需的位线偏压，从而增加读取速度和读取的准确性。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种位线预充电和放电电路，用于为存储器中的位线进行预充电和放电，其特征在于，所述位线预充电和放电电路包括：

2.如权利要求1所述的位线预充电和放电电路，其特征在于，还包括源线偏压调节模块，用于基于所述参考偏压调节源线偏压，以使得所述位线偏压和源线偏压之间保持恒定的电势差。

3.如权利要求1所述的位线预充电和放电电路，其特征在于，所述位线偏压调节模块包括：

4.如权利要求3所述的位线预充电和放电电路，其特征在于，所述调节电路包括第一NMOS管、第二NMOS管和第三NMOS管，其中，

所述第一NMOS管和所述第二NMOS管的漏极连接所述泵偏压，

所述第一NMOS管的源极连接所述第一比较放大器的负输入端，

5.如权利要求4所述的位线预充电和放电电路，其特征在于，所述位线偏压调节模块还包括第四NMOS管，其中，

所述第四NMOS管的栅极用于连接存储器系统时钟信号，漏极连接所述第三NMOS管的源极。

6.如权利要求3所述的位线预充电和放电电路，其特征在于，

所述参考偏压控制器包括多条放电路径，并且基于不同的选择设置信号选择不同的所述放电路径，以输出不同的参考偏压。

7.如权利要求1所述的位线预充电和放电电路，其特征在于，所述位线偏压监控模块包括开关元件和第二比较放大器，其中，

8.如权利要求7所述的位线预充电和放电电路，其特征在于，所述位线偏压监控模块还包括反相器，其中所述开关元件的输入端与所述反相器连接，以连接所述存储器系统时钟信号。

9.一种存储器，包括存储器阵列、位线地址选择电路和比较放大电路，其特征在于，还包括如权利要求1-8之一所述的位线预充电和放电电路。

10.如权利要求9所述的存储器，其特征在于，所述位线偏压调节模块、所述选择控制模块和所述位线偏压监控模块均由存储器系统时钟信号控制使能。