CN108604168B - 用于基于管芯终止的命令的技术 - Google Patents

用于基于管芯终止的命令的技术 Download PDF

Info

Publication number
CN108604168B
CN108604168B CN201780009831.7A CN201780009831A CN108604168B CN 108604168 B CN108604168 B CN 108604168B CN 201780009831 A CN201780009831 A CN 201780009831A CN 108604168 B CN108604168 B CN 108604168B
Authority
CN
China
Prior art keywords
memory device
rtt
memory
timing value
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780009831.7A
Other languages
English (en)
Other versions
CN108604168A (zh
Inventor
C·E·考克斯
K·S·贝恩斯
J·A·麦考尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN202210811188.2A priority Critical patent/CN115079955A/zh
Publication of CN108604168A publication Critical patent/CN108604168A/zh
Application granted granted Critical
Publication of CN108604168B publication Critical patent/CN108604168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization

Abstract

示例包括用于基于管芯终止(ODT)的命令的技术。在一些示例中，将值编程到存储器设备处的寄存器以在存储器设备处建立ODT的一个或多个内部电阻终止(RTT)设置。还将值编程到存储器设备处的寄存器以建立针对ODT延迟定时的一个或多个设置。可以改变编程值以便调整在读或写操作期间存储器设备的信号完整性。

Description

用于基于管芯终止的命令的技术
相关案
本申请按照35 U.S.C.§365(c)要求以下申请的优先权：2016年7月1日提交的题为“TECHNIQUES FOR COMMAND BASED ON DIE TERMINATION”的美国申请NO.15/200,981，该申请又要求2016年3月4日提交的题为“TECHNIQUES FOR COMMAND BASED ON DIETERMINATION”的美国临时申请62/303,707的优先权。出于所有目的，这些文献的全部公开内容通过引用方式并入本文。
技术领域
本文描述的示例通常涉及用于在存储器设备处进行管芯终止的技术。
背景技术
在与主计算设备耦合的一些存储器系统中，提供多个管芯上终止(ODT)引脚以控制内部电阻终止(RTT)的值以及针对ODT的接通和断开时序。这些ODT引脚通常需要主机计算设备和存储器设备之间的协作，以在对存储器设备的读或写操作期间考虑用于RTT的适当时间量。ODT信号通常是周转时间延时或读或写操作之间的延迟的最大分量中的一个。
附图说明
图1示出了示例存储器设备。
图2示出了示例第一寄存器编码方案。
图3示出了示例第二寄存器编码方案。
图4示出了示例第一时序图。
图5示出了示例第二时序图。
图6示出了示例第三时序图。
图7示出了装置的示例框图。
图8示出了逻辑流程的示例。
图9示出了存储介质的示例。
图10示出了示例计算平台。
具体实施方式
如在本公开中所预期的，ODT信号通常是存储器设备处的读或写操作之间的周转时间延时或延迟的最大分量中的一个。此外，先前提供给与存储器设备耦合的主机计算设备以调整RTT和针对ODT的接通/断开时间的ODT引脚正在被移除以用于正在开发的新存储器技术，包括但不限于DDR5(DDR版本5目前正由JEDEC讨论)、LPDDR5(LPDDR版本5，目前由JEDEC讨论)，HBM2(HBM版本2，目前由JEDEC讨论)，和/或基于此类规范的衍生物或扩展的其他新技术。由于正在移除ODT引脚，因此在存储器设备处启用逻辑以允许与ODT相关的设置和/或调整以在读或写操作期间改善针对存储器设备的信号完整性。关于上述和其他挑战，需要本文描述的示例。
图1示出了示例性存储器设备100。在一些示例中，如图1所示，存储器设备100包括用于响应于所接收的命令而访问存储体130-1至130-n(其中“n”是>2的任何整数正整数)的各种逻辑、特征或电路。例如，存储器设备100可以包括用于访问存储体130-1至130-n的外围电路，其包括时钟发生器101、地址命令解码器102、一个或多个模式寄存器103、控制逻辑110、锁存电路140、IO缓冲器150或DQ管脚160。此外，存储体130-1至130-n中的每个存储体可以分别包括存储体控制120、行地址缓冲器123、列地址缓冲器121、行解码器123、感测放大器125、列解码器122或数据控制127。
根据一些示例，控制逻辑110可以包括能够将值编程到一个或多个模式寄存器103并且使用该值来调整存储器设备100的RTT值或者调整用于打开或关闭存储器设备100的相应RTT值(“tODTLon/off”)的ODT延迟定时的一个或多个值的逻辑和/或特征。对于这些示例，可以通过地址命令解码器102接收命令，该命令包括将值编程到一个或多个模式寄存器103的信息。如下面更详细描述的，编程到模式寄存器103的各种值可以基于用于将值编程到一个或多个模式寄存器103的一个或多个编码方案。这些值可以启用诸如控制逻辑110之类的存储器设备100处的逻辑以进行与ODT相关的设置和/或调整以在读或写操作期间改善针对存储器设备100的信号完整性，例如，通过调整数据总线上的电阻值或定时值来减少比特错误。
在一些示例中，存储器设备100可以包括非易失性类型的存储器，诸如DRAM存储器。DRAM存储器可以被布置为根据各种开发的存储器技术操作，所述存储器技术可以包括但不限于DDR4(双倍数据速率(DDR)版本4，JEDEC于2012年9月发布的初始规范)、LPDDR4(低功率双倍数据速率(LPDDR)版本4，JESD209-4，最初由JEDEC于2014年8月发布)、WIO2(WideI/O 2(WideIO2)，JESD229-2，最初由JEDEC于2014年8月出版)、HBM(高带宽存储器DRAM，JESD235，最初由JEDEC于2013年10月发布)，和/或基于这些规范的衍生物或扩展的其他技术。存储器设备100还可包括经布置以根据当前正在开发的上述存储器技术操作的存储器，其可包括但不限于DDR5、LPDDR5或HBM2。
尽管存储器设备100中包括的示例类型的存储器已被描述为包括诸如DRAM之类的易失性类型的存储器，但是本公开不限于DRAM。在一些示例中，本公开内容考虑了其他易失性类型的存储器，包括但不限于双倍数据速率同步动态RAM(DDR SDRAM)、静态随机存取存储器(SRAM)、晶闸管RAM(T-RAM)或零电容器RAM(Z-RAM)。此外，本公开内容考虑了块可寻址的、非易失性类型的存储器，例如与NAND或NOR技术相关联的存储器。此外，本公开内容考虑了其他非易失性类型的存储器，例如可字节寻址的3-D交叉点存储器。这些块可寻址或字节可寻址的非易失性类型的存储器可包括但不限于使用硫族化物相变材料(例如，硫族化物玻璃)的非易失性类型的存储器、多阈值级别NAND闪存、NOR闪存、单级或多级相变存储器(PCM)、电阻式存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、包含忆阻器技术的磁阻随机存取存储器(MRAM)存储器或自旋转移力矩MRAM(STT-MRAM)或上述任何组合或其他非易失性存储器类型。
根据一些示例，存储器设备100可以是包括在双列直插式存储器模块(DIMM)上的多个存储器设备或管芯中的一个。DIMM可以设计为用作注册的DIMM(RDIMM)、负载减少的DIMM(LRDIMM)、完全缓冲的DIMM(FB-DIMM)、无缓冲DIMM(UDIMM)或小外形(SODIMM)。示例不仅限于这些DIMM设计。
图2示出了示例性寄存器编码方案200。在一些示例中，示例性编码方案200可以包括3位值，以对诸如存储器设备100之类的存储器设备的各种RTT设置进行编程。如图2中所示，表210包括用于RTT_PARK的可编程设置、用于RTT_WR(WR＝写入)的表220、用于RTT_NOM_WR的表230和用于RTT_NOM_RD(RD＝读取)的表240。对于这些示例，与以欧姆为单位的各种电阻设置(例如，外部电阻(RZQ))相关的值可以被编程(例如，通过控制逻辑110)到存储器设备的一个或多个寄存器，诸如存储器设备100的模式寄存器103，可以基于表210、220、230或240编程到模式寄存器103。然后可以使用这些表中的每一个中包括的值(例如，通过控制逻辑110)来调整RTT_PARK、RTT_WR、RTT_NOM_WR或RTT_NOM_RD的值，以用于在读或写操作期间改善或优化存储器设备的信号完整性。
图3示出了示例寄存器编码方案300。在一些示例中，示例编码方案300可以包括3位值，以对诸如存储器设备100之类的存储器设备的各种tODTL/off设置进行编程。如图3中所示，表310包括用于tODTLon_WR的可编程设置、用于tODTLoff_WR的表320、用于tODTLoff_WR_NT(NT＝非目标)的表330、用于tODTLoff_WR_NT的表340、用于tODTLon_RD的表350、用于tODTLoff_RD的表360、用于tODTLon_RD_NT的表370和用于tODTLoff_RD_NT的表380。对于这些示例，这些表中的值可以是基于时钟单元对针对tODTL的各种默认设置的调整，该时钟单元可以是时钟周期、单个时钟周期或多个时钟周期的一部分。调整可以推出(+值)或拉入(-值)针对tODTLon/off的设置，其可以被编程(例如，通过控制逻辑110)到诸如存储器设备100的模式寄存器103之类的存储器设备的一个或多个寄存器。如下面更详细描述的，然后可以使用这些值(例如，通过控制逻辑110)来调整针对tODTLon_WR、tODTLoff_WR、tODTLoff_WR_NT、tODTLoff_WR_NT、tODTLon_RD、tODTLoff_RD、tODTLon_RD_NT或tODTLoff_RD_NT的设置以在读或写操作期间改善或调整存储器设备的信号完整性。
图4示出了示例时序图400。在一些示例中，如图4中所示的时序图400示出了描绘了对于两个不同排中的同一排的读到写周转的定时。对于这些示例，两个不同的排可以用于DIMM(D0)并且被示为R0和R1。图1中所示的存储器设备100的至少一些元件可以用于描述与时序图400相关所采取的动作。示例不限于用于时序图400的存储器设备100的元件。
在一些示例中，用于建立针对RTT_PARK、RTT_WR、RTT_NOM_WR和RTT_NOM_RD的设置的值可以被编程或存储到用于包括在R0或R1中的存储器设备的模式寄存器103。可以通过根据寄存器编码方案200的相应表210、220、230和240对模式寄存器中保持的不同值进行编程来改变这些值，如图2所示，以便调整或改善存储器设备的信号完整性。例如，用于R1的D0的RTT_NOM_RD的RZQ值可以包括模式寄存器，例如模式寄存器103，其最初基于表240被编程为具有80欧姆的电阻设置，其可能在读操作期间对包含在R0中的存储器设备的信号完整性产生负面影响。为了改善在读操作期间包括在R0中的存储器设备的信号完整性，可以对用于这些存储器设备的模式寄存器103进行重新编程以根据寄存器编码方案200的表240将电阻设置改变为40欧姆或120欧姆。此外，包括在R0中的存储器设备的RTT_NOM_WR可以包括模式寄存器，例如模式寄存器103，其最初基于表330被编程为具有240欧姆的电阻，其可能在写操作期间对R0中包括的存储器设备的信号完整性产生负面影响。为了改善在读操作期间包括在R0中的存储器设备的信号完整性，可以根据寄存器编码方案200的表240对诸如用于这些存储器设备的模式寄存器103之类的模式寄存器进行重新编程以改变低于240欧姆的电阻设置。
根据一些示例，时序图400示出了命令(CMD)总线上的Read-0命令，其被定向或定目标为D0和排0(D0R0CS0)，随后是针对同一排的Write-0命令。对于这些示例，tODTLon_WR、tODTLoff_WR、tODTLon_WR_NT和tODTLoff_WR_NT的值可以基于根据寄存器编码方案300的相应表310、320、330和340编程或存储到用于写命令的模式寄存器(例如模式寄存器103)的值。此外，tODTLon_RD、tODTLoff_RD、tODTLon_RD_NT和tODTLoff_RD_NT可以基于根据寄存器编码方案300的相应表350、360、370和380编程或存储到用于读命令的模式寄存器103的值。
根据一些示例，可以通过将不同值编程到模式寄存器103来改变用于建立针对tODTLon/off的设置的值，以进一步改善在读操作期间包括在R0中的存储器设备的信号完整性。例如，当基于D0R0CS0以信号形式发送读命令时，可以针对包括在R0中的存储器设备激活读取线(RL)，并且这可以启动针对tODTLon_RD和tODTLoff_RD包括在目标排R0中并且针对tODTLon_RD_NT和tODTLoff_RD_NT包括在非目标排Rl中的存储器设备的定时器。针对tODTLon_RD的设置可以指示RTT_RD的ODT电阻值被激活之前的时间量。针对tODTLoff_RD的设置可以指示在RTT_RD的ODT电阻值被停用或禁用之前的时间量。针对tODTLon_RD_NT的设置可以指示在激活RL之后激活或启用RTT_NOM_RD的ODT电阻值之前的时间量。针对tODTLoff_RD_NT的设置可以指示在RTT_NOM_RD的ODT电阻值被停用或禁用之前的时间量。
根据一些示例，如果针对tODTLon_RD_NT或tODTLoff_RD_NT的设置太短或太长，则在读操作期间R0中包括的存储器设备的信号完整性可能受到负面影响。如果受到负面影响，则根据图3所示的寄存器编码方案300，可以从默认定时值(例如，10个时钟单位)重新编程诸如包括在这些存储器设备中的模式寄存器103之类的模式寄存器以根据表370从tODTLon_RD_NT的默认定时值推出(+值)或拉入(-值)一时间长度和/或根据表380从tODTLoff_RD_NT的默认定时值推出(+值)或拉入(-值)一时间长度。该重新编程可以使得RTT_NOM_RD在时序图400中被压缩(更少时钟单元)或扩展(更多时钟单元)，用于针对包括在R0中的存储器设备的读命令。
在一些示例中，如果针对tODTLon_RD或tODTLoff_RD的设置太短或太长，则在读操作期间R0中包括的存储器设备的信号完整性也可能受到负面影响。如果受到负面影响，则根据图3所示的寄存器编码方案300，可以从默认定时值重新编程这些存储器设备中所包括的诸如模式寄存器103之类的模式寄存器，以根据表350从tODTLon_RD的默认定时值推出(+值)或拉入(-值)一时间长度和/或根据表360从tODTLoff_RD的默认定时值推出(+值)或拉入(-值)一时间长度。该重新编程可以使RTT_RD在时序图400中被压缩(更少时钟单元)或扩展(更多时钟单元)，用于针对包括在R0中的存储器设备的读命令。
根据一些示例，可以通过将不同值编程到模式寄存器103来改变针对tODTLon/off的设置，以进一步改善在写操作期间包括在R0中的存储器设备的信号完整性。例如，当基于D0R0CS0以信号形式发送写命令时，可以针对包括在R0中的存储器设备激活写入线(WL)，并且这可以启动针对tODTLon_WR和tODTLoff_WR包括在目标排R0中并且针对tODTLon_WR_NT和tODTLoff_WR_NT包括在非目标排Rl中的存储器设备的定时器。针对tODTLon_WR的设置可以指示RTT_WR的ODT电阻值被激活之前的时间量。针对tODTLoff_WR的设置可以指示在RTT_WR的ODT电阻值被停用或禁用之前的时间量。针对tODTLon_WR_NT的设置可以指示在激活WL之后激活或启用RTT_NOM_WR的ODT电阻值之前的时间量。针对tODTLoff_WR_NT的设置可以指示在RTT_NOM_WR的ODT电阻值被停用或禁用之前的时间量。
在一些示例中，如果针对tODTLon_WR_NT或tODTLoff_WR_NT的设置太短或太长，则在写操作期间R0中包括的存储器设备的信号完整性可能受到负面影响。如果受到负面影响，则可以根据图3所示的寄存器编码方案300，重新编程模式寄存器103以根据表330针对tODTLon_WR_NT的默认定时值改变值以推出(+值)或拉入(-值)一时间长度和/或根据表340针对tODTLoff_WR_NT的默认定时值改变值以推出(+值)或拉入(-值)一时间长度。该重新编程可以使得RTT_NOM_WR在时序图400中被压缩(更少时钟单元)或扩展(更多时钟单元)，用于针对包括在R0中的存储器设备的写命令。
根据一些示例，如果针对tODTLon_WR或tODTLoff_WR的设置太短或太长，则在写操作期间R0中包括的存储器设备的信号完整性也可能受到负面影响。如果受到负面影响，可以根据图3所示的寄存器编码方案300，重新编程模式寄存器103以根据表310针对tODTLon_WR的默认定时值改变值以推出(+值)或拉入(-值)一时间长度和/或根据表320针对tODTLoff_WR的默认定时值改变值以推出(+值)或拉入(-值)一时间长度。该重新编程可以使得RTT_WR在时序图400中被压缩(更少时钟单元)或扩展(更多时钟单元)，用于针对包括在R0中的存储器设备的写命令。
图5示出了示例时序图500。在一些示例中，如图5中所示的时序图500描绘了针对不同排的写入到写入周转的定时。对于这些示例，不同的排可以用于DIMM(D0)并且显示为R0和R1。图1中所示的存储器设备100的至少一些元件可用于描述与时序图500相关所采取的动作。示例不限于用于时序图500的存储器设备100的元件。
与图4中提到的类似，用于建立针对RTT_PARK、RTT_WR和RTT_NOM_WR的设置的值可以被编程或存储到模式寄存器，例如模式寄存器103。可以通过根据如图2所示的寄存器编码方案200的相应的表210、220、230和240对保持在模式寄存器中的不同值进行编程来改变这些值。
根据一些示例，时序图500示出了CMD总线上的Write-0命令，其被定向或目标指向D0和R0(D0R0CS0)，随后是针对存储器设备D0和R1(D0Rl CS1)的Write-1命令。对于这些示例，tODTLon_WR、tODTLoff_WR、tODTLon_WR_NT和tODTLoff_WR_NT的值可以基于根据寄存器编码方案300的相应表310、320、330和340而编程或存储到模式寄存器103以用于写命令的值。如前所述，根据一个或多个示例寄存器编码方案，可以通过将不同值编程到模式寄存器103来改变这些值。
在一些示例中，类似于图4中所示的时序图400，可以通过将不同值编程到模式寄存器103来改变用于建立针对tODTLon/off的设置的值，以进一步改善在写操作期间包括在R0中的存储器设备的信号完整性。例如，当基于D0R0CS0以信号形式发送写命令时，可以针对包括在R0中的存储器设备来激活写入线(WL)，并且这可以启动针对tODTLon_WR和tODTLoff_WR的目标排RO的定时器。针对tODTLon_WR的设置可以指示在激活WL之后激活或启用RTT_WR的ODT电阻值之前的时间量。针对tODTLoff_WR的设置可以指示在RTT_WR的ODT电阻值被停用或禁用之前的时间量。
根据一些示例，如果针对tODTLon_WR或tODTLoff_WR的设置太短或太长，则在写操作期间R0中包括的存储器设备的信号完整性可能受到负面影响。如果受到负面影响，可以根据图3所示的寄存器编码方案300，从默认定时值重新编程模式寄存器103以根据表330从tODTLon_WR的默认定时值推出(+值)或拉入(-值)一时间长度和/或根据表340从tODTLoff_WR的默认定时值推出(+值)或拉入(-值)一时间长度。该重新编程可以使得RTT_WR在时序图400中被压缩(更少时钟单元)或扩展(更多时钟单元)，用于针对包括在R0中的存储器设备的写命令。
在一些示例中，可以进行对针对tODTLon_WR_NT和tODTLoff_WR_NT的设置的调整，类似于上面针对时序图400提到的调整，以进一步改善写操作期间包括在R0中的存储器设备的信号完整性。当写命令针对包括在R0中的存储器设备时，调整可能导致包括在R0中的存储器设备的RTT_NOM_WR被压缩或扩展。
根据一些示例，当目标排切换到R1时，当包括于R1中的存储器设备的写入线被激活时，可以启动针对tODTLon_WR、tODTLon_WR_NT、tODTLoff_WR和tODTLoff_WR_NT的非目标排R0和新目标排R1的设置(对于R1，tODTLon_WR和tODTLoff_WR未在图5中示出)。如果需要，可以通过将不同值编程到包括在这些存储器设备中的模式寄存器(诸如，模式寄存器103)来进一步调整或改变针对tODTLon/off的这些设置，以可能改善在写入操作期间包括在R1中的存储器设备的信号完整性。
图6示出了示例时序图600。在一些示例中，如图6中所示的时序图600描绘了针对不同排的读取到读取周转的定时。对于这些示例，不同的排可以用于DIMM(D0)并且显示为R0和R1。图1中所示的存储器设备100的至少一些元件可以用于描述与时序图600相关的动作。示例不限于用于时序图600的存储器设备100的元件。
与图4中提到的类似，可以将用于建立针对RTT_PARK和RTT_NOM_RD的设置的值编程或存储到诸如模式寄存器103之类的模式寄存器。可以通过根据如图2所示的寄存器编码方案200的相应的表210、220、230和240，对这些模式寄存器中保持的不同值进行编程来调整这些值。
根据一些示例，时序图600示出了CMD总线上的Read-0命令，其被定向或目标指向D0和R0(D0R0CS0)，随后是针对存储器设备D0和R1的Read-1命令(D0Rl CS 1)。对于这些示例，tODTLon_RD，tODTLoff_RD，tODTLon_RD_NT和tODTLoff_RD_NT的值可以基于根据寄存器编码方案300的相应表350、360、370和380编程或存储到模式寄存器(诸如模式寄存器103)以用于读命令的值。如前所述，可以通过根据一个或多个示例寄存器编码方案，将不同值编程到模式寄存器(例如模式寄存器103)来改变这些值。
在一些示例中，类似于图4中所示的时序图400，用于建立针对tODTLon/off的设置的值可以通过将不同值编程到模式寄存器103来调整，以进一步改善在读操作期间包括在R0中的存储器设备的信号完整性。例如，当基于D0R0CS0以信号形式发送读命令时，可以针对包括在R0中的存储器设备激活读取线(RL)，并且这可以启动针对tODTLon_RD和tODTLoff_RD包括在目标排R0中并且针对tODTLon_RD_NT和tODTLoff_RD_NT包括在非目标排Rl中的存储器设备的定时器。如前所述。如果针对tODTLon_RD、tODTLoff_RD tODTLon_RD_NT或tODTLoff_RD_NT的设置太短或太长，则在读操作期间包括在R0中的存储器设备的信号完整性可能受到负面影响。如果受到负面影响，模式寄存器(例如模式寄存器103)可以被重新编程以根据表350针对tODTLon_RD、根据表360针对tODTLoff_RD、根据表370针对tODTLon_RD_NT、和/或对于根据表380针对tODTLoff_RD_NT，针对默认时间值推出(+值)或拉入(-值)一时间长度，全部在图3中示出。该重新编程可以使得RTT_RD和/或RTT_NOM_RD在时序图600中被压缩(更少时钟单元)或扩展(更多时钟单元)，用于针对包括在R0中的存储器设备的读命令。
根据一些示例，如图6所示，当目标排切换到R1时，可以在用于包括在R1中的存储器设备的读取线被激活时启动针对tODTLon_RD、tODTLon_RD_NT、tODTLoff_RD和tODTLoff_RD_NT的非目标排R0和新目标排R1的设置(对于R1，tODTLon_RD和tODTLoff_RD在图6中未示出)。换句话说，包括在R0中的存储器设备现在变为包括在非目标排中的存储器设备。如果需要，可以通过将不同值编程到模式寄存器(例如模式寄存器103)来进一步调整针对tODTLon/off的设置，以可能改善在读操作期间包括在R1中的存储器设备的信号完整性。
图7示出了装置700的示例性框图。虽然图7中所示的置700在特定拓扑中具有有限数量的元件，但是可以意识到的是，装置700可以根据给定实现方式的需要在备选拓扑中包括更多或更少的元件。
装置700可以由电路系统720支持，并且装置700可以是在存储器设备或存储器系统处维护的控制器或控制器逻辑。存储器设备可以维护在可以耦合到主机计算平台的DIMM上。电路系统720可以被布置为执行一个或多个软件或固件实现的组件、模块或逻辑722-a(例如，至少部分地由存储设备的存储控制器实现)。值得注意的是，本文使用的“a”、“b”和“c”以及类似的指示符旨在表示任何正整数的变量。因此，例如，如果实现方式设置a＝3的值，则用于逻辑、组件或模块722-a的完整软件或固件集可以包括逻辑722-1、722-2或722-3。而且，“逻辑”的至少一部分可以是存储在计算机可读介质中的软件/固件，并且尽管图7中示出了逻辑作为离散盒，这不将逻辑限制于不同的计算机可读介质组件(例如，单独的存储器等)中的存储。
根据一些示例，电路系统720可以包括处理器或处理器电路。处理器或处理器电路可以是各种市售处理器中的任何一种，包括但不限于
Figure BDA0001753389710000111
Figure BDA0001753389710000112
和
Figure BDA0001753389710000113
处理器；
Figure BDA0001753389710000114
应用程序、嵌入式和安全处理器；
Figure BDA0001753389710000115
和
Figure BDA0001753389710000116
和
Figure BDA0001753389710000117
处理器；IBM和
Figure BDA0001753389710000118
Cell处理器；
Figure BDA0001753389710000119
Core(2)
Figure BDA00017533897100001110
Core i3、Core i5、Core i7、
Figure BDA00017533897100001111
Xeon
Figure BDA00017533897100001112
和
Figure BDA00017533897100001113
处理器；以及类似的处理器。根据一些示例，电路系统720还可以包括一个或多个专用集成电路(ASIC)，并且至少一些逻辑722-a可以被实现为这些ASIC的硬件元件。
根据一些示例，装置700可以包括程序逻辑722-1。程序逻辑722-1可以是由电路系统720执行以将一组或多组值编程到存储器设备处的寄存器以在存储器设备处建立针对ODT的一个或多个RTT设置并建立针对tODTLon/off的一个或多个设置的逻辑和/或特征。对于这些示例，一组或多组值可以是RTT值或tODTLon/off值。值可以基于RTT信息705或tODTLon/off信息715。
在一些示例中，装置700还可以包括RTT逻辑722-2。RTT逻辑722-2可以是由电路系统720执行以改变由程序逻辑722-1编程的值中的一个或多个的逻辑和/或特征，程序逻辑722-1建立RTT设置以调整在读或写操作期间存储器设备的信号完整性。对于这些示例，RTT设置730可以包括由RTT逻辑722-2改变的一个或多个RTT设置。
根据一些示例，装置700还可以包括tODTLon/off逻辑722-3。tODTLon/off逻辑722-3可以是由电路系统720执行以改变由程序逻辑722-1编程的一个或多个值以调整针对tODTLon/off的一个或多个设置以调整在读或写操作期间存储器设备的信号完整性的逻辑和/或特征。对于这些示例，tODTLon/off定时740可以包括由tODTLon/off逻辑722-3改变的一个或多个tODTLon/off值。
本文包括的是表示用于执行所公开的架构的新颖方面的示例方法的一组逻辑流程。虽然出于简化说明的目的，本文所示的一种或多种方法被显示和描述为一系列动作，但本领域技术人员将理解和意识到，这些方法不受动作顺序的限制。据此，一些动作可以以不同的顺序发生和/或与本文所示和描述的其他动作同时发生。例如，本领域的技术人员将理解并意识到，方法可以替代地表示为一系列相互关联的状态或事件，诸如在状态图中。此外，并非所有方法中阐述的行为都可能是新颖实现方式所必需的。
逻辑流程可以用软件、固件和/或硬件来实现。在软件和固件实施例中，逻辑流程可以通过存储在至少一个非暂时性计算机可读介质或机器可读介质(诸如光学、磁性或半导体存储器)上的计算机可执行指令来实现。实施例在该上下文中不受限制。
图8示出了逻辑流程800的示例。逻辑流程800可以表示由本文描述的一个或多个逻辑、特征或设备(例如，装置800)执行的操作中的一些或全部。更具体地，逻辑流程800可以由程序逻辑722-1、RTT逻辑722-2或tODTLon/off逻辑722-3中的一个或多个来实现。
根据一些示例，框802处的逻辑流程800可以在用于存储器设备的控制器处将第一组值编程到存储器设备处的第一组寄存器，以在存储器设备处针对ODT建立一个或多个RTT设置。对于这些示例，程序逻辑722-1可以将第一组值编程到第一组寄存器中。
在一些示例中，框804处的逻辑流程800可以将第二组值编程到存储器设备处的第二组寄存器，以从存储器设备的一个或多个RTT设置中建立针对用于打开或关闭相应RTT设置的ODT延迟定时(tODTL)的一个或多个设置。对于这些示例，程序逻辑722-1可以将第二组值编程到第二组寄存器中。
根据一些示例，框806处的逻辑流程800可将第一组值改变到第一组寄存器或将第二组值改变到第二组寄存器以调整在读或写操作期间存储器设备的信号完整性。对于这些示例，RTT逻辑722-2可以改变第一组值中的一个或多个值以调整信号完整性和/或tODTLon/off逻辑722-3可以改变第二组值中的一个或多个值，以便也调整信号完整性。
图9例示了第一存储介质的示例。如图9所示，第一存储介质包括存储介质900。存储介质900可以包括制品。在一些示例中，存储介质900可以包括任何非暂时性计算机可读介质或机器可读介质，诸如光学、磁性或半导体存储。存储介质900可以存储各种类型的计算机可执行指令，诸如用于实现逻辑流程800的指令。计算机可读或机器可读存储介质的示例可以包括能够存储电子数据的任何有形介质，包括易失性存储器或非易失性存储器、可移动或不可移动存储器、可擦除或不可擦除存储器、可写或可重写存储器等等。计算机可执行指令的示例可以包括任何合适类型的代码，诸如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码、面向对象代码、可视代码等。示例在这方面不受限制。
图10示出了示例计算平台1000。在一些示例中，如图10所示，计算平台1000可以包括存储器系统1030、处理组件1040、其他平台组件1050或通信接口1060。根据一些示例，计算平台1000可以在计算设备中实现。
根据一些示例，存储器系统1030可以包括控制器1032和存储器设备1034。对于这些示例，驻留在控制器1032处或位于控制器1032处的逻辑和/或特征可以执行用于装置700的至少一些处理操作或逻辑并且可以包括包括了存储介质900的存储介质。此外，存储器设备1034可以包括类似类型的易失性或非易失性存储器(未示出)，其在上面针对图1中所示的存储器设备100进行了描述。在一些示例中，控制器1032可以是与存储器设备1034相同的管芯的一部分。在其他示例中，控制器1032和存储器设备1034可以与处理器位于同一管芯或集成电路上(例如，包括在处理组件1040中)。在其他示例中，控制器1032可以在与存储器设备1034耦合的单独管芯或集成电路中。
根据一些示例，处理组件1040可以包括各种硬件元件、软件元件或两者的组合。硬件元件的示例可以包括设备、逻辑设备、组件、处理器、微处理器、电路、处理器电路、电路元件(例如晶体管、电阻器、电容器、电感器等)、集成电路、ASIC、可编程逻辑器件(PLD)、数字信号处理器(DSP)、FPGA/可编程逻辑、存储器单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等等。软件元件的示例可以包括软件组件、程序、应用、计算机程序、应用程序、系统程序、软件开发程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、程序、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。确定是否使用硬件元件和/或软件元件来实现示例可以根据任意数量的因素而变化，诸如期望的计算速率、功率水平、热容差、处理循环预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其他设计或性能约束，如给定示例所需要的。
在一些示例中，其他平台组件1050可以包括公共计算元件，诸如一个或多个处理器、多核处理器、协处理器、存储器单元、芯片组、控制器、外围设备、接口、振荡器、定时设备、视频卡、音频卡、多媒体I/O组件(例如，数字显示器)、电源等。与其他平台组件1050或存储系统1030相关联的存储器单元的示例可以包括但不限于，一个或多个高速存储器单元形式的各种类型的计算机可读和/或机器可读存储介质，诸如只读存储器(ROM)、RAM、DRAM、DDR DRAM、同步DRAM(SDRAM)、DDR SDRAM、SRAM、可编程ROM(PROM)、EPROM、EEPROM、闪存、铁电存储器、SONOS存储器、诸如铁电聚合物存储器之类的聚合物存储器、纳米线、FeTRAM或FeRAM、双向存储器、相变存储器、忆阻器、STT-MRAM、磁卡或光卡以及适用于存储信息的任何其他类型的存储介质。
在一些示例中，通信接口1060可以包括用于支持通信接口的逻辑和/或特征。对于这些示例，通信接口1060可以包括根据各种通信协议或标准进行操作以通过直接或网络通信链路进行通信的一个或多个通信接口。直接通信可以通过使用一个或多个行业标准(包括后代和变体)中描述的通信协议或标准通过直接接口来发生，行业标准例如为与SMBus规范、PCIe规范、NVMe规范、SATA规范、SAS规范或USB规范相关联的那些行业标准。网络通信可以通过使用通信协议或标准(例如IEEE公布的一个或多个以太网标准中所描述的协议或标准)通过网络接口发生。例如，一种这样的以太网标准可以包括IEEE 802.3-2012、具有冲突检测的载波侦听多路访问(CSMA/CD)访问方法和物理层规范，2012年12月发布(下文称为“IEEE 802.3”)。
计算平台1000可以是计算设备的一部分，该计算设备可以是例如用户设备、计算机、个人计算机(PC)、台式计算机、膝上型计算机、笔记本计算机、上网本计算机、平板电脑、智能电话、嵌入式电子产品、游戏平台、服务器、服务器阵列或服务器群、web服务器、网络服务器、互联网服务器、工作站、小型计算机、主机型计算机、超级计算机、网络设备、web设备、分布式计算系统、多处理器系统、基于处理器的系统或其组合。因此，在适当期望的情况下，可以在计算平台1000的各种实施例中包括或省略本文描述的计算平台1000的功能和/或特定配置。
可以使用分立电路、ASIC、逻辑门和/或单芯片架构的任何组合来实现计算平台1000的组件和特征。此外，计算平台1000的特征可以使用微控制器、可编程逻辑阵列和/或微处理器或适当合适的前述的任何组合来实现。注意，硬件、固件和/或软件元件可以在本文中统称或单独称为“逻辑”、“电路”或“电路系统”。
至少一个示例的一个或多个方面可以通过存储在代表处理器内的各种逻辑的至少一个机器可读介质上存储的代表性指令来实现，所述代表性指令在由机器、计算设备或系统读取时使机器、计算设备或系统来制造逻辑以执行本文描述的技术。这样的表示可以被存储在有形的机器可读介质上并且被提供给各种客户或制造设施以加载到实际制造逻辑或处理器的制造机器中。
可以使用硬件元件、软件元件或两者的组合来实现各种示例。在一些示例中，硬件元件可以包括设备、组件、处理器、微处理器、电路、电路元件(例如晶体管、电阻器、电容器、电感器等等)、集成电路、ASIC、PLD、DSP、FPGA、存储器单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等等。在一些示例中，软件元件的示例可以包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、程序、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。确定是否使用硬件元件和/或软件元件来实现示例可以根据任意数量的因素而变化，诸如期望的计算速率、功率水平、热容差、处理循环预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其他设计或性能约束，如根据给定实现所需要的。
一些示例可以包括制品或至少一种计算机可读介质。计算机可读介质可以包括用于存储逻辑的非暂时性存储介质。在一些示例中，非暂时性存储介质可以包括能够存储电子数据的一种或多种类型的计算机可读存储介质，包括易失性存储器或非易失性存储器、可移动或不可移动存储器、可擦除或不可擦除存储器、可写或可重写存储器等等。在一些示例中，逻辑可以包括各种软件元件，诸如软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。
根据一些示例，计算机可读介质可以包括用于存储或维护指令的非暂时性存储介质，所述指令当由机器、计算设备或系统执行时，使得机器、计算设备或系统根据所述的示例来执行方法和/或操作。指令可以包括任何合适类型的代码，例如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码等。指令可以根据预定义的计算机语言、方式或语法来实现，用于指示机器、计算设备或系统来执行某一功能。指令可以使用任何合适的高级、低级、面向对象、可视、编译和/或解释的编程语言来实现。
可以使用表达“一个示例”或“示例”及其衍生词来描述一些示例。这些术语意味着结合该示例描述的特定特征、结构或特性包括在至少一个示例中。在说明书中的各个地方的短语“在一个示例中”的出现不一定都指代同一示例。
可以使用表达“耦合”和“连接”以及它们的衍生词来描述一些示例。这些术语不一定是意在作为彼此的同义词。例如，使用术语“连接”和/或“耦合”的描述可以指示两个或更多个元件彼此直接物理或电接触。然而，术语“耦合”也可能意味着两个或更多个元件彼此不直接接触，但仍然彼此配合或相互作用。
以下示例涉及本文公开的技术的其它示例。
示例1.示例装置可以包括用于存储器设备的控制器，该控制器包括逻辑，逻辑的至少一部分可以包括硬件。逻辑可以将第一组值编程到存储器设备处的第一组寄存器，以在存储器设备处建立针对ODT的一个或多个RTT设置。该逻辑还可以将第二组值编程到存储器设备处的第二组寄存器，以建立用于打开或关闭来自针对存储器设备的一个或多个RTT设置中的相应RTT设置的针对tODTL的一个或多个设置。逻辑还可以将第一组值改变到第一组寄存器或将第二组值改变到第二组寄存器，以调整在读或写操作期间所述存储器设备的信号完整性。
示例2.示例1的装置，第一组值可以包括第一组值，所述第一组值包括RTT_PARK的第一电阻值、RTT_WR的第二电阻值、RTT_NOM_WR的第三电阻值或RTT_NOM_RD的第四电阻值。
示例3.示例2的装置，第二组值可包括用于响应于针对所述存储器设备的写命令而激活RTT_WR的电阻的针对tODTLon_WR的第一定时值、用于响应于针对存储器设备的写命令而停用RTT_WR的电阻的针对tODTLoff_WR的第二定时值、用于响应于不针对存储器设备的写命令而激活RTT_NOM_WR的电阻的针对tODTLon_WR_NT的第三定时值、用于响应于不针对存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第四定时值、用于响应于针对存储器设备的读命令而激活RTT_RD的电阻的针对tODTLon_RD的第五定时值、用于响应于针对存储器设备的读命令而停用RTT_RD的电阻的针对tODTLoff_RD的第六定时值、用于响应于不针对存储器设备的读命令而激活RTT_NOM_RD的电阻的针对tODTLon_RD_NT的第七定时值、用于响应于不针对存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第八定时值。
示例4.示例3的装置，针对tODTL的一个或多个设置可以打开或关闭基于时钟单元的相应的RTT设置，单独的时钟单元包括以下中的一个：单个时钟周期、单个时钟周期的一部分或多个时钟周期。
示例5.示例4的装置，用于改变第二组值的逻辑可以包括用于将一个或多个时钟单元加到所述第一、第二、第三、第四、第五、第六、第七或第八定时值中的一个或多个或将一个或多个时钟单元从所述第一、第二、第三、第四、第五、第六、第七或第八定时值中的一个或多个中减去的逻辑。
示例6.示例1的装置，第一组寄存器和第二组寄存器可以包括在用于存储器设备的模式寄存器中。
示例7.示例1的装置，存储器设备可以位于DIMM处。存储器设备可以包括在位于DIMM处的多排存储器设备中的一排中。
示例8.示例7的装置，DIMM可以是RDIMM、LRDIMM、FB-DIMM、UDIMM或SODIMM。
示例9.示例1的装置，存储器设备可以包括非易失性存储器或易失性存储器。
示例10.示例9的装置，易失性存储器可以是DRAM。
示例11.示例9的装置，非易失性存储器可以是三维交叉点存储器、使用硫属化物相变材料的存储器、多阈值级别NAND闪存、NOR闪存、单级或多级相变存储器(PCM)、电阻存储器、双向存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、结合了忆阻器技术的磁阻随机存取存储器(MRAM)存储器或自旋转移矩MRAM(STT-MRAM)。
示例12.一种示例方法可以包括在用于存储器设备的控制器处，将第一组值编程到存储器设备处的第一组寄存器，以在存储器设备处建立针对ODT的一个或多个RTT设置。该方法还可以包括将第二组值编程到所述存储器设备处的第二组寄存器以建立用于打开或关闭来自针对所述存储器设备的一个或多个RTT设置中的相应RTT设置的针对tODTL的一个或多个设置。该方法还可以包括将第一组值改变到第一组寄存器或将第二组值改变到第二组寄存器，以调整在读或写操作期间存储器设备的信号完整性。
示例13.示例12的方法，第一组值可以包括RTT_PARK的第一电阻值、RTT_WR的第二电阻值、RTT_NOM_WR的第三电阻值或RTT_NOM_RD的第四电阻值。
示例14.示例13的方法，第二组值可包括用于响应于针对所述存储器设备的写命令而激活RTT_WR的电阻的针对tODTLon_WR的第一定时值、用于响应于针对存储器设备的写命令而停用RTT_WR的电阻的针对tODTLoff_WR的第二定时值、用于响应于不针对存储器设备的写命令而激活RTT_NOM_WR的电阻的针对tODTLon_WR_NT的第三定时值、用于响应于不针对存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第四定时值、用于响应于针对存储器设备的读命令而激活RTT_RD的电阻的针对tODTLon_RD的第五定时值、用于响应于针对存储器设备的读命令而停用RTT_RD的电阻的针对tODTLoff_RD的第六定时值、用于响应于不针对存储器设备的读命令而激活RTT_NOM_RD的电阻的针对tODTLon_RD_NT的第七定时值、用于响应于不针对存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第八定时值。
示例15.示例14的方法，用于打开或关闭相应RTT设置的针对tODTL的一个或多个设置可以基于时钟单元，单独的时钟单元包括以下中的一个：单个时钟周期、单个时钟周期的一部分或多个时钟周期。
示例16.根据示例15的方法，第二组值可以将一个或多个时钟单元加到所述第一、第二、第三、第四、第五、第六、第七或第八定时值中的一个或多个或将一个或多个时钟单元从所述第一、第二、第三、第四、第五、第六、第七或第八定时值中的一个或多个中减去。
示例17.示例12的方法，第一组寄存器和第二组寄存器可以包括在用于存储器设备的模式寄存器中。
示例18.方法12，存储器设备可以位于DIMM处。存储器设备可以包括在位于DIMM处的多排存储器设备中的一排中。
示例19.示例18的方法，DIMM可以是RDIMM、LRDIMM、FB-DIMM、UDIMM或SODIMM。
示例20.示例12的方法，存储器设备可以包括非易失性存储器或易失性存储器。
示例21.如示例20所述的方法，易失性存储器可以是DRAM。
示例22.示例20的方法，非易失性存储器可以是三维交叉点存储器、使用硫属化物相变材料的存储器、多阈值级别NAND闪存、NOR闪存、单级或多级相变存储器(PCM)、电阻存储器、双向存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、结合了忆阻器技术的磁阻随机存取存储器(MRAM)存储器或自旋转移矩MRAM(STT-MRAM)。
示例23.至少一个机器可读介质的示例可以包括多个指令，其响应于由系统执行可以使得系统执行根据示例12至22中任一个的方法。
示例24.一种示例装置可包括用于执行示例12至22中任一示例的方法的单元。
示例25.一种示例系统可以包括DIMM。该系统还可以包括以多排布置的DIMM上的多个存储器设备。该系统还可以包括来自多个存储器设备中的存储器设备。存储器设备包括在多排中的一排中。存储器设备可以包括控制器，该控制器包括逻辑，其至少一部分可以是硬件。逻辑可以将第一组值编程到存储器设备处的第一组寄存器，以在存储器设备处建立针对ODT的一个或多个RTT设置。该逻辑还可以将第二组值编程到存储器设备处的第二组寄存器，以建立用于打开或关闭来自针对存储器设备的一个或多个RTT设置中的相应RTT设置的针对tODTL的一个或多个设置。逻辑还可以将所述第一组值改变到第一组寄存器或将第二组值改变到第二组寄存器，以调整在读或写操作期间存储器设备的信号完整性。
示例26.在示例25的系统中，第一组值可以包括RTT_PARK的第一电阻值、RTT_WR的第二电阻值、RTT_NOM_WR的第三电阻值或RTT_NOM_RD的第四电阻值。
示例27.示例26的系统，第二组值可包括用于响应于针对所述存储器设备的写命令而激活RTT_WR的电阻的针对tODTLon_WR的第一定时值、用于响应于针对存储器设备的写命令而停用RTT_WR的电阻的针对tODTLoff_WR的第二定时值、用于响应于不针对存储器设备的写命令而激活RTT_NOM_WR的电阻的针对tODTLon_WR_NT的第三定时值、用于响应于不针对存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第四定时值、用于响应于针对存储器设备的读命令而激活RTT_RD的电阻的针对tODTLon_RD的第五定时值、用于响应于针对存储器设备的读命令而停用RTT_RD的电阻的针对tODTLoff_RD的第六定时值、用于响应于不针对存储器设备的读命令而激活RTT_NOM_RD的电阻的针对tODTLon_RD_NT的第七定时值、用于响应于不针对存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第八定时值。
示例28.示例27的系统，用于打开或关闭相应RTT设置的针对tODTL的一个或多个设置可以基于时钟单元，单独的时钟单元包括单个时钟周期、单个时钟周期的一部分或多个时钟周期中的一个。
示例29.示例28的系统，用于改变第二组值的逻辑可以包括用于将一个或多个时钟单元加到所述第一、第二、第三、第四、第五、第六、第七或第八定时值中的一个或多个或将一个或多个时钟单元从所述第一、第二、第三、第四、第五、第六、第七或第八定时值中的一个或多个中减去的逻辑。
示例30.示例25的系统，第一组寄存器和第二组寄存器可以包括在用于存储器设备的模式寄存器中。
示例31.如示例25所述的系统，DIMM可以是RDIMM、LRDIMM、FB-DIMM、UDIMM或SODIMM。
示例32.如示例25所述的系统，所述多个存储器设备可以包括非易失性存储器或易失性存储器。
示例33.如示例32所述的系统，易失性存储器可以是DRAM。
示例34.示例32的系统，非易失性存储器包括三维交叉点存储器、使用硫属化物相变材料的存储器、多阈值级别NAND闪存、NOR闪存、单级或多级PCM、电阻存储器、双向存储器、纳米线存储器、FeTRAM、MRAM、结合了忆阻器技术的存储器或STT-MRAM。
要强调的是，提供本公开的摘要以符合37C.F.R.第1.72(b)节，要求摘要，可以允许读者快速确定技术公开的实质。应理解的是，摘要不用于解释或限制权利要求的范围或含义。此外，在前面的详细描述中，可以看出，为了简化本公开的目的，在单个实施例中将各种特征组合在一起。这种公开的方法不应被解释为反映所要求保护的示例要求比每个权利要求中明确叙述的更多特征的意图。相反，如以下权利要求所反映的那样，本发明的主题在于少于所公开的示例的所有特征。因此，以下权利要求被并入详细描述中，其中每个权利要求独立地作为单独的示例。在所附权利要求中，术语“包括(including)”和“其中(inwhich)”分别用作各自术语“包含(comprising)”和“在其中(wherein)”的通俗英语等同词。此外，术语“第一”、“第二”、“第三”等仅用作标签，并不意图对其对象施加数字要求。
尽管已经以特定于结构特征和/或方法动作的语言描述了主题，但是应当理解，所附权利要求中限定的主题不一定限于上述具体特征或动作。相反，上述具体特征和动作被公开为实现权利要求的示例形式。

Claims (19)

1.一种用于控制存储器设备的装置，包括：
用于存储器设备的控制器，其包括逻辑，所述逻辑的至少一部分包括硬件，所述逻辑用于：
将第一组值编程到所述存储器设备处的第一组寄存器，以在所述存储器设备处建立针对管芯上终止(ODT)的一个或多个内部电阻终止(RTT)设置，其中，所述第一组值包括RTT_PARK的第一电阻值、RTT_WR的第二电阻值、RTT_NOM_WR的第三电阻值或RTT_NOM_RD的第四电阻值；
将第二组值编程到所述存储器设备处的第二组寄存器，以建立用于打开或关闭来自针对所述存储器设备的一个或多个RTT设置中的相应RTT设置的针对ODT延迟定时(tODTL)的一个或多个设置，其中，所述第二组值包括用于响应于针对所述存储器设备的写命令而激活RTT_WR的电阻的针对tODTLon_WR的第一定时值、用于响应于针对所述存储器设备的写命令而停用RTT_WR的电阻的针对tODTLoff_WR的第二定时值、用于响应于不针对所述存储器设备的写命令而激活RTT_NOM_WR的电阻的针对tODTLon_WR_NT的第三定时值、用于响应于不针对所述存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第四定时值、用于响应于针对所述存储器设备的读命令而激活RTT_RD的电阻的针对tODTLon_RD的第五定时值、用于响应于针对所述存储器设备的读命令而停用RTT_RD的电阻的针对tODTLoff_RD的第六定时值、用于响应于不针对所述存储器设备的读命令而激活RTT_NOM_RD的电阻的针对tODTLon_RD_NT的第七定时值、用于响应于不针对所述存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第八定时值；
改变所述第一组寄存器的所述第一组值或改变所述第二组寄存器的所述第二组值，以调整在读或写操作期间所述存储器设备的信号完整性。
2.如权利要求1所述的装置，包括：用于打开或关闭相应的RTT设置的针对tODTL的所述一个或多个设置是基于时钟单元的，单独的时钟单元包括以下中的一个：单个时钟周期、单个时钟周期的一部分或多个时钟周期。
3.如权利要求2所述的装置，用于改变所述第二组值的所述逻辑包括将一个或多个时钟单元加到所述第一定时值、所述第二定时值、所述第三定时值、所述第四定时值、所述第五定时值、所述第六定时值、所述第七定时值或所述第八定时值中的一个或多个或将所述一个或多个时钟单元从所述第一定时值、所述第二定时值、所述第三定时值、所述第四定时值、所述第五定时值、所述第六定时值、所述第七定时值或所述第八定时值中的一个或多个中减去的逻辑。
4.如权利要求1所述的装置，包括所述第一组寄存器和所述第二组寄存器包括在用于所述存储器设备的模式寄存器中。
5.如权利要求1所述的装置，包括位于双列直插式存储器模块(DIMM)处的存储器设备，所述存储器设备包括在位于所述DIMM处的多排存储器设备中的一排中。
6.如权利要求5所述的装置，所述DIMM包括注册的DIMM(RDIMM)、负载减少的DIMM(LRDIMM)、完全缓冲的DIMM(FB-DIMM)、无缓冲的DIMM(UDIMM)或小外形(SODIMM)。
7.如权利要求1所述的装置，包括所述存储器设备包括非易失性存储器或易失性存储器，其中，所述易失性存储器包括动态随机存取存储器(DRAM)，所述非易失性存储器包括三维交叉点存储器、使用硫族化物相变材料的存储器、多阈值级别NAND闪存、NOR闪存、单级或多级相变存储器(PCM)、电阻式存储器、双向存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、包含忆阻器技术的磁阻随机存取存储器(MRAM)存储器或自旋转移矩MRAM(STT-MRAM)。
8.一种用于控制存储器设备的方法，包括：
在用于存储器设备的控制器处，将第一组值编程到所述存储器设备处的第一组寄存器，以在所述存储器设备处建立针对管芯上终止(ODT)的一个或多个内部电阻终止(RTT)设置，其中，所述第一组值包括RTT_PARK的第一电阻值、RTT_WR的第二电阻值、RTT_NOM_WR的第三电阻值或RTT_NOM_RD的第四电阻值；
将第二组值编程到所述存储器设备处的第二组寄存器以建立用于打开或关闭来自针对所述存储器设备的一个或多个RTT设置中的相应RTT设置的针对ODT延迟定时(tODTL)的一个或多个设置，其中，所述第二组值包括用于响应于针对所述存储器设备的写命令而激活RTT_WR的电阻的针对tODTLon_WR的第一定时值、用于响应于针对所述存储器设备的写命令而停用RTT_WR的电阻的针对tODTLoff_WR的第二定时值、用于响应于不针对所述存储器设备的写命令而激活RTT_NOM_WR的电阻的针对tODTLon_WR_NT的第三定时值、用于响应于不针对所述存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第四定时值、用于响应于针对所述存储器设备的读命令而激活RTT_RD的电阻的针对tODTLon_RD的第五定时值、用于响应于针对所述存储器设备的读命令而停用RTT_RD的电阻的针对tODTLoff_RD的第六定时值、用于响应于不针对所述存储器设备的读命令而激活RTT_NOM_RD的电阻的针对tODTLon_RD_NT的第七定时值、用于响应于不针对所述存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第八定时值；以及
改变所述第一组寄存器的所述第一组值或改变所述第二组寄存器的所述第二组值，以调整在读或写操作期间所述存储器设备的信号完整性。
9.如权利要求8所述的方法，包括：用于打开或关闭相应的RTT设置的针对tODTL的所述一个或多个设置是基于时钟单元的，单独的时钟单元包括以下中的一个：单个时钟周期、单个时钟周期的一部分或多个时钟周期。
10.如权利要求9所述的方法，改变所述第二组值包括将一个或多个时钟单元加到所述第一定时值、所述第二定时值、所述第三定时值、所述第四定时值、所述第五定时值、所述第六定时值、所述第七定时值或所述第八定时值中的一个或多个或将所述一个或多个时钟单元从所述第一定时值、所述第二定时值、所述第三定时值、所述第四定时值、所述第五定时值、所述第六定时值、所述第七定时值或所述第八定时值中的一个或多个中减去。
11.如权利要求8所述的方法，包括所述第一组寄存器和所述第二组寄存器包括在用于所述存储器设备的模式寄存器中。
12.如权利要求8所述的方法，包括位于双列直插式存储器模块(DIMM)处的存储器设备，所述存储器设备包括在位于所述DIMM处的多排存储器设备中的一排中。
13.至少一种包括多个指令的机器可读介质，所述多个指令响应于由系统执行而使得所述系统执行根据权利要求8至12中任一项所述的方法。
14.一种用于控制存储器设备的装置，所述装置包括用于执行权利要求8至12中任一项所述的方法的单元。
15.一种存储器系统，包括：
双列直插式存储器模块(DIMM)；
以多排布置的所述DIMM上的多个存储器设备；
来自所述多个存储器设备中的存储器设备，所述存储器设备包括在所述多排中的一排中，所述存储器设备包括控制器，所述控制器包括逻辑，所述逻辑的至少一部分包括硬件，所述逻辑用于：
将第一组值编程到所述存储器设备处的第一组寄存器，以在所述存储器设备处建立针对管芯上终止(ODT)的一个或多个内部电阻终止(RTT)设置，其中，所述第一组值包括RTT_PARK的第一电阻值、RTT_WR的第二电阻值、RTT_NOM_WR的第三电阻值或RTT_NOM_RD的第四电阻值；
将第二组值编程到所述存储器设备处的第二组寄存器，以建立用于打开或关闭来自针对所述存储器设备的一个或多个RTT设置中的相应RTT设置的针对ODT延迟定时(tODTL)的一个或多个设置，其中，所述第二组值包括用于响应于针对所述存储器设备的写命令而激活RTT_WR的电阻的针对tODTLon_WR的第一定时值、用于响应于针对所述存储器设备的写命令而停用RTT_WR的电阻的针对tODTLoff_WR的第二定时值、用于响应于不针对所述存储器设备的写命令而激活RTT_NOM_WR的电阻的针对tODTLon_WR_NT的第三定时值、用于响应于不针对所述存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第四定时值、用于响应于针对所述存储器设备的读命令而激活RTT_RD的电阻的针对tODTLon_RD的第五定时值、用于响应于针对所述存储器设备的读命令而停用RTT_RD的电阻的针对tODTLoff_RD的第六定时值、用于响应于不针对所述存储器设备的读命令而激活RTT_NOM_RD的电阻的针对tODTLon_RD_NT的第七定时值、用于响应于不针对所述存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第八定时值；
改变所述第一组寄存器的所述第一组值或改变所述第二组寄存器的所述第二组值，以调整在读或写操作期间所述存储器设备的信号完整性。
16.如权利要求15所述的系统，包括：用于打开或关闭相应的RTT设置的针对tODTL的所述一个或多个设置是基于时钟单元的，单独的时钟单元包括以下中的一个：单个时钟周期、单个时钟周期的一部分或多个时钟周期。
17.如权利要求15所述的系统，用于改变所述第二组值的所述逻辑包括将一个或多个时钟单元加到所述第一定时值、所述第二定时值、所述第三定时值、所述第四定时值、所述第五定时值、所述第六定时值、所述第七定时值或所述第八定时值中的一个或多个或将所述一个或多个时钟单元从所述第一定时值、所述第二定时值、所述第三定时值、所述第四定时值、所述第五定时值、所述第六定时值、所述第七定时值或所述第八定时值中的一个或多个中减去的逻辑。
18.如权利要求15所述的系统，包括所述第一组寄存器和所述第二组寄存器包括在用于所述存储器设备的模式寄存器中。
19.如权利要求15所述的系统，包括所述多个存储器设备包括非易失性存储器或易失性存储器，其中，所述易失性存储器包括动态随机存取存储器(DRAM)，所述非易失性存储器包括三维交叉点存储器、使用硫族化物相变材料的存储器、多阈值级别NAND闪存、NOR闪存、单级或多级相变存储器(PCM)、电阻式存储器、双向存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、包含忆阻器技术的磁阻随机存取存储器(MRAM)存储器或自旋转移矩MRAM(STT-MRAM)。
CN201780009831.7A 2016-03-04 2017-01-16 用于基于管芯终止的命令的技术 Active CN108604168B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210811188.2A CN115079955A (zh) 2016-03-04 2017-01-16 用于基于管芯终止的命令的技术

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662303707P 2016-03-04 2016-03-04
US62/303,707 2016-03-04
US15/200,981 US20170255412A1 (en) 2016-03-04 2016-07-01 Techniques for Command Based On Die Termination
US15/200,981 2016-07-01
PCT/US2017/013658 WO2017151229A1 (en) 2016-03-04 2017-01-16 Techniques for command based on die termination

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210811188.2A Division CN115079955A (zh) 2016-03-04 2017-01-16 用于基于管芯终止的命令的技术

Publications (2)

Publication Number Publication Date
CN108604168A CN108604168A (zh) 2018-09-28
CN108604168B true CN108604168B (zh) 2022-08-02

Family

ID=59723603

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780009831.7A Active CN108604168B (zh) 2016-03-04 2017-01-16 用于基于管芯终止的命令的技术
CN202210811188.2A Pending CN115079955A (zh) 2016-03-04 2017-01-16 用于基于管芯终止的命令的技术

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210811188.2A Pending CN115079955A (zh) 2016-03-04 2017-01-16 用于基于管芯终止的命令的技术

Country Status (6)

Country Link
US (1) US20170255412A1 (zh)
EP (1) EP3423932B1 (zh)
KR (2) KR20180113520A (zh)
CN (2) CN108604168B (zh)
TW (1) TWI713033B (zh)
WO (1) WO2017151229A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541018B2 (en) 2017-09-26 2020-01-21 Intel Corporation DDR memory bus with a reduced data strobe signal preamble timespan
US10692560B2 (en) 2018-06-06 2020-06-23 Intel Corporation Periodic calibrations during memory device self refresh
US10797700B2 (en) 2018-12-21 2020-10-06 Samsung Electronics Co., Ltd. Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
US11226762B2 (en) 2019-01-31 2022-01-18 Sony Group Corporation Memory command that specifies one of multiple possible write data values where the write data is not transported over a memory data bus
CN112817884A (zh) * 2019-11-15 2021-05-18 安徽寒武纪信息科技有限公司 一种存储器以及包括该存储器的设备
KR20210070557A (ko) 2019-12-05 2021-06-15 삼성전자주식회사 온-다이 터미네이션의 제어 방법 및 이를 수행하는 메모리 시스템
US11200190B2 (en) * 2020-04-21 2021-12-14 Innogrit Technologies Co., Ltd. Command based on-die termination for high-speed NAND interface
US11755246B2 (en) * 2021-06-24 2023-09-12 Advanced Micro Devices, Inc. Efficient rank switching in multi-rank memory controller

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770322A (zh) * 2004-11-01 2006-05-10 海力士半导体有限公司 具有芯片内建终结电路的半导体存储装置
EP2075703A4 (en) * 2006-10-18 2009-12-02 Canon Kk MEMORY CONTROL CIRCUIT, METHOD, AND INTEGRATED CIRCUIT
CN101692219A (zh) * 2002-11-20 2010-04-07 微米技术有限公司 通过模块上寄存器的主动终止控制
CN102446546A (zh) * 2010-09-30 2012-05-09 海力士半导体有限公司 产生片内终结信号的电路和方法及使用它的半导体装置
CN104054133A (zh) * 2012-01-20 2014-09-17 英特尔公司 经由每dram可寻址性模式的多用途寄存器编程

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100565490C (zh) * 2002-11-20 2009-12-02 微米技术有限公司 通过模块上寄存器的主动终止控制
US7894260B2 (en) * 2003-01-03 2011-02-22 Samsung Electronics Co., Ltd. Synchronous semiconductor memory device having on-die termination circuit and on-die termination method
US7286436B2 (en) * 2004-03-05 2007-10-23 Netlist, Inc. High-density memory module utilizing low-density memory components
KR100604843B1 (ko) * 2004-03-26 2006-07-31 삼성전자주식회사 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
US8169233B2 (en) * 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
KR100805696B1 (ko) * 2005-09-29 2008-02-21 주식회사 하이닉스반도체 반도체 메모리 장치
US7414426B2 (en) * 2005-12-07 2008-08-19 Intel Corporation Time multiplexed dynamic on-die termination
WO2008079911A1 (en) * 2006-12-21 2008-07-03 Rambus Inc. Dynamic on-die termination of address and command signals
KR100857854B1 (ko) * 2007-01-10 2008-09-10 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
US20080197877A1 (en) * 2007-02-16 2008-08-21 Intel Corporation Per byte lane dynamic on-die termination
US7872936B2 (en) * 2008-09-17 2011-01-18 Qimonda Ag System and method for packaged memory
JP2010192030A (ja) * 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
KR101789077B1 (ko) * 2010-02-23 2017-11-20 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법
US9239806B2 (en) * 2011-03-11 2016-01-19 Micron Technology, Inc. Systems, devices, memory controllers, and methods for controlling memory
KR101964261B1 (ko) * 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
US9111671B2 (en) * 2012-05-23 2015-08-18 Invensas Corporation On-chip impedance network with digital coarse and analog fine tuning
US9780782B2 (en) * 2014-07-23 2017-10-03 Intel Corporation On-die termination control without a dedicated pin in a multi-rank system
KR102219451B1 (ko) * 2014-09-22 2021-02-24 삼성전자주식회사 스토리지 컨트롤러, 이의 동작 방법 및 이를 포함하는 솔리드 스테이트 디스크

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692219A (zh) * 2002-11-20 2010-04-07 微米技术有限公司 通过模块上寄存器的主动终止控制
CN1770322A (zh) * 2004-11-01 2006-05-10 海力士半导体有限公司 具有芯片内建终结电路的半导体存储装置
EP2075703A4 (en) * 2006-10-18 2009-12-02 Canon Kk MEMORY CONTROL CIRCUIT, METHOD, AND INTEGRATED CIRCUIT
CN102446546A (zh) * 2010-09-30 2012-05-09 海力士半导体有限公司 产生片内终结信号的电路和方法及使用它的半导体装置
CN104054133A (zh) * 2012-01-20 2014-09-17 英特尔公司 经由每dram可寻址性模式的多用途寄存器编程

Also Published As

Publication number Publication date
EP3423932B1 (en) 2021-05-05
KR20180113520A (ko) 2018-10-16
EP3423932A1 (en) 2019-01-09
US20170255412A1 (en) 2017-09-07
WO2017151229A1 (en) 2017-09-08
CN108604168A (zh) 2018-09-28
TW201735041A (zh) 2017-10-01
KR20230154286A (ko) 2023-11-07
EP3423932A4 (en) 2019-11-13
TWI713033B (zh) 2020-12-11
CN115079955A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
CN108604168B (zh) 用于基于管芯终止的命令的技术
US10592445B2 (en) Techniques to access or operate a dual in-line memory module via multiple data channels
CN108780421B (zh) 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术
CN108604167B (zh) 用于写零操作的技术
CN108701105B (zh) 存储装置、存储方法及存储系统
US20200066325A1 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
US20170371785A1 (en) Techniques for Write Commands to a Storage Device
US11216386B2 (en) Techniques for setting a 2-level auto-close timer to access a memory device
CN108780427B (zh) 用于促使内容模式被存储到存储器装置的存储器单元的技术
US9659626B1 (en) Memory refresh operation with page open
US20230317182A1 (en) Dynamic program caching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant