CN108595889B - 一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法 - Google Patents

一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法 Download PDF

Info

Publication number
CN108595889B
CN108595889B CN201810443033.1A CN201810443033A CN108595889B CN 108595889 B CN108595889 B CN 108595889B CN 201810443033 A CN201810443033 A CN 201810443033A CN 108595889 B CN108595889 B CN 108595889B
Authority
CN
China
Prior art keywords
resistance
wiring
curve
shortest path
resistance curve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810443033.1A
Other languages
English (en)
Other versions
CN108595889A (zh
Inventor
张亚东
杨祖声
陆涛涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Huada Empyrean Software Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huada Empyrean Software Co Ltd filed Critical Huada Empyrean Software Co Ltd
Priority to CN201810443033.1A priority Critical patent/CN108595889B/zh
Publication of CN108595889A publication Critical patent/CN108595889A/zh
Application granted granted Critical
Publication of CN108595889B publication Critical patent/CN108595889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供的一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法，包括以下步骤：1）进行轨道布线，对布线电阻曲线分析，获得电阻曲线可行域；2）采用迪杰斯特拉算法，计算最小电阻曲线的起点和终点之间的最短路径，获得最优电阻曲线；3）根据所述最优电阻曲线，计算每根布线的目标电阻值；4）根据所述目标电阻值，插入“弓”字形单元。本发明的电阻补偿技术方案可以在有限制的条件上对异形面板的轨道布线进行电阻补偿，使其相邻布线电阻差异最小。

Description

一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法
技术领域
本发明属于平板显示EDA设计工具领域，尤其涉及一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法。
背景技术
对于异形面板设计厂商，TFT源极和IC之间利用轨道布线进行布线，布线紧贴弧形像素区，节省空间。但由于布线之间长度不一，导致每段布线电阻不同，影响IC信号的传导。在大屏面板领域，像素区轮廓一般为矩形，IC端口和TFT源极端口一般都在一条水平线上，设计人员可以使用等电阻布线器进行布线，调节IC端口和TFT源极端口引出的竖直段，并且在竖直段添加“弓”字形单元调节布线长度，从而调节布线电阻，最终确保所有布线电阻在一定的误差范围内保持一致。而在异形设计领域，像素区轮廓可以为圆形、椭圆形、圆角矩形等不规则图形，TFT源极端口一般不在一条水平线上，呈弧线分布，而异形布线为了确保布线空间占用最小，每一根布线的点链大部分都是沿着像素区，斜段部分较多，竖直段所占比例较小。即使如此，为了尽量均衡IC信号传递的速率，其实还可以在轨道布线整体轮廓不变的情况下，在有限的布线竖直段（TFT源极引出的竖直段和IC端口引出的竖直段）内插入“弓”字形单元调节电阻，尽量减小相邻布线电阻的差异，即dev。
为了在有限条件下实现dev的最小化，我们设计了一种基于轨道布线的电阻补偿方法。
发明内容
为了解决现有技术中存在的不足，本发明的目的在于提供一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法，以在有限制的条件上对异形面板的轨道布线进行电阻补偿，使其相邻布线电阻差异最小。
为实现上述目的，提供的本发明提供的一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法，其特征在于，包括以下步骤：
1）进行轨道布线，对布线电阻曲线分析，获得电阻曲线可行域；
2）采用迪杰斯特拉算法，计算最小电阻曲线的起点和终点之间的最短路径，获得最优电阻曲线；
3）根据所述最优电阻曲线，计算每根布线的目标电阻值；
4）根据所述目标电阻值，插入“弓”字形单元。
进一步地，步骤1）中的电阻曲线可行域为原始电阻曲线、极值电阻曲线和左右竖直边界所围成的区域。
进一步地，所述步骤2）进一步包括以下步骤：
根据可行域多边形的每一个节点与其余节点的连线是否在完全在可行域多边形内的关系，构建可视图G=(V,E)；
定义最小电阻曲线的左顶点和右顶点分别为起点和终点；
对G执行迪杰斯特拉算法，得到最短路径，获得最优电阻曲线。
进一步地，插入“弓”字形单元调节电阻的位置为轨道布线的TFT源极引出的竖直段和IC端口引出的竖直段区域内。
进一步地，“弓”字形单元的摆幅要始终远离像素，和像素区同层金属保持最小间距。
本发明的电阻补偿技术方案可以在有限制的条件上对异形面板的轨道布线进行电阻补偿，使其相邻布线电阻差异最小。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的实施方式的轨道布线结果；
图2为根据本发明的实施方式的图1中轨道布线的电阻曲线；
图3为根据本发明的实施方式的在轨道布线中插入“弓”字形单元调节电阻的局部示意图；
图4为根据本发明的实施方式的在轨道布线中插入“弓”字形单元调节电阻的又一局部示意图；
图5为根据本发明的实施方式的图1中轨道布线的电阻曲线与在轨道布线中插满“弓”字形单元调节电阻之后的轨道布线的电阻曲线图；
图6为根据本发明的实施方式的起点和终点之间的最短路径示意图；
图7为根据本发明的实施方式的布线工艺层设置示意图；
图8为根据本发明的实施方式的端口选择页面示意图；
图9为根据本发明的实施方式的高级选项设置示意图；
图10为根据本发明的实施方式的DATA与IC之间的预连线示意图；
图11为根据本发明的实施方式的布线结果示意图；
图12为根据本发明的实施方式的电阻报表；
图13为根据本发明的实施方式的电阻补偿曲线。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
首先在TFT源极与IC之间进行轨道布线，此处不再详述，布线结果如图1所示。分析此时的布线电阻曲线，如图2所示，可以发现此曲线存在很多阶跃的部分，即局部dev相差过大，在方块电阻为0.1Ω/sq的条件下，最大dev可以达到11.6Ω，不符合面板IC信号的传输设计要求。（方块电阻，又叫薄层电阻、面电阻，是指表面为正方形导电薄层的电阻值，它与正方形薄层边长无关，而与薄层电阻率和厚度有关。）
为了调节整体布线间的电阻差异，我们可以在TFT源极引出的竖直段和IC端口引出的竖直段区域内插入“弓”字形单元调节电阻，并且为了与像素区同层金属保持最小间距，“弓”字形单元的摆幅要始终远离像素，布线局部效果如图3、图4所示。
如果将竖直段区域插满“弓”字形单元，那么所有布线的电阻会达到自身的电阻极值，此时的电阻曲线如图5中的上部曲线所示，可以发现插满“弓”字形单元的电阻曲线也有很多阶跃跳变，但是整体电阻数值有所上升。因此我们要在布线电阻的可调节区域内找到一条dev最小的曲线。从图5中可以看出，原始电阻曲线（即下部曲线）、极值电阻曲线（即上部曲线）和左右竖直边界所围成的区域即为此问题的可行域。根据原始电阻曲线、插满“弓”字形单元的电阻曲线构建电阻曲线可行域；
假设可行域足够大，则dev可以调节为0Ω，那么电阻曲线将会是一根水平直线，则电阻曲线长度为n-1。若存在dev，则电阻曲线长度为
Figure 319348DEST_PATH_IMAGE002
，也可以写为(n-1)F，F为dev带来的影响因子，那么求dev最小化的问题则转换为在可行域内电阻曲线长度最小化的问题。
求最短路径业界存在经典算法，即图论中的迪杰斯特拉算法。本发明利用迪杰斯特拉算法求解最小路径的算法如下：
1.构建可视图G=(V,E)，其中，G是一个二元组，是用于描述节点与节点之间关系的数学对象，V为节点集合，E为节点之间的边集合。遍历可行域多边形的每一个节点，判断其余n-1个节点与它的连线是否在完全在可行域多边形内，若存在，则建立该节点与它的连接关系。
2.定义最小电阻曲线（最小电阻曲线为没有插入“弓”字形单元时布线的电阻曲线）的左顶点和右顶点分别为起点和终点，对G执行迪杰斯特拉算法，即可得到最短路径。
算法运行完成，得到起点和终点之间的最短路径，如图6所示，可行域多边形内的折线即为最优电阻曲线。随后求得每根布线在曲线上对应的交点作为每根布线的目标电阻值，最后根据每根的目标电阻值插入合适的“弓”字形单元，完成电阻补偿。完成电阻补偿后的电阻曲线图如图6所示。
在插入“弓”字形单元调节电阻时，应注意以下2点：1）在轨道布线的TFT源极引出的竖直段和IC端口引出的竖直段区域内插入“弓”字形单元调节电阻；2）“弓”字形单元的摆幅要始终远离像素，这样可以和像素区同层金属保持最小间距。
实施例1
下面结合一个具体的实施例，说明根据本发明的方法的布线方法，步骤如下：
（1）启动轨道布线命令，并设置布线参数；
图7为布线工艺层设置，图8为端口选择页面，图9为高级选项设置，如图所示，在Aether FPD工具中启动Rail Routing命令，在相应页面中设置参数。
（2）选择需要进行布线操作的两组端口；
图10为DATA与IC之间的预连线示意图。
（3）生成Guide Line；
在选择好端口之后，布线器会根据Active Area的工艺层自动生成Guide line图形，会提示“Guide line selected.”。
（4）点击OK完成布线；
图11为根据本发明的布线结果示意图，图12为电阻报表，图13为电阻补偿曲线。
本发明在保证TFT源极与IC之间布线空间最小的情况下，尽量减少了相邻布线之间的电阻差异。
本电阻补偿技术方案可以在有限制的条件上对异形面板的轨道布线进行电阻补偿，使其相邻布线电阻差异最小。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法，其特征在于，包括以下步骤：
1）进行轨道布线，对布线电阻曲线分析，获得电阻曲线可行域；
2）采用迪杰斯特拉算法，计算最小电阻曲线的起点和终点之间的最短路径，获得最优电阻曲线；
3）根据所述最优电阻曲线，计算每根布线的目标电阻值；
4）根据所述目标电阻值，插入“弓”字形单元；
所述步骤2）进一步包括以下步骤：
根据可行域多边形的每一个节点与其余节点的连线是否完全在可行域多边形内的关系，构建可视图G=(V,E)，其中，G是一个二元组，是用于描述节点与节点之间关系的数学对象，V为节点集合，E为节点之间的边集合；
定义最小电阻曲线的左顶点和右顶点分别为起点和终点；
对G执行迪杰斯特拉算法，得到最短路径，获得最优电阻曲线。
2.根据权利要求1所述的基于迪杰斯特拉最短路径的轨道布线电阻补偿方法，其特征在于，步骤1）中的电阻曲线可行域为原始电阻曲线、极值电阻曲线和左右竖直边界所围成的区域。
3.根据权利要求1所述的基于迪杰斯特拉最短路径的轨道布线电阻补偿方法，其特征在于，插入“弓”字形单元调节电阻的位置为轨道布线的TFT源极引出的竖直段和IC端口引出的竖直段区域内。
4.根据权利要求1所述的基于迪杰斯特拉最短路径的轨道布线电阻补偿方法，其特征在于，“弓”字形单元的摆幅要始终远离像素，和像素区同层金属保持最小间距。
CN201810443033.1A 2018-05-10 2018-05-10 一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法 Active CN108595889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810443033.1A CN108595889B (zh) 2018-05-10 2018-05-10 一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810443033.1A CN108595889B (zh) 2018-05-10 2018-05-10 一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法

Publications (2)

Publication Number Publication Date
CN108595889A CN108595889A (zh) 2018-09-28
CN108595889B true CN108595889B (zh) 2020-04-07

Family

ID=63636997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810443033.1A Active CN108595889B (zh) 2018-05-10 2018-05-10 一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法

Country Status (1)

Country Link
CN (1) CN108595889B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110765563B (zh) * 2019-10-08 2023-05-23 杭州阳斯信息技术有限公司 一种基于多个必经点最短路径的配电网自动布线方法
CN112632899B (zh) * 2020-12-30 2022-05-24 上海华大九天信息科技有限公司 一种均衡电阻的布线方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499639A (zh) * 2002-11-08 2004-05-26 ��ʽ���������Ƽ� 有效设计内部布线的半导体存储装置
CN1538514A (zh) * 2003-04-18 2004-10-20 索尼株式会社 半导体装置
CN107239617A (zh) * 2017-06-06 2017-10-10 北京华大九天软件有限公司 一种异形版图中基于轨道的紧凑布线方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030043757A1 (en) * 2001-08-15 2003-03-06 Jason White Optimizing switch device route transitions
CN104750888A (zh) * 2013-12-30 2015-07-01 北京华大九天软件有限公司 一种版图中两组垂直端口之间直角等宽度连接的布线方法
CN104166284B (zh) * 2014-08-27 2018-01-09 深圳市华星光电技术有限公司 液晶显示面板及其扇形区域
CN105514134B (zh) * 2016-01-04 2018-06-29 京东方科技集团股份有限公司 一种显示面板和显示装置
CN106448587B (zh) * 2016-10-08 2019-09-20 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN106990869B (zh) * 2017-04-07 2019-09-24 上海天马微电子有限公司 触控显示面板和触控显示装置
CN107102488A (zh) * 2017-04-25 2017-08-29 深圳市华星光电技术有限公司 一种扇出导线结构及显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499639A (zh) * 2002-11-08 2004-05-26 ��ʽ���������Ƽ� 有效设计内部布线的半导体存储装置
CN1538514A (zh) * 2003-04-18 2004-10-20 索尼株式会社 半导体装置
CN107239617A (zh) * 2017-06-06 2017-10-10 北京华大九天软件有限公司 一种异形版图中基于轨道的紧凑布线方法

Also Published As

Publication number Publication date
CN108595889A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
CN108595889B (zh) 一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法
US9672316B2 (en) Integrated circuit manufacture using direct write lithography
CN106407497B (zh) 用以调整电路符号的方法及系统
US8201128B2 (en) Method and apparatus for approximating diagonal lines in placement
CN107239617B (zh) 一种异形版图中基于轨道的紧凑布线方法
US9785740B2 (en) Computer implemented system and method for modifying a layout of standard cells defining a circuit component
JP2006323643A (ja) 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法
CN106679684A (zh) 自动化作业设备路径规划方法与系统
CN104965325A (zh) 一种阵列基板、其修复方法、显示面板及显示装置
US9454633B2 (en) Via placement within an integrated circuit
CN111428435A (zh) 一种集成电路版图功耗优化方法及装置
CN105137682A (zh) 扇出结构及电子装置
CN105740518A (zh) 一种fpga的资源布局方法及装置
CN104765897A (zh) 一种双向增加布线长度的等电阻布线方法
CN107895725B (zh) 一种基于轨道同时连接源极栅极的紧凑布线方法
CN114611452A (zh) 基于电路原理图在版图中自动生成Sub Cell的方法
CN104951594B (zh) 集成电路的布线方法以及集成电路结构
US8990756B2 (en) Gateway model routing with slits on wires
CN109684754B (zh) 一种异形版图中基于轨道的斜端口布线方法
CN107153726A (zh) 一种等厚度不规则形状导电材料的电阻计算方法
US7856610B2 (en) Method and apparatus for semiconductor integrated circuit
US6846992B2 (en) Power plane splitting using a contour method
CN115048900A (zh) 一种集成电路版图的拐角填充方法、装置及计算机设备
TWI406144B (zh) 具有對目的點之最小化距離之曼哈頓路由
CN109657254B (zh) 校正电路板上信号线布局的系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Patentee after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.