CN108573916B - 集成电路器件 - Google Patents

集成电路器件 Download PDF

Info

Publication number
CN108573916B
CN108573916B CN201810124015.7A CN201810124015A CN108573916B CN 108573916 B CN108573916 B CN 108573916B CN 201810124015 A CN201810124015 A CN 201810124015A CN 108573916 B CN108573916 B CN 108573916B
Authority
CN
China
Prior art keywords
metal
conductive
cap layer
layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810124015.7A
Other languages
English (en)
Other versions
CN108573916A (zh
Inventor
朴水贤
金永培
安商熏
姜成进
徐训硕
吴赫祥
李禹镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170029609A external-priority patent/KR102217242B1/ko
Priority claimed from KR1020170029610A external-priority patent/KR102248788B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108573916A publication Critical patent/CN108573916A/zh
Application granted granted Critical
Publication of CN108573916B publication Critical patent/CN108573916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供了集成电路器件。一种集成电路器件包括金属膜和覆盖金属膜的顶表面的复合盖层。金属膜包含第一金属，并穿过形成在基板之上的绝缘膜的至少一部分。复合盖层包括覆盖金属膜的顶表面的导电合金盖层以及覆盖导电合金盖层的顶表面和绝缘膜的顶表面的绝缘盖层。导电合金盖层包含半导体元素和不同于第一金属的第二金属。绝缘盖层包含第三金属。

Description

集成电路器件
技术领域
本发明构思的示范性实施方式涉及一种集成电路器件以及制造该集成电路器件的方法，更具体地，涉及包括金属布线层的集成电路器件以及制造该集成电路器件的方法。
背景技术
随着技术的进步，集成电路器件正迅速地变得更加按比例缩小。因此，集成电路器件中包括的金属布线层的线宽度和节距正在减小。在这方面，抑制金属布线层的电阻增加和电流泄漏以及抑制金属的电迁移可以防止或减少集成电路器件的时间依赖介电击穿(TDDB)，从而提高集成电路器件的可靠性和使用寿命。
发明内容
本发明构思的示范性实施方式提供一种具有金属布线结构的集成电路器件，该金属布线结构能够通过抑制金属布线层的电阻增加和电流泄露并通过抑制金属的电迁移而提高可靠性。
本发明构思的示范性实施方式提供一种制造集成电路器件的方法，该集成电路器件具有能够通过抑制金属布线层的电阻增加和电流泄露并通过抑制金属的电迁移而提高可靠性的金属布线结构。
根据本发明构思的一示范性实施方式，一种集成电路器件包括：金属膜，包含第一金属并穿过形成在基板之上的绝缘膜的至少一部分；以及复合盖层，覆盖金属膜的顶表面。复合盖层包括覆盖金属膜的顶表面的导电合金盖层。导电合金盖层包括半导体元素和不同于第一金属的第二金属。绝缘盖层覆盖导电合金盖层的顶表面和绝缘膜的顶表面。
根据本发明构思的一示范性实施方式，一种集成电路器件包括：金属膜，包含第一金属并穿过形成在基板之上的绝缘膜的至少一部分；以及复合盖层，覆盖金属膜的顶表面。复合盖层包括：第一导电合金盖层，包含第一半导体元素和不同于第一金属的第二金属；第二导电合金盖层，包含第一金属和第二半导体元素并设置在金属膜和第一导电合金盖层之间；以及绝缘盖层，覆盖绝缘膜和第一导电合金盖层。
根据本发明构思的一示范性实施方式，一种集成电路器件包括：形成在基板之上的第一绝缘膜；穿过第一绝缘膜的至少一部分的多个导电层；以及第二绝缘膜，形成在第一绝缘膜和所述多个导电层之上。所述多个导电层的每个包括：包含第一金属的金属膜；围绕金属膜的底表面和侧壁的导电的阻挡膜；以及覆盖金属膜的顶表面和导电的阻挡膜的顶表面的复合盖层。复合盖层包括：第一导电合金盖层，包含第一半导体元素和不同于第一金属的第二金属；第二导电合金盖层，包含第一金属和第二半导体元素并设置在金属膜和第一导电合金盖层之间；以及绝缘盖层，覆盖第一绝缘膜和第一导电合金盖层。被绝缘盖层和第二绝缘膜围绕的空气间隙设置在所述多个导电层当中的两个相邻的导电层之间。
根据本发明构思的一示范性实施方式，一种制造集成电路器件的方法包括通过蚀刻设置在基板上的绝缘膜而形成第一孔。该方法还包括在第一孔内形成包含第一金属的金属膜。该方法还包括在金属膜之上形成包括不同于第一金属的第二金属的第一导电盖层。该方法还包括通过在包括第一半导体元素的气体环境下退火第一导电盖层而由第一导电盖层形成包含第一半导体元素的第一导电合金盖层。该方法还包括在第一导电合金盖层和绝缘膜之上形成包含第二金属的绝缘盖层。
附图说明
通过参照附图详细描述本发明构思的示范性实施方式，本发明构思的以上和其它的特征将变得更加明显，附图中：
图1至图10是根据本发明构思的示范性实施方式的集成电路器件的部件的剖视图。
图11A至图11J是示出根据本发明构思的一示范性实施方式的制造集成电路器件的方法的剖视图。
图12A至图12C是示出根据本发明构思的一示范性实施方式的制造集成电路器件的方法的剖视图。
图13A至图13C是示出根据本发明构思的一示范性实施方式的制造集成电路器件的方法的剖视图。
图14和图15是根据本发明构思的示范性实施方式的集成电路器件的部件的剖视图。
图16A至图16E是示出根据本发明构思的一示范性实施方式的制造集成电路器件的方法的剖视图。
图17A是根据本发明构思的一示范性实施方式的集成电路器件的部件的布局图。
图17B是根据本发明构思的一示范性实施方式的沿着图17A的线B-B'截取的剖视图。
图17C是根据本发明构思的一示范性实施方式的沿着图17A的线C-C'截取的剖视图。
具体实施方式
在下文将参照附图更全面地描述本发明构思的示范性实施方式。相同的附图标记可以在整个附图中指示相同的元件。
为了描述的方便，这里可以使用空间关系术语诸如“在……之下”、“在……以下”、“下”、“在……下面”、“在……之上”、“上”等来描述一个元件或特征与另一个(些)元件或特征如附图所示的关系。将理解，除了附图中绘出的取向之外，空间关系术语旨在涵盖装置在使用或操作中的不同取向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“以下”或“下面”或“之下”的元件将会取向为在其它元件或特征“之上”。因此，示范性术语“在……下面”和“在……之下”可以涵盖之上和之下两种取向。
将理解，当一部件诸如膜、区域、层或元件被称为“在”另一部件上、“连接到”、“联接到”或“邻近于”另一部件时，它可以直接在所述另一部件上、直接连接到、联接到或邻近于所述另一部件，或者可以存在居间的部件。还将理解，当一部件被称为“在”两个部件“之间”时，它可以是在这两个部件之间的唯一部件，或者也可以存在一个或更多个居间部件。还将理解，当一部件被称为“覆盖”或“围绕”另一部件时，它可以是覆盖或围绕所述另一部件的唯一部件，或者一个或更多个居间部件也可以覆盖或围绕所述另一部件。
还将理解，当一部件被描述为围绕或覆盖另一部件时，根据附图中的部件的例示，该部件可以完全或部分地围绕或覆盖所述另一部件。
还将理解，术语“第一”、“第二”、“第三”等在这里用于将一个元件与另一元件区别开，所述元件不受这些术语限制。因此，在一示范性实施方式中的“第一”元件可以在另一示范性实施方式中被描述为“第二”元件。
图1是根据本发明构思的一示范性实施方式的集成电路器件100的部件的剖视图。
参照图1，集成电路器件100包括金属膜136。金属膜136包含第一金属并穿过形成在基板110之上的第一绝缘膜124的至少一部分。集成电路器件100还包括覆盖金属膜136的顶表面的复合盖层CC1。
复合盖层CC1包括包含第二金属和第一半导体元素的第一导电合金盖层140A和覆盖第一导电合金盖层140A的绝缘盖层150。绝缘盖层150与金属膜136间隔开。第一导电合金盖层140A设置在绝缘盖层150和金属膜136之间。这里使用的术语“合金”表示由不同类型的金属的组合形成的材料或者由金属和除了金属之外的元素的组合形成的材料。
根据一示范性实施方式，第一金属可以是铜(Cu)、钨(W)、钴(Co)、钌(Ru)、锰(Mn)、钛(Ti)或钽(Ta)。金属膜136可以由Cu、W、Co、Ru、Mn、Ti或Ta形成。第二金属是不同于第一金属的金属。例如，第二金属可以是Co、镍(Ni)、Ta、Ru、W、Mn或其组合。第一导电合金盖层140A可以由金属或合金形成。第一半导体元素可以是硅(Si)和锗(Ge)中的至少一种。
根据一示范性实施方式，第一导电合金盖层140A由用MxAy表示的材料形成，其中M表示金属，A表示Si或Ge，x表示从1到6的整数，y表示从1到10的整数。例如，第一导电合金盖层140A可以由CoSi、CoSi2、Co2Si、Co3Si、CoGe、CoGe2、Co5Ge3、Co5Ge7或Co4Ge形成。然而，第一导电合金盖层140A不限于此。
在一示范性实施方式中，绝缘盖层150具有包括第一绝缘盖层152和第二绝缘盖层154的多层结构，第一绝缘盖层152包含金属，第二绝缘盖层154不包含金属。第一绝缘盖层152可以由例如铝氮化物(AlN)、铝氮氧化物(AlON)、铝氧化物(AlO)或铝碳氧化物(AlOC)形成。第二绝缘盖层154可以由例如硅碳化物(SiC)、硅氮化物(SiN)、氮掺杂的硅碳化物(SiC:N)或硅碳氧化物(SiOC)形成。
在一示范性实施方式中，金属膜136的底表面和侧壁被导电的阻挡膜132围绕。导电的阻挡膜132可以包括不同于第一金属和第二金属的第三金属。第三金属可以是例如Ta或Ti。例如，导电的阻挡膜132可以由Ta、TaN、Ti、TiN或其组合形成。在一示范性实施方式中，第一导电合金盖层140A延伸以覆盖金属膜136的顶表面和导电的阻挡膜132的最上表面。在一示范性实施方式中，金属衬层134设置在金属膜136和导电的阻挡膜132之间。根据一示范性实施方式，金属衬层134可以由第二金属形成。例如，金属衬层134可以是Co衬层或Ta衬层。例如，在一示范性实施方式中，当第一导电合金盖层140A包括Co时，金属衬层134是Co衬层。然而，本发明构思的示范性实施方式不限于此。
在一示范性实施方式中，基板110包括元素半导体诸如Si或Ge、或者化合物半导体诸如SiGe、SiC、镓砷化物(GaAs)、铟砷化物(InAs)或铟磷化物(InP)。在一示范性实施方式中，基板110包括导电区域。在一示范性实施方式中，导电区域包括杂质掺杂的阱、杂质掺杂的结构或导电层。基板110可以例如包括电路器件，诸如栅结构、杂质区和接触插塞。
在一示范性实施方式中，第一蚀刻停止层112、下绝缘膜114以及穿过下绝缘膜114和第一蚀刻停止层112的下导电膜120设置在基板110之上。在一示范性实施方式中，第一蚀刻停止层112由具有与下绝缘膜114不同的蚀刻选择性的材料形成。例如，第一蚀刻停止层112可以由SiN层、碳掺杂的SiN层或碳掺杂的SiON层形成。根据一示范性实施方式，第一蚀刻停止层112包括金属氮化物层，诸如AlN层。根据一示范性实施方式，下绝缘膜114是硅氧化物膜。例如，下绝缘膜114可以由基于硅氧化物的材料诸如等离子体增强氧化物(PEOX)、正硅酸乙酯(TEOS)、硼TEOS(BTEOS)、磷TEOS(PTEOS)、硼磷TEOS(BPTEOS)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)或硼磷硅酸盐玻璃(BPSG)形成。根据一示范性实施方式，下绝缘膜114是具有从约2.2至约3.0的低介电常数K的低电介质膜，诸如例如SiOC膜或SiCOH膜。在一示范性实施方式中，下导电膜120是包括金属膜和围绕金属膜的导电的阻挡膜的布线层。金属膜可以由例如Cu、W、Al或Co形成。导电的阻挡膜可以由例如Ta、TaN、Ti、TiN或其组合形成。根据一示范性实施方式，下导电膜120电连接到基板110的导电区域。根据一示范性实施方式，下导电膜120连接到设置在基板110中的晶体管的源/漏区或栅电极。
在一示范性实施方式中，第二蚀刻停止膜122和第一绝缘膜124顺序地设置在下绝缘膜114之上。此外，金属膜136、导电的阻挡膜132和金属衬层134在穿过第一绝缘膜124和第二蚀刻停止膜122之后延伸到下导电膜120。在一示范性实施方式中，导电的阻挡膜132接触下导电膜120。如图1所示，导电的阻挡膜132和金属衬层134围绕金属膜136的底表面和侧壁。形成第二蚀刻停止膜122和第一绝缘膜124的材料与以上描述的第一蚀刻停止层112和下绝缘膜114的材料相同或类似。
在一示范性实施方式中，集成电路器件100包括上布线层160，该上布线层160穿过覆盖复合盖层CC1的第二绝缘膜156并穿过复合盖层CC1的至少一部分从而电连接到金属膜136。形成第二绝缘膜156的材料与以上描述的下绝缘膜114的材料相同或类似。在一示范性实施方式中，上布线层160包括金属膜166以及覆盖金属膜166的底表面和侧壁的导电的阻挡膜162和金属衬层164。关于导电的阻挡膜162、金属衬层164和金属膜166的细节与以上描述的导电的阻挡膜132、金属衬层134和金属膜136相同或类似。如图1所示，在一示范性实施方式中，上布线层160通过穿过复合盖层CC1的绝缘盖层150而接触第一导电合金盖层140A的顶表面。然而，上布线层160的位置和形式可以变化，而不限于此。
在一示范性实施方式中，金属膜136被复合盖层CC1覆盖，该复合盖层CC1包括顺序地形成在金属膜136上的第一导电合金盖层140A和绝缘盖层150。金属膜136的电阻增加和电流泄漏可以被复合盖层CC1抑制，并且来自金属膜136的金属的电迁移可以被抑制。因此，根据本发明构思的示范性实施方式，可以改善包括金属膜136的布线结构的可靠性。
图2是根据本发明构思的一示范性实施方式的集成电路器件100A的部件的剖视图。
参照图2，集成电路器件100A的结构与图1的集成电路器件100的结构基本上相同。然而，集成电路器件100A包括通过穿过形成复合盖层CC1的绝缘盖层150和第一导电合金盖层140A而接触金属膜136的上布线层160A。关于上布线层160A的细节与参照图1描述的上布线层160的那些相同或类似。
图3是根据本发明构思的一示范性实施方式的集成电路器件100B的部件的剖视图。
参照图3，集成电路器件100B的结构与图1的集成电路器件100的结构基本上相同。集成电路器件100B包括上布线层160B，该上布线层160B通过穿过复合盖层CC1的绝缘盖层150而接触第一导电合金盖层140A的顶表面。然而，在集成电路器件100B中，第一绝缘盖层152的面对上布线层160B的侧壁相对于第二绝缘盖层154的侧壁凹进。此外，上布线层160B的面对第一绝缘盖层152的凹进的侧壁的部分包括突起部分PB。突起部分PB延伸到第一绝缘盖层152的侧壁的凹进部分中，如图3所示。在一示范性实施方式中，形成上布线层160B的导电的阻挡膜162、金属衬层164和金属膜166包括从面对第一绝缘盖层152的侧壁向外突出的突起部分PB。关于上布线层160B的细节与参照图1描述的上布线层160的那些细节相同或类似。
图4是根据本发明构思的一示范性实施方式的集成电路器件100C的部件的剖视图。
参照图4，集成电路器件100C的结构与图2的集成电路器件100A的结构基本上相同。集成电路器件100C包括与图2的集成电路器件100A的上布线层160A相同或类似的上布线层160C。由于上布线层160C穿过形成复合盖层CC1的绝缘盖层150和第一导电合金盖层140A，所以上布线层160C接触金属膜136。然而，在集成电路器件100C中，第一绝缘盖层152的面对上布线层160C的侧壁相对于第二绝缘盖层154的侧壁凹进。此外，突起部分PC形成在上布线层160C的侧壁的面对第一绝缘盖层152的凹进侧壁的部分处。突起部分PC延伸到凹进侧壁中，如图4所示。形成上布线层160C的导电的阻挡膜162、金属衬层164和金属膜166可以每个包括从面对第一绝缘盖层152的侧壁向外突出的突起部分PC。关于上布线层160C的细节与参照图1描述的上布线层160的那些细节相同或类似。
图5是根据本发明构思的一示范性实施方式的集成电路器件200的部件的剖视图。
参照图5，集成电路器件200的结构与图1的集成电路器件100的结构基本上相同。然而，在集成电路器件200中，复合盖层CC2还包括第二导电合金盖层236A和第三导电合金盖层234A。第二导电合金盖层236A设置在金属膜136和第一导电合金盖层140A之间。第三导电合金盖层234A覆盖金属衬层134，并设置在第二导电合金盖层236A和导电的阻挡膜132之间。此外，第三导电合金盖层234A设置在金属衬层134和第一导电合金盖层140A之间。第二导电合金盖层236A可以包括金属膜136中包含的第一金属以及第二半导体元素。根据一示范性实施方式，第二半导体元素可以是Si和Ge中的至少一种。在一示范性实施方式中，第二半导体元素是与第一导电合金盖层140A中包括的第一半导体元素相同的元素。然而，第二半导体元素不限于此。在一示范性实施方式中，第三导电合金盖层234A包括金属衬层134中包含的金属以及第二半导体元素。根据一示范性实施方式，第三导电合金盖层234A由包括Co和Si的合金形成，诸如例如CoSi、CoSi2、Co2Si或Co3Si。根据一示范性实施方式，第三导电合金盖层234A由包括Co和Ge的合金形成，诸如例如CoGe、CoGe2、Co5Ge3、Co5Ge7或Co4Ge。
在一示范性实施方式中，集成电路器件200包括通过穿过覆盖复合盖层CC2的第二绝缘膜156并通过穿过复合盖层CC2的至少一部分而电连接到金属膜136的上布线层260。在一示范性实施方式中，上布线层260包括金属膜166以及围绕金属膜166的导电的阻挡膜162和金属衬层164。如图5所示，在一示范性实施方式中，上布线层260通过穿过复合盖层CC2的绝缘盖层150而接触第一导电合金盖层140A的顶表面。然而，上布线层260的位置和形式可以变化，而不限于此。
在图5的集成电路器件200中，金属膜136被复合盖层CC2覆盖。复合盖层CC2包括顺序地形成在金属膜136上的第二导电合金盖层236A、第一导电合金盖层140A和绝缘盖层150以及覆盖第二导电合金盖层236A的侧壁的第三导电合金盖层234A。金属膜136的电阻增加和电流泄漏可以被复合盖层CC2抑制，并且来自金属膜136的金属的电迁移可以被抑制。因此，根据本发明的示范性实施方式，可以改善包括金属膜136的布线结构的可靠性。
图6是根据本发明构思的一示范性实施方式的集成电路器件200A的部件的剖视图。
参照图6，集成电路器件200A的结构与图5的集成电路器件200的结构基本上相同。然而，集成电路器件200A包括上布线层260A，上布线层260A通过穿过复合盖层CC2的绝缘盖层150和第一导电合金盖层140A而接触第二导电合金盖层236A的顶表面。关于上布线层260A的细节与参照图1描述的上布线层160的那些细节相同或类似。
图7是根据本发明构思的一示范性实施方式的集成电路器件200B的部件的剖视图。
参照图7，集成电路器件200B的结构与图5的集成电路器件200的结构基本上相同。然而，集成电路器件200B包括上布线层260B，上布线层260B通过穿过形成复合盖层CC2的绝缘盖层150、第一导电合金盖层140A和第二导电合金盖层236A而接触金属膜136。关于上布线层260B的细节与参照图1描述的上布线层160的那些细节相同或类似。
图8是根据本发明构思的一示范性实施方式的集成电路器件300的部件的剖视图。
参照图8，集成电路器件300的结构与图1的集成电路器件100的结构基本上相同。然而，在集成电路器件300中，复合盖层CC3还包括氮化的(nitrated)合金层344。氮化的合金层344设置在第一导电合金盖层140A和绝缘盖层150之间。在一示范性实施方式中，氮化的合金层344包括第一金属、第一半导体元素和氮原子。第一金属和第一半导体元素也被包括在第一导电合金盖层140A中。根据一示范性实施方式，氮化的合金层344包括CoSiN或CoGeN。
在一示范性实施方式中，集成电路器件300包括上布线层360，上布线层360通过穿过覆盖复合盖层CC3的第二绝缘膜156并通过穿过复合盖层CC3的至少一部分而电连接到金属膜136。在一示范性实施方式中，上布线层360包括金属膜166以及围绕金属膜166的底表面和侧壁的导电的阻挡膜162和金属衬层164。如图8所示，在一示范性实施方式中，上布线层360通过穿过复合盖层CC3的绝缘盖层150和氮化的合金层344而接触第一导电合金盖层140A的顶表面。然而，上布线层360可以变化，而不限于此。
在图8的集成电路器件300中，金属膜136被复合盖层CC3覆盖，该复合盖层CC3包括顺序地形成在金属膜136上的第一导电合金盖层140A、氮化的合金层344和绝缘盖层150。金属膜136的电阻增加和电流泄漏可以被复合盖层CC3抑制，并且来自金属膜136的金属的电迁移可以被抑制。因此，根据本发明构思的示范性实施方式，可以改善包括金属膜136的布线结构的可靠性。
图9是根据本发明构思的一示范性实施方式的集成电路器件300A的部件的剖视图。
参照图9，集成电路器件300A的结构与图8的集成电路器件300的结构基本上相同。然而，集成电路器件300A包括上布线层360A，上布线层360A通过穿过由绝缘盖层150、氮化的合金层344和第一导电合金盖层140A形成的复合盖层CC3而接触金属膜136。关于上布线层360A的细节与参照图1描述的上布线层160的那些细节相同或类似。
图10是根据本发明构思的一示范性实施方式的集成电路器件400的部件的剖视图。
参照图10，集成电路器件400的结构具有与图1的集成电路器件100基本上相同的结构。然而，在集成电路器件400中，复合盖层CC4还包括第二导电合金盖层236A、第三导电合金盖层234A和氮化的合金层344。在一示范性实施方式中，类似于图5的集成电路器件200，第二导电合金盖层236A设置在金属膜136和第一导电合金盖层140A之间。在一示范性实施方式中，第三导电合金盖层234A设置在金属衬层134和氮化的合金层344之间，并覆盖第二导电合金盖层236A的侧壁。在一示范性实施方式中，类似于图8的集成电路器件300，氮化的合金层344设置在第一导电合金盖层140A和绝缘盖层150之间。
在一示范性实施方式中，集成电路器件400包括上布线层460，上布线层460通过穿过覆盖复合盖层CC4的第二绝缘膜156并通过穿过复合盖层CC4的至少一部分而电连接到金属膜136。在一示范性实施方式中，上布线层460包括金属膜166以及围绕金属膜166的底表面和侧壁的导电的阻挡膜162和金属衬层164。如图10所示，在一示范性实施方式中，上布线层460通过穿过复合盖层CC4的绝缘盖层150和氮化的合金层344而接触第一导电合金盖层140A的顶表面。然而，上布线层460可以变化，本发明构思不限于此。
在图10的集成电路器件400中，金属膜136被复合盖层CC4覆盖，复合盖层CC4包括顺序地形成在金属膜136上的第二导电合金盖层236A、第一导电合金盖层140A、氮化的合金层344和绝缘盖层150以及覆盖第二导电合金盖层236A的侧壁的第三导电合金盖层234A。金属膜136的电阻增加和电流泄漏可以被复合盖层CC4抑制，并且来自金属膜136的金属的电迁移可以被抑制。因此，根据本发明构思的示范性实施方式，可以改善包括金属膜136的布线结构的可靠性。
图11A至图11J是示出根据本发明构思的一示范性实施方式的制造集成电路器件的方法的剖视图。制造图1的集成电路器件100的方法将参照图11A至图11J来描述。这里可以省略之前描述的元件的进一步描述。
参照图11A，第一蚀刻停止层112和下绝缘膜114形成在基板110之上。此外，通过穿过下绝缘膜114和第一蚀刻停止层112而电连接到基板110的导电区域的下导电膜120被形成。
在一示范性实施方式中，为了形成下导电膜120，开口通过部分地蚀刻下绝缘膜114和第一蚀刻停止层112形成，然后用导电材料填充该开口。根据一示范性实施方式，下导电膜120是包括金属膜和围绕金属膜的导电的阻挡膜的布线层。金属膜可以由例如Cu、W、Al或Co形成。导电的阻挡膜可以由例如Ta、TaN、Ti、TiN或其组合形成。在一示范性实施方式中，下导电膜120电连接到基板110的导电区域。根据一示范性实施方式，下导电膜120电连接到基板110中的晶体管的源/漏区或栅电极。
在一示范性实施方式中，第二蚀刻停止膜122和第一绝缘膜124形成在下绝缘膜114之上，并且通过穿过第一绝缘膜124和第二蚀刻停止膜122而暴露下导电膜120的第一孔H1被形成。在一示范性实施方式中，第一孔H1包括彼此相邻的第一通路孔VH1和第一线孔LH1。在一示范性实施方式中，为了形成第一孔H1，第一绝缘膜124和第二蚀刻停止膜122通过利用具有不同蚀刻选择性的多个蚀刻掩模图案被干蚀刻。
参照图11B，导电的阻挡膜132形成在第一孔H1(见图11A)中，并且金属膜136形成在导电的阻挡膜132之上。根据一示范性实施方式，为了形成金属膜136，金属衬层134形成在导电的阻挡膜132上，金属籽晶层形成在金属衬层134上，然后执行镀覆工艺。在一示范性实施方式中，为了形成导电的阻挡膜132、金属衬层134和金属籽晶层，可以使用包括物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)或其组合的工艺。根据一示范性实施方式，为了形成金属膜136，可以执行PVD、CVD或ALD而不是镀覆工艺。
参照图11C，金属膜136、金属衬层134和导电的阻挡膜132通过利用例如化学机械抛光(CMP)工艺和/或回蚀刻工艺被蚀刻和平坦化直到第一绝缘膜124的顶表面被暴露。结果，导电的阻挡膜132、金属衬层134和金属膜136仅保留在第一孔H1(见图11A)中。
参照图11D，第一导电盖层140选择性地形成在金属膜136上。在一示范性实施方式中，第一导电盖层140没有形成在第一绝缘膜124的暴露表面和导电的阻挡膜132的暴露表面上，而是选择性地仅形成在金属膜136和金属衬层134的每个的暴露表面上。选择性的CVD工艺可以用于形成第一导电盖层140。根据一示范性实施方式，在用于形成第一导电盖层140的沉积工艺期间，根据与形成金属膜136和金属衬层134的金属的亲合力，形成第一导电盖层140的金属可以经由自组装方法仅被沉积在金属膜136的暴露表面和金属衬层134的暴露表面上。因此，在一示范性实施方式中，第一导电盖层140仅选择性地形成在金属膜136和金属衬层134的每个的暴露表面上。第一导电盖层140的顶表面可以具有平坦形状、弯曲形状或圆顶形状。第一导电盖层140可以包括包含例如Co、Ni、Ta、Ru、W、Mn或其组合的金属或合金。
参照图11E，通过形成第一导电盖层140获得的所得结构在第一气体环境142下被退火。第一气体环境142可以是例如还原气体环境。根据一示范性实施方式，第一气体环境142可以是例如H2气体环境。根据一示范性实施方式，第一气体环境142可以是例如其中H2气体和诸如氩(Ar)、氦(He)、氖(Ne)或氮(N2)气体的惰性气体混合的混合气体环境。当在第一气体环境142下执行退火工艺时，等离子体气氛可以通过施加射频(RF)功率而产生。
通过在第一气体环境142下执行退火工艺，保留在第一导电盖层140的暴露表面上的不需要的自然氧化物膜可以经由还原去除，因此，表面损伤可以被解决。退火工艺可以在第一气体环境142下在从约300℃至约400℃的温度、在从约1托至约20托的压力下被执行约1秒至约1分钟的持续时间。例如，在第一气体环境142下，退火工艺可以在约360℃的温度、在约2.4托的压力下被执行约30秒。然而，这样的条件仅是示范性的，本发明构思不限于此。
参照图11F，在第一气体环境142下退火的第一导电盖层140(见图11E)在包括第一半导体元素的气体环境下退火，从而由第一导电盖层140形成包括第一半导体元素的第一导电合金盖层140A。在包括第一半导体元素的气体环境下退火第一导电盖层140的工艺可以在参照图11E描述的在第一气体环境142下退火第一导电盖层140的工艺之后在不破坏真空的情况下原位地进行。
第一半导体元素可以是Si和Ge中的至少一种。包括第一半导体元素的气体可以包括硅源诸如例如SiH4、Si2H6、Si(CH3)4或SiH2Cl2或者锗源诸如例如GeH4或GeCl4。
根据一示范性实施方式，包括第一半导体元素的气体环境可以是其中包括第一半导体元素和惰性气体(诸如例如Ar、He、Ne或N2气体)混合的混合气体环境。退火工艺可以在包括第一半导体元素的气体环境下经由等离子体方法执行。退火工艺可以在包括第一半导体元素的气体环境下在从约300℃至约400℃的温度、在从约1托至约20托的压力下被执行约1秒至约1分钟的持续时间。例如，在包括第一半导体元素的气体环境下，退火工艺可以在约360℃的温度、在约2.4托的压力下被执行约2秒至约10秒。然而，这样的条件仅是示范性的，本发明构思不限于此。根据一示范性实施方式，第一导电合金盖层140A可以还没形成稳定相。然而，第一导电合金盖层140A可以由于通过以下描述的工艺接收的热预算而形成稳定相。
参照图11G，覆盖第一导电合金盖层140A、导电的阻挡膜132和第一绝缘膜124的每个的顶表面的绝缘盖层150被形成。
在一示范性实施方式中，绝缘盖层150具有包括第一绝缘盖层152和第二绝缘盖层154的多层结构，第一绝缘盖层152包含金属，第二绝缘盖层154不包含金属。CVD或ALD工艺可以用于形成第一绝缘盖层152。例如，金属卤化物(诸如AlCl3)或金属前驱体(诸如有机金属化合物)可以与含氮的反应气体(诸如N2、NH3、NO2或N2O)一起被供应在基板110上。结果，第一绝缘盖层152可以经由在金属前驱体与含氮的反应气体之间发生的反应而获得。根据一示范性实施方式，溅射工艺诸如例如离子束溅射工艺或磁控溅射工艺可以用于形成第一绝缘盖层152。例如，第一绝缘盖层152可以通过利用Al靶和含氮的反应气体形成。由金属氮氧化物形成的第一绝缘盖层152可以根据用于形成第一绝缘盖层152的反应气体的类型获得。
根据一示范性实施方式，CVD或ALD工艺可以用于形成第二绝缘盖层154。例如，为了形成第二绝缘盖层154，可以执行利用硅前驱体(诸如SiH4)和包括含碳材料的反应气体(诸如CH4或C2H6)的ALD工艺。
顺序地形成在金属膜136上的第一导电合金盖层140A和绝缘盖层150可以形成复合盖层CC1。根据示范性实施方式，复合盖层CC1抑制金属膜136的电阻增加和电流泄漏并抑制来自金属膜136的金属的电迁移。
参照图11H，覆盖复合盖层CC1的第二绝缘膜156被形成。
参照图11I，第二绝缘膜156通过使用绝缘盖层150作为蚀刻停止层被蚀刻，并且第二孔H2通过蚀刻绝缘盖层150使得第一导电合金盖层140A被暴露而形成。
在一示范性实施方式中，为了形成第二孔H2，第二绝缘膜156和第二绝缘盖层154利用等离子体蚀刻工艺或反应离子蚀刻(RIE)工艺被干蚀刻。蚀刻速度可以通过第二绝缘盖层154减小，并且蚀刻终点可以由包括与第二绝缘盖层154不同类型的材料的第一绝缘盖层152提供。因此，第一导电合金盖层140A可以被第一绝缘盖层152保护而不受干蚀刻气氛影响。然后第一绝缘盖层152可以被湿蚀刻以形成暴露第一导电合金盖层140A的第二孔H2。第一绝缘盖层152可以利用例如酸性溶液诸如硫酸或盐酸溶液被湿蚀刻。当第一绝缘盖层152由AlON形成时，第一绝缘盖层152可以被干蚀刻以形成第二孔H2。
在一示范性实施方式中，当第一绝缘盖层152被蚀刻以形成第二孔H2时，第一导电合金盖层140A通过第二孔H2暴露。暴露的第一导电合金盖层140A具有对于第一绝缘盖层152的蚀刻气氛(例如对于湿蚀刻剂)的强的耐受性。因此，在示范性实施方式中，在形成第二孔H2时，第一导电合金盖层140A被防止不期望地蚀刻和去除。结果，在形成第二孔H2时，金属膜136被第一导电合金盖层140A保护，因此，可以抑制金属膜136的物理损坏。因此，可以改善可靠性，因为金属膜136的电阻增加和电流泄漏以及来自金属膜136的金属的电迁移被抑制。
参照图11J，导电的阻挡膜162形成在第二孔H2(见图11I)中，并且金属膜166形成在导电的阻挡膜162之上。根据一示范性实施方式，为了形成金属膜166，金属衬层164形成在导电的阻挡膜162上，金属籽晶层形成在金属衬层164上，然后执行镀覆工艺。
参照图11A至图11J描述的方法可以用于制造图2至图4的集成电路器件100A至100C。
根据制造图2的集成电路器件100A的方法，第二孔H2可以根据图11I形成，然后在第二孔H2的底表面处暴露的第一导电合金盖层140A可以被进一步蚀刻以暴露金属膜136。然后可以执行图11J的工艺以制造图2的集成电路器件100A。
根据制造图3的集成电路器件100B的方法，第一绝缘盖层152可以在根据图11I形成第二孔H2时经由湿蚀刻被去除。通过调整第一绝缘盖层152的湿蚀刻量，第二孔H2的由第一绝缘盖层152限定的部分的宽度可以增大，使得第一绝缘盖层152的通过第二孔H2暴露的侧壁相对于第二绝缘盖层154的侧壁凹进。然后可以执行图11J的工艺使得突起部分PB形成在上布线层160B的侧壁的面对第一绝缘盖层152的凹进侧壁的部分处。
根据制造图4的集成电路器件100C的方法，在第二孔H2根据图11I形成之后，金属膜136可以通过进一步蚀刻在第二孔H2的底表面处暴露的第一导电合金盖层140A而暴露。然后第二孔H2的由第一绝缘盖层152限定的部分的宽度可以利用湿蚀刻工艺增加，使得第一绝缘盖层152的通过第二孔H2暴露的侧壁相对于第二绝缘盖层154的侧壁和第一导电合金盖层140A的侧壁凹进。然后可以执行图11J的工艺使得突起部分PC形成在上布线层160C的侧壁的面对第一绝缘盖层152的凹进侧壁的部分处。
图12A至图12C是示出根据本发明构思的一示范性实施方式的制造集成电路器件的方法的剖视图。制造图5的集成电路器件200的方法将参照图12A至图12C来描述。之前描述的元件的进一步描述可以在这里被省略。
参照图12A，在金属膜136上形成第一导电盖层140的工艺通过执行参照图11A至图11D描述的工艺而在基板110上执行。包括第一半导体元素的第一导电合金盖层140A通过以与以上参照图11E描述的相同方式在第一气体环境142下退火第一导电盖层140并通过以与以上参照图11F描述的相同方式在包括第一半导体元素的气体环境下退火第一导电盖层140而由第一导电盖层140形成。然而，在图12A至图12C的示范性实施方式中，退火工艺在包括第一半导体元素的气体环境下执行比在以上参照图11F描述的包括第一半导体元素的气体环境下执行的退火工艺更长的时间。结果，第一半导体元素不仅渗入第一导电盖层140，而且渗入金属膜136的邻近第一导电盖层140的区域。结果，包括第一半导体元素的第一导电合金盖层140A由第一导电盖层140形成，包括第一半导体元素的第二导电合金盖层236A由金属膜136的在其顶表面处的部分形成。在一示范性实施方式中，第二导电合金盖层236A接触第一导电合金盖层140A。第一半导体元素可以渗入金属衬层134的邻近第一导电盖层140的区域。因此，金属衬层134的顶表面的接触第一导电合金盖层140A的部分可以形成包括第一半导体元素的第三导电合金盖层234A。
在一示范性实施方式中，金属膜136由Cu形成，第一半导体元素是Si，第二导电合金盖层236A由包括Cu和Si的合金(诸如例如CuSi或Cu3Si)形成。在一示范性实施方式中，金属膜136由Cu形成，第一半导体元素是Ge，第二导电合金盖层236A由包括Cu和Ge的合金(诸如例如CuGe或Cu3Ge)形成。
在一示范性实施方式中，金属衬层134由Co形成，第一半导体元素是Si，第三导电合金盖层234A由包括Co和Si的合金(诸如例如CoSi、CoSi2、Co2Si或Co3Si)形成。在一示范性实施方式中，金属衬层134由Co形成，第一半导体元素是Ge，第三导电合金盖层234A由包括Co和Ge的合金(诸如例如CoGe、CoGe2、Co5Ge3、Co5Ge7或Co4Ge)形成。
根据一示范性实施方式，为了形成第一导电合金盖层140A、第二导电合金盖层236A和第三导电合金盖层234A，可以在约300℃至约400℃的温度、在约1托至约20托的压力下执行在包括第一半导体元素的气体环境下的退火工艺约10秒至约2分钟的持续时间。然而，这些条件仅是示范性的，本发明构思不限于此。
参照图12B，包括第一绝缘盖层152和第二绝缘盖层154的绝缘盖层150以与参照图11G描述的方式相同或类似的方式形成在第一导电合金盖层140A、导电的阻挡膜132和第一绝缘膜124之上。在一示范性实施方式中，顺序地形成在金属膜136之上的第二导电合金盖层236A、第一导电合金盖层140A和绝缘盖层150形成复合盖层CC2。复合盖层CC2可以抑制金属膜136的电阻增加和电流泄漏并抑制来自金属膜136的金属的电迁移。
参照图12C，图5的集成电路器件200可以通过在图12B的所得结构上执行参照图11H至图11J描述的工艺来制造。
参照图11A至图11J描述的方法和参照图12A至图12C描述的方法可以用于制造图6的集成电路器件200A和图7的集成电路器件200B。
根据制造图6的集成电路器件200A的方法，第二孔H2根据图11I形成，然后在第二孔H2的底表面处暴露的第一导电合金盖层140A被进一步蚀刻以暴露第二导电合金盖层236A。然后执行图11J的工艺以制造图6的集成电路器件200A。
根据制造图7的集成电路器件200B的方法，第二孔H2根据图11I形成，然后在第二孔H2的底表面处暴露的第一导电合金盖层140A被蚀刻。然后，暴露的第二导电合金盖层236A被蚀刻以暴露金属膜136。然后执行图11J的工艺以制造图7的集成电路器件200B。
图13A至图13C是示出根据本发明构思的一示范性实施方式的制造集成电路器件的方法的剖视图。制造图8的集成电路器件300的方法将参照图13A至图13C来描述。之前描述的元件的进一步描述可以在这里被省略。
参照图13A，第一导电合金盖层140A通过执行参照图11A至图11F描述的工艺形成在基板110之上的金属膜136上。然后，所得结构在第二气体环境342下退火使得氮原子渗入第一导电合金盖层140A的在其暴露表面处的部分中，从而在第一导电合金盖层140A的暴露表面上形成氮化的合金层344。
根据一示范性实施方式，第二气体环境342可以是含氮的气体环境。例如，第二气体环境342可以包括NH3气体、N2气体或其组合。通过利用第二气体环境342形成氮化的合金层344的其它工艺条件与利用参照图11E描述的第一气体环境142的那些相同或类似。在一示范性实施方式中，等离子体气氛可以通过在第二气体环境342下执行的退火工艺期间施加RF功率而产生。
参照图13B，包括第一绝缘盖层152和第二绝缘盖层154的绝缘盖层150以与参照图11G描述的方式相同或类似的方式形成在氮化的合金层344、导电的阻挡膜132和第一绝缘膜124之上。在一示范性实施方式中，顺序地形成在金属膜136之上的第一导电合金盖层140A、氮化的合金层344和绝缘盖层150形成复合盖层CC3。复合盖层CC3可以抑制金属膜136的电阻增加和电流泄漏并抑制来自金属膜136的金属的电迁移。
参照图13C，图8的集成电路器件300可以通过在图13B的所得结构上执行参照图11H至图11J描述的工艺来制造。
参照图11A至图11J描述的方法、参照图12A至图12C描述的方法和参照图13A至图13C描述的方法可以用于制造图9的集成电路器件300A。例如，根据制造图9的集成电路器件300A的方法，暴露氮化的合金层344的第二孔H2可以以与参照图11I描述的方式相同或类似的方式形成。然后在第二孔H2的底表面处暴露的氮化的合金层344可以被蚀刻，并且通过第二孔H2暴露的第一导电合金盖层140A可以然后被蚀刻以暴露金属膜136。然后可以执行图11J的工艺以制造图9的集成电路器件300A。
根据制造图10的集成电路器件400的方法，形成在基板110之上的金属膜136上的第一导电盖层140在如参照图12A描述的第一气体环境142下被退火。然后第一导电盖层140在包括第一半导体元素的气体环境下被退火。结果，包括第一半导体元素的第一导电合金盖层140A由第一导电盖层140形成，包括第一半导体元素的第二导电合金盖层236A由金属膜136的在其顶表面处的部分形成。在一示范性实施方式中，第二导电合金盖层236A接触第一导电合金盖层140A。在金属衬层134的顶表面处的接触第一导电合金盖层140A的部分变成包括第一半导体元素的第三导电合金盖层234A。如参照图13A描述的，氮原子然后从第二气体环境342渗入第一导电合金盖层140A的暴露表面处的部分，在第一导电合金盖层140A的暴露表面上形成氮化的合金层344。然后执行参照图11G至图11J描述的工艺以制造图10的集成电路器件400。
图14是根据本发明构思的一示范性实施方式的集成电路器件500的部件的剖视图。之前描述的元件的进一步描述可以在这里被省略。
参照图14，集成电路器件500包括形成在基板110上的下层间绝缘膜520、穿过下层间绝缘膜520的至少一部分的多个导电层CL、以及在下层间绝缘膜520和所述多个导电层CL之上延伸的上层间绝缘膜560。上层间绝缘膜560限定分别设置在所述多个导电层CL当中的两个相邻的导电层CL之间的空气间隙AG1的上限。
下层间绝缘膜520包括分别设置在所述多个导电层CL之间的多个凹进区域520R。根据一示范性实施方式，所述多个凹进区域520R的底表面设置在比所述多个导电层CL的下表面低的水平面处，使得与所述多个导电层CL相比，它们更靠近基板110。根据一示范性实施方式，所述多个凹进区域520R的底表面设置在比所述多个导电层CL的下表面高的水平面处，使得与所述多个导电层CL相比，它们更远离基板110。
所述多个导电层CL的每个包括包含第一金属的金属膜136、围绕金属膜136的底表面和侧壁的导电的阻挡膜132、以及覆盖金属膜136的顶表面的复合盖层CC5。在一示范性实施方式中，金属衬层134设置在导电的阻挡膜132和金属膜136之间。在一示范性实施方式中，导电的阻挡膜132、金属衬层134和金属膜136形成在穿过下层间绝缘膜520的至少一部分的多个第三孔H3中。
复合盖层CC5的结构具有与参照图10描述的复合盖层CC4基本上相同的结构。然而，与图10的复合盖层CC4不同，复合盖层CC5包括覆盖金属膜136的顶表面和侧壁的绝缘盖层550。绝缘盖层550延伸以共形地覆盖导电层CL的氮化的合金层344和导电的阻挡膜132、下层间绝缘膜520的顶表面、以及下层间绝缘膜520的限定凹进区域520R的表面。在一示范性实施方式中，绝缘盖层550在空气间隙AG1内暴露，并且每个空气间隙AG1的尺寸(例如竖直长度AH1)由绝缘盖层550限定。根据一示范性实施方式，空气间隙AG1的竖直长度AH1大于邻近空气间隙AG1的导电层CL的竖直长度CH1。例如，在一示范性实施方式中，空气间隙AG1的在从基板110延伸到上层间绝缘膜560的方向上的长度大于导电层CL的在从基板110延伸到上层间绝缘膜560的方向上的长度。
在一示范性实施方式中，绝缘盖层550具有包括包含金属的第一绝缘盖层552和不包含金属的第二绝缘盖层554的多层结构。在一示范性实施方式中，绝缘盖层550包括沿导电的阻挡膜132的侧壁延伸并在所述多个导电层CL当中的两个相邻的导电层CL与空气间隙AG1中的设置在所述两个相邻的导电层CL之间的一个之间的部分。在一示范性实施方式中，绝缘盖层550包括覆盖第一导电合金盖层140A的侧壁并在两个相邻的导电层CL与空气间隙AG1中的在所述两个相邻的导电层CL之间的一个之间的部分。在一示范性实施方式中，绝缘盖层550包括延伸到比空气间隙AG1的下限低的水平面的部分。例如，在一示范性实施方式中，与空气间隙AG1相比，绝缘盖层550包括更靠近基板110的部分。关于第一绝缘盖层552和第二绝缘盖层554的细节与以上参照图1描述的关于第一绝缘盖层152和第二绝缘盖层154的细节相同或类似。
在一示范性实施方式中，下层间绝缘膜520和上层间绝缘膜560每个是具有从约2.2至约2.4的超低介电常数的超低K(ULK)膜，例如SiOC膜或SiCOH膜。根据一示范性实施方式，下层间绝缘膜520和上层间绝缘膜560包括无机聚合物，诸如例如氟掺杂的硅氧化物(F-SiO2)、多孔的硅氧化物、旋涂有机聚合物、氢倍半硅氧烷(HSSQ)或甲基倍半硅氧烷(MSSQ)。
图15是根据本发明构思的一示范性实施方式的集成电路器件500A的部件的剖视图。之前描述的元件的进一步描述可以在这里被省略。
参照图15，集成电路器件500A的结构具有与图14的集成电路器件500基本上相同的结构。然而，在集成电路器件500A中，形成每个被上层间绝缘膜560围绕并在所述多个金属膜136当中的两个相邻的金属膜136之间的空气间隙AG2。绝缘盖层550不在空气间隙AG2内暴露。例如，与图14的集成电路器件500不同，层间绝缘膜560的一部分设置在空气间隙AG2和绝缘盖层550之间。
在图14和图15中的集成电路器件500和500A中，金属膜136被复合盖层CC5覆盖，复合盖层CC5包括顺序地形成在金属膜136上的第二导电合金盖层236A、第一导电合金盖层140A、氮化的合金层344和绝缘盖层550。复合盖层CC5可以抑制金属膜136的电阻增加和电流泄漏并抑制来自金属膜136的金属的电迁移。结果，可以改善包括金属膜136的布线结构的可靠性。此外，由于每个空气间隙AG1设置在所述多个导电层CL中的两个相邻的导电层CL之间，所以可以减小所述两个相邻的导电层CL之间的不期望的寄生电容。
图16A至图16E是示出根据本发明构思的一示范性实施方式的制造集成电路器件的方法的剖视图。制造图14的集成电路器件500的方法将参照图16A至图16E来描述。之前描述的元件的进一步描述可以在这里被省略。
参照图16A，下层间绝缘膜520形成在基板110上，然后形成穿过下层间绝缘膜520的至少一部分的所述多个第三孔H3。在图16A至图16E的示范性实施方式中，所述多个第三孔H3的每个具有仅穿过下层间绝缘膜520的总厚度的一部分的盲孔形式。然而，本发明构思不限于此。例如，所述多个第三孔H3可以完全穿过下层间绝缘膜520。下层间绝缘膜520可以是图14的集成电路器件500的后段制程(BEOL)结构的部分。
然后执行参照图11A至图11D描述的工艺以在基板110之上的金属膜136上形成第一导电盖层140。然后执行参照图11E描述的工艺以在第一气体环境142下退火第一导电盖层140，然后执行参照图11F描述的工艺以在包括第一半导体元素的气体环境下退火第一导电盖层140。结果，包括第一半导体元素的第一导电合金盖层140A由第一导电盖层140形成。然而，在图16A至图16E的示范性实施方式中，退火工艺在包括第一半导体元素的气体环境下被执行比在以上参照图11F描述的包括第一半导体元素的气体环境下执行的退火工艺更长的时间。结果，第一半导体元素不仅渗入第一导电盖层140，而且渗入金属膜136的邻近第一导电盖层140的区域。结果，包括第一半导体元素的第一导电合金盖层140A由第一导电盖层140形成，包括第一半导体元素的第二导电合金盖层236A由金属膜136的顶表面的接触第一导电合金盖层140A的部分形成。在一示范性实施方式中，金属衬层134的顶表面的接触第一导电合金盖层140A的部分形成第三导电合金盖层234A。然后执行参照图13A描述的工艺。结果，氮原子从第二气体环境342渗入第一导电合金盖层140A的暴露表面处的部分，从而在第一导电合金盖层140A的暴露表面上形成氮化的合金层344。
参照图16B，形成掩模图案530，掩模图案530覆盖填充所述多个第三孔H3的多个布线结构，该多个布线结构包括所述多个金属膜136。掩模图案530具有暴露下层间绝缘膜520的在所述多个第三孔H3之间的局部区域的多个开口530H。下层间绝缘膜520的局部区域指的是下层间绝缘膜520的没有被掩模图案530覆盖的部分。
参照图16C，下层间绝缘膜520的通过所述多个开口530H暴露的局部区域被去除以形成下层间绝缘膜520的所述多个凹进区域520R。在一示范性实施方式中，所述多个导电的阻挡膜132在所述多个凹进区域520R内暴露。
根据一示范性实施方式，下层间绝缘膜520的通过所述多个开口530H暴露的局部区域可以通过利用例如灰化工艺损坏从而形成所述多个凹进区域520R。下层间绝缘膜520的被损坏的局部区域可以然后经由例如湿蚀刻工艺去除。可以在湿蚀刻工艺期间使用稀释的氢氟酸(HF)蚀刻剂。
根据一示范性实施方式，为了形成所述多个凹进区域520R，下层间绝缘膜520的通过所述多个开口530H暴露的局部区域可以经由例如利用使用氟自由基的等离子体方法的干蚀刻工艺来去除。
参照图16D，在去除掩模图案530(见图16C)之后，共形地覆盖氮化的合金层344、下层间绝缘膜520的顶表面、以及导电的阻挡膜132和下层间绝缘膜520的通过凹进区域520R暴露的表面的绝缘盖层550以与参照图11G描述的绝缘盖层150形成的方式相同或类似的方式形成。
在一示范性实施方式中，绝缘盖层550具有包括包含金属的第一绝缘盖层552和不包含金属的第二绝缘盖层554的多层结构。关于第一绝缘盖层552和第二绝缘盖层554的形成的细节已经在以上相对于参照图11G的第一绝缘盖层152和第二绝缘盖层154的形成被描述。
通过沿着所述多个凹进区域520R的内壁共形地形成绝缘盖层550，凹进区域520R的剩余空间可以由两个相邻的金属膜136之间的绝缘盖层550限定。
在一示范性实施方式中，顺序地形成在所述多个金属膜136上的第二导电合金盖层236A、第一导电合金盖层140A、氮化的合金层344和绝缘盖层550形成复合盖层CC5。复合盖层CC5可以抑制金属膜136的电阻增加和电流泄漏并抑制来自金属膜136的金属的电迁移。
参照图16E，空气间隙AG1通过在提供相对低的间隙填充特性的沉积条件下在绝缘盖层550之上形成上层间绝缘膜560而被保留在所述多个凹进区域520R的每个中。
在被执行以形成上层间绝缘膜560的沉积工艺期间，所沉积的绝缘材料的台阶覆盖特性可以通过改变工艺条件被期望地控制，从而形成具有各种形状并具有与空气间隙AG1不同的截面形状的空气间隙。例如，在被执行以形成上层间绝缘膜560的沉积工艺期间，所沉积的绝缘材料的台阶覆盖特性可以被控制从而形成由上层间绝缘膜560围绕的空气间隙AG2，如图15所示。上层间绝缘膜560可以由与下层间绝缘膜520相同的材料形成。
在示范性实施方式中，穿过上层间绝缘膜560和绝缘盖层550并电连接到所述多个金属膜136中的一个的导电接触插塞被形成。
图17A至图17C是示出根据本发明构思的一示范性实施方式的集成电路器件600的视图。图17A是集成电路器件600的部件的布局图，图17B是沿着图17A的线B-B'截取的剖视图，图17C是沿着图17A的线C-C'截取的剖视图。图17A至图17C的集成电路器件600可以形成例如包括鳍型场效应晶体管(FinFET)的逻辑单元。之前描述的元件的进一步描述可以在这里被省略。
参照图17A至图17C，具有在水平方向(X方向和Y方向)上延伸的主表面110M的基板110包括器件有源区AC。多个鳍型有源区FA从基板110的器件有源区AC突出。所述多个鳍型有源区FA可以沿一个方向(X方向)彼此平行地延伸。所述多个鳍型有源区FA的每个的下侧壁被器件有源区AC上的隔离绝缘膜612覆盖。
多个栅绝缘膜618和多条栅线GL在基板110之上在交叉所述多个鳍型有源区FA的方向(Y方向)上延伸。所述多个栅绝缘膜618和所述多条栅线GL可以在覆盖所述多个鳍型有源区FA的每个的顶表面和两个侧壁的同时延伸。多个金属氧化物半导体(MOS)晶体管可以沿所述多条栅线GL形成在器件有源区AC之上。所述多个MOS晶体管可以每个是在对应的鳍型有源区FA的顶表面和所述两个侧壁上形成沟道的3维(3D)MOS晶体管。
所述多个栅绝缘膜618可以每个是硅氧化物膜、高电介质膜或其组合。高电介质膜可以由具有比硅氧化物膜高的介电常数的金属氧化物形成。界面层可以设置在鳍型有源区FA和栅绝缘膜618之间。界面层可以由绝缘材料诸如例如氧化物、氮化物或氮氧化物形成。
栅线GL可以包括功函数含金属层和间隙填充金属膜。功函数含金属层可以包括从Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd当中选择的至少一种金属。间隙填充金属膜可以是例如W膜或Al膜。根据一示范性实施方式，所述多条栅线GL可以每条具有例如TiAlC/TiN/W、TiN/TaN/TiAlC/TiN/W或TiN/TaN/TiN/TiAlC/TiN/W的堆叠结构。
栅线GL的两个侧壁可以被绝缘间隔物662覆盖。绝缘间隔物662可以包括例如硅氮化物膜、SiCON膜、SiCN膜或其组合。栅极间绝缘膜664可以形成在栅线GL之间的空间中。栅极间绝缘膜664可以包括例如硅氧化物膜。
多个栅极盖层680形成在所述多条栅线GL之上。栅极盖层680和栅极间绝缘膜664可以被绝缘衬层686覆盖。栅极盖层680和绝缘衬层686可以包括例如硅氮化物膜。在一示范性实施方式中，绝缘衬层686可以被省略。
多个源/漏区672可以形成在所述多个鳍型有源区FA之上在所述多条栅线GL的每条的两侧。所述多个源/漏区672可以包括从形成在鳍型有源区FA中的多个凹进区域R1外延生长的半导体外延层，诸如例如外延生长的Si层、外延生长的SiC层或外延生长的SiGe层。所述多个源/漏区672的一区域可以被栅极间绝缘膜664覆盖。
连接到所述多个源/漏区672的多个第一导电插塞CP1形成在所述多个鳍型有源区FA之上。如图17A所示，所述多个第一导电插塞CP1可以每个在交叉所述多个鳍型有源区FA的方向上延伸。
第二导电插塞CP2形成在所述多条栅线GL中的至少一条上。第二导电插塞CP2可以通过穿过绝缘衬层686和栅极盖层680而连接到栅线GL。
所述多个第一导电插塞CP1和第二导电插塞CP2可以每个具有导电的阻挡膜632和金属膜634的堆叠结构。导电的阻挡膜632可以包括例如Ta、TaN、Ti、TiN或其组合。金属膜634可以包括例如W或Cu。所述多个第一导电插塞CP1和第二导电插塞CP2的每个的顶表面可以被合金盖层640覆盖。合金盖层640可以包括参照图1描述的第一导电合金盖层140A、参照图5描述的第二导电合金盖层236A、参照图8描述的氮化的合金层344或其组合。集成电路器件600可以包括覆盖绝缘衬层686和多个合金盖层640的绝缘盖层650。绝缘盖层650的结构可以与参照图1描述的绝缘盖层150的结构基本上相同。
顺序地形成在形成所述多个第一导电插塞CP1和第二导电插塞CP2的所述多个金属膜634上的合金盖层640和绝缘盖层650可以形成复合盖层CC6。复合盖层CC6可以抑制金属膜634的电阻增加和电流泄漏并抑制来自金属膜634的金属的电迁移。
上绝缘膜694可以形成在绝缘盖层650之上，并且集成电路器件600还可以包括通过穿过上绝缘膜694和绝缘盖层650而电连接到所述多个第一导电插塞CP1的多个第一导电通路接触VC1。集成电路器件600还可以包括通过穿过上绝缘膜694和绝缘盖层650而连接到第二导电插塞CP2的第二导电通路接触VC2。集成电路器件600还可以包括连接到第一导电通路接触VC1和第二导电通路接触VC2的多个布线层698。根据一示范性实施方式，所述多个第一导电通路接触VC1和所述多个布线层698中的部分布线层可以一体地形成。此外，第二导电通路接触VC2和所述多个布线层698中的另一些部分布线层可以一体地形成。第一导电通路接触VC1和第二导电通路接触VC2以及多个布线层698的每个可以例如包括金属膜和围绕金属膜的导电的阻挡膜。金属膜可以由例如Cu、W、Co、Ru、Mn、Ti或Ta形成，导电的阻挡膜可以由例如Ta、TaN、Ti、TiN或其组合形成。
上绝缘膜694可以包括硅氧化物膜或具有从约2.7至约3.0的低介电常数的低电介质膜诸如例如SiOC膜或SiCOH膜。
在图17A至图17C的集成电路器件600中，金属膜634被形成在金属膜634之上的包括合金盖层640和绝缘盖层650的复合盖层CC6覆盖。复合盖层CC6可以抑制金属膜634的电阻增加和电流泄漏并抑制来自金属膜634的金属的电迁移，从而提高包括金属膜634的布线结构的可靠性。
尽管已经参照本发明构思的示范性实施方式具体示出和描述了本发明构思，但是将理解，可以在其中进行形式和细节上的各种变化而没有脱离本发明构思的由权利要求书限定的精神和范围。
本申请要求于2017年3月8日提交的韩国专利申请第10-2017-0029609号的优先权，其公开内容通过引用被整体地结合于此。

Claims (24)

1.一种集成电路器件，包括：
金属膜，包含第一金属并穿过形成在基板之上的绝缘膜的至少一部分；和
复合盖层，覆盖所述金属膜的顶表面，
其中所述复合盖层包括：
导电合金盖层，覆盖所述金属膜的所述顶表面，其中所述导电合金盖层包含半导体元素以及不同于所述第一金属的第二金属；
绝缘盖层，覆盖所述导电合金盖层的顶表面和所述绝缘膜的顶表面，其中所述绝缘盖层包含第三金属；和
氮化的合金层，设置在所述导电合金盖层和所述绝缘盖层之间，其中所述氮化的合金层包含所述第二金属、所述半导体元素和氮原子。
2.根据权利要求1所述的集成电路器件，其中所述金属膜由铜(Cu)、钨(W)、钴(Co)、钌(Ru)、锰(Mn)、钛(Ti)或钽(Ta)形成，并且
所述导电合金盖层由包含Co、镍(Ni)、Ta、Ru、W、Mn或其组合的金属或合金形成。
3.根据权利要求1所述的集成电路器件，其中所述半导体元素是硅(Si)和锗(Ge)中的至少一种。
4.根据权利要求1所述的集成电路器件，其中所述绝缘盖层由铝氮化物(AlN)、铝氮氧化物(AlON)、铝氧化物(AlO)或铝碳氧化物(AlOC)形成。
5.一种集成电路器件，包括：
金属膜，包含第一金属并穿过形成在基板之上的绝缘膜的至少一部分；和
复合盖层，覆盖所述金属膜的顶表面，
其中所述复合盖层包括：
第一导电合金盖层，包含第一半导体元素和不同于所述第一金属的第二金属；
第二导电合金盖层，包含所述第一金属和第二半导体元素，其中所述第二导电合金盖层设置在所述金属膜和所述第一导电合金盖层之间；以及
绝缘盖层，覆盖所述绝缘膜和所述第一导电合金盖层。
6.根据权利要求5所述的集成电路器件，其中所述第一金属是铜(Cu)、钨(W)、钴(Co)、钌(Ru)、锰(Mn)、钛(Ti)或钽(Ta)，并且
所述第二金属是Co、镍(Ni)、Ta、Ru、W、Mn或其组合。
7.根据权利要求5所述的集成电路器件，其中所述第一半导体元素是硅(Si)和锗(Ge)中的至少一种。
8.根据权利要求5所述的集成电路器件，其中所述第二半导体元素是硅(Si)和锗(Ge)中的至少一种。
9.根据权利要求5所述的集成电路器件，其中所述第一半导体元素和所述第二半导体元素是相同的元素。
10.根据权利要求5所述的集成电路器件，其中所述绝缘盖层由铝氮化物(AlN)、铝氮氧化物(AlON)、铝氧化物(AlO)或铝碳氧化物(AlOC)形成。
11.根据权利要求5所述的集成电路器件，其中所述绝缘盖层包括：
第一绝缘盖层，由铝氮化物(AlN)、铝氮氧化物(AlON)、铝氧化物(AlO)或铝碳氧化物(AlOC)形成；和
第二绝缘盖层，由硅碳化物(SiC)、硅氮化物(SiN)、氮掺杂的硅碳化物(SiC:N)或硅碳氧化物(SiOC)形成。
12.根据权利要求5所述的集成电路器件，其中所述复合盖层还包括：
氮化的合金层，设置在所述第一导电合金盖层和所述绝缘盖层之间，
其中所述氮化的合金层包含所述第二金属、所述第一半导体元素和氮原子。
13.根据权利要求5所述的集成电路器件，还包括：
围绕所述金属膜的导电的阻挡膜。
14.根据权利要求13所述的集成电路器件，其中所述第二导电合金盖层的侧壁被所述导电的阻挡膜覆盖。
15.根据权利要求13所述的集成电路器件，还包括：
金属衬层，由所述第二金属形成并设置在所述金属膜和所述导电的阻挡膜之间。
16.根据权利要求13所述的集成电路器件，还包括：
金属衬层，设置在所述金属膜和所述导电的阻挡膜之间，
其中所述复合盖层还包括：
第三导电合金盖层，设置在所述金属衬层之上，并在所述第二导电合金盖层和所述导电的阻挡膜之间。
17.根据权利要求13所述的集成电路器件，其中所述导电的阻挡膜包含不同于所述第一金属和所述第二金属的第三金属。
18.根据权利要求5所述的集成电路器件，其中所述第一金属是铜(Cu)，所述第二金属是钴(Co)，所述第一半导体元素是硅(Si)和锗(Ge)中的至少一种，并且
所述复合盖层还包括设置在所述第一导电合金盖层和所述绝缘盖层之间的CoSiN层或CoGeN层。
19.根据权利要求5所述的集成电路器件，还包括：
上金属膜，穿过所述复合盖层的至少一部分并电连接到所述金属膜。
20.一种集成电路器件，包括：
第一绝缘膜，形成在基板之上；
多个导电层，穿过所述第一绝缘膜的至少一部分；以及
第二绝缘膜，形成在所述第一绝缘膜和所述多个导电层之上；
其中所述多个导电层的每个包括：
金属膜，包含第一金属；
导电的阻挡膜，围绕所述金属膜的底表面和侧壁；以及
复合盖层，覆盖所述金属膜的顶表面和所述导电的阻挡膜的顶表面，
其中所述复合盖层包括：
第一导电合金盖层，包含第一半导体元素和不同于所述第一金属的第二金属；
第二导电合金盖层，包含所述第一金属和第二半导体元素，其中所述第二导电合金盖层设置在所述金属膜和所述第一导电合金盖层之间；以及
绝缘盖层，覆盖所述第一绝缘膜和所述第一导电合金盖层，
其中被所述绝缘盖层和所述第二绝缘膜围绕的空气间隙设置在所述多个导电层当中的两个相邻的导电层之间。
21.根据权利要求20所述的集成电路器件，其中所述绝缘盖层包括沿着所述导电的阻挡膜的侧壁在所述空气间隙与所述多个导电层中的一个之间延伸的部分。
22.根据权利要求20所述的集成电路器件，其中所述绝缘盖层包括在所述空气间隙与所述多个导电层中的一个之间覆盖所述第一导电合金盖层的侧壁的部分。
23.根据权利要求20所述的集成电路器件，其中所述第二导电合金盖层与所述空气间隙间隔开，并且所述导电的阻挡膜设置在所述第二导电合金盖层和所述空气间隙之间。
24.根据权利要求20所述的集成电路器件，其中所述复合盖层还包括：
氮化的合金层，设置在所述第一导电合金盖层和所述绝缘盖层之间，
其中所述氮化的合金层包含所述第二金属和所述第一半导体元素。
CN201810124015.7A 2017-03-08 2018-02-07 集成电路器件 Active CN108573916B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0029609 2017-03-08
KR1020170029609A KR102217242B1 (ko) 2017-03-08 2017-03-08 집적회로 소자 및 그 제조 방법
KR10-2017-0029610 2017-03-08
KR1020170029610A KR102248788B1 (ko) 2017-03-08 2017-03-08 집적회로 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN108573916A CN108573916A (zh) 2018-09-25
CN108573916B true CN108573916B (zh) 2023-04-18

Family

ID=63576716

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810076683.7A Active CN108573949B (zh) 2017-03-08 2018-01-26 集成电路器件及其制造方法
CN201810124015.7A Active CN108573916B (zh) 2017-03-08 2018-02-07 集成电路器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810076683.7A Active CN108573949B (zh) 2017-03-08 2018-01-26 集成电路器件及其制造方法

Country Status (1)

Country Link
CN (2) CN108573949B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110380036B (zh) * 2019-07-24 2022-04-12 福州大学 一种合金材料复合碳纳米管及其制备方法和应用
CN111211110A (zh) * 2020-01-14 2020-05-29 中国科学院微电子研究所 一种电子器件及其制作方法、集成电路和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958311A (zh) * 2009-07-14 2011-01-26 国际商业机器公司 半导体结构和形成方法
US9437484B2 (en) * 2014-10-17 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
KR100506943B1 (ko) * 2003-09-09 2005-08-05 삼성전자주식회사 식각정지막으로 연결홀의 저측면에 경사를 갖는 반도체소자의 제조 방법들
JP3647853B1 (ja) * 2003-10-24 2005-05-18 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
KR20070013894A (ko) * 2005-07-27 2007-01-31 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
JP2007109894A (ja) * 2005-10-13 2007-04-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8962467B2 (en) * 2012-02-17 2015-02-24 International Business Machines Corporation Metal fuse structure for improved programming capability
KR102321209B1 (ko) * 2014-11-03 2021-11-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958311A (zh) * 2009-07-14 2011-01-26 国际商业机器公司 半导体结构和形成方法
US9437484B2 (en) * 2014-10-17 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits

Also Published As

Publication number Publication date
CN108573916A (zh) 2018-09-25
CN108573949A (zh) 2018-09-25
CN108573949B (zh) 2022-04-05

Similar Documents

Publication Publication Date Title
US11600569B2 (en) Integrated circuit device and method of manufacturing the same
KR102365108B1 (ko) 집적회로 장치
US11658062B2 (en) Air gap spacer formation for nano-scale semiconductor devices
CN108538810B (zh) 集成电路装置
US10276505B2 (en) Integrated circuit device and method of manufacturing the same
KR101677345B1 (ko) 반도체 구조체 및 그 제조 방법
KR20180121826A (ko) 반도체 디바이스 및 방법
US11004730B2 (en) Methods of forming conductive features using a vacuum environment
KR102003523B1 (ko) 금속 플러그를 포함하는 반도체 장치 및 그 제조 방법
CN111244027A (zh) 半导体结构及其形成方法
TWI787876B (zh) 形成半導體裝置的方法和半導體裝置
US20240194522A1 (en) Surface modification layer for conductive feature formation
US20230361039A1 (en) Interconnect Structure and Method of Forming Thereof
US9589890B2 (en) Method for interconnect scheme
CN108573916B (zh) 集成电路器件
CN116565021A (zh) 半导体装置及其制造方法
US11923243B2 (en) Semiconductor structure having air gaps and method for manufacturing the same
TW202240669A (zh) 半導體裝置的製造方法
US11830910B2 (en) Semiconductor structure having air gaps and method for manufacturing the same
US11901219B2 (en) Methods of forming semiconductor device structures
US20230154852A1 (en) Forming Dielectric Film With High Resistance to Tilting
CN112435958B (zh) 集成电路结构及其形成方法
US20240203883A1 (en) Integrated circuit device
US20230013102A1 (en) Semiconductor device structure and methods of forming the same
TW202310293A (zh) 具有垂直導電石墨烯的半導體結構及用於形成該結構的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant