CN108565224B - 控制栅极线剥落缺陷的检测方法 - Google Patents

控制栅极线剥落缺陷的检测方法 Download PDF

Info

Publication number
CN108565224B
CN108565224B CN201810029259.7A CN201810029259A CN108565224B CN 108565224 B CN108565224 B CN 108565224B CN 201810029259 A CN201810029259 A CN 201810029259A CN 108565224 B CN108565224 B CN 108565224B
Authority
CN
China
Prior art keywords
gate line
control gate
detecting
photoresist
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810029259.7A
Other languages
English (en)
Other versions
CN108565224A (zh
Inventor
曹子贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810029259.7A priority Critical patent/CN108565224B/zh
Publication of CN108565224A publication Critical patent/CN108565224A/zh
Application granted granted Critical
Publication of CN108565224B publication Critical patent/CN108565224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种控制栅极线剥落缺陷的检测方法，包括：在形成控制栅极线的光阻后，对光阻进行曝光；获取器件的图像，检测器件的光学信号；对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷。本发明中，在光刻机曝光后对器件的光学信号进行检测，实现剥落缺陷的自动检测。

Description

控制栅极线剥落缺陷的检测方法
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及一种控制栅极线剥落缺陷的检测方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。而在存储器件中，近年来闪速存储器(flash memory，简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
一般而言，闪存为分栅解耦股或堆栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式闪存结构由于具有高的编程效率，字线的结构可以避免过擦除等优点，应用尤为广泛。
现有技术中的一种分栅结构存储器阵列中，每个存储单元包括衬底，想成在衬底中的源极和漏极，及位于所述衬底上的浮栅极和控制栅极结构，在所述漏极上引出有位线，在所述源极上引出有源极，以及位于所述源线和所述位线之间的字线。标准工艺下的闪存工艺受到严重的擦除和编程失效的困扰，而且一些批次还会产生WAT(wafer acceptancetest，晶片可接受性测试)失效的情况。其中，WAT指的是整个晶圆制作完成后，但还未封装之前，对切割道里的测试键(test key)进行测试。
基于测试结构，在某些测试下样本显示出了沿杭方向的持续失效。基于这类测试结构，发现了控制栅极的空洞，甚至在更严重的情况下还发现了不连续的控制栅极多晶硅。由此，在本领域中，期望的是，能够提供一种实时的闪存单元控制栅极空洞的测试方法。
发明内容
本发明的目的在于提供一种半控制栅极线剥落缺陷的检测方法，解决现有技术中难以实时的检测控制栅极线的问题。
为解决上述技术问题，本发明提供一种控制栅极线剥落缺陷的检测方法，包括：
在形成控制栅极线的光阻后，对光阻进行曝光；
获取器件的图像，检测器件的光学信号；
对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷。
可选的，在形成控制栅极线的光阻之前还包括：
提供半导体衬底；
位于所述半导体衬底上的栅极结构，所述栅极结构包括控制栅极线；
在所述栅极结构及部分半导体衬底上形成掩膜层；
在所述掩膜层及剩余的半导体衬底上形成多晶硅栅极；
刻蚀所述多晶硅栅极，形成栅极；
去除所述掩膜层；
形成所述光阻，所述光阻至少部分或完全暴露出所述栅极结构。
可选的，所述半导体衬底中形成浅沟槽隔离结构，所述栅极结构位于所述浅沟槽隔离结构上。
可选的，所述栅极结构还包括位于所述控制栅极线与半导体衬底之间的存储介质层。
可选的，对所述控制栅极线与所述栅极之间的局部区域的光学信号的差值进行检测。
可选的，当所述光阻覆盖部分所述控制栅极线时，所述局部区域光学信号的差值小于所述阈值，控制栅极线存在剥落缺陷。
可选的，当局部区域的光学信号出现突变时，控制栅极线无剥落缺陷。
可选的，还包括：以所述光阻为掩膜对所述控制栅极线进行刻蚀；去除所述光阻。
与现有技术相比，本发明的控制栅极线剥落缺陷的检测方法具有以下有益效果：
本发明中，在形成控制栅极线光阻后，对光阻进行曝光，获取器件的图像，检测器件的光学信号，对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷，在光刻机曝光后对器件的光学信号进行检测，实现剥落缺陷的自动检测。
附图说明
图1为本发明一实施例中控制栅极线剥落缺陷的检测方法的流程图；
图2为本发明一实施例中栅极结构的示意图；
图3为本发明一实施例中多晶硅栅极的示意图；
图4为本发明一实施例中形成栅极的示意图；
图5为本发明一实施例中形成光阻的示意图；
图6为本发明一实施例中形成剥落缺陷的示意图；
图7为本发明一实施例中器件图像及对应的光学信号。
具体实施方式
下面将结合示意图对本发明的控制栅极线剥落缺陷的检测方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供控制栅极线剥落缺陷的检测方法，在形成控制栅极线形成光阻后，对光阻进行曝光，获取器件的图像，检测器件的光学信号，对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷，在光刻机曝光后对器件的光学信号进行检测，实现剥落缺陷的自动检测。
以下结合附图对本发明的控制栅极线剥落缺陷的检测方法进行具体说明，图1为控制栅极线剥落缺陷的检测方法的流程图，图2为器件图像及对应的光学信号。本发明的控制栅极线剥落缺陷的检测方法，包括：
执行步骤S1，参考图2所示，提供半导体衬底101，所述半导体衬底101 中形成浅沟槽隔离结构102，在所述半导体衬底101上形成栅极结构10，且所述栅极结构10位于所述浅沟槽隔离结构102上，所述栅极结构10包括控制栅极线111，进一步的，所述栅极结构10还包括位于所述控制栅极线111与半导体衬底之间的存储介质层112、侧墙等结构，此为本领域技术人员公知的，在此不做赘述。
接着，参考图3所示，在所述栅极结构10及部分半导体衬底101上形成掩膜层103，在所述掩膜层103及剩余的半导体衬底101上形成多晶硅栅极104。
参考图4所示，化学机械研磨所述掩膜层上的多晶硅栅极104，并刻蚀所述多晶硅栅极104，剩余的多晶硅栅极104形成栅极。之后，去除所述掩膜层103。
参考图5所示，形成所述光阻105，所述光阻105至少部分或完全暴露出所述栅极结构10。在形成控制栅极线的光阻后，在光刻机台中对光阻进行曝光。可以理解的是，当光阻105至少部分暴露出栅极结构时，即如图5中的光阻所示，由于工艺偏差等原因，光阻还覆盖部分栅极结构，与控制栅极线之间存在重叠区域113，即该区域存在光阻、多晶硅两种不同材料的材料。
执行步骤S2，将光阻曝光后，获取器件的图像，检测器件的光学信号。本发明中，在对光阻的关键尺寸(CD)量取过程中，同时获取器件的光学信号。
执行步骤S3，对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷。具体的，对所述控制栅极线111与所述多晶硅栅极104之间的局部区域的光学信号的差值进行检测。参考图7所示，当光阻105与控制栅极线111存在重叠区域113时，对控制栅极线局部区域的光学信号的差值进行检测，由于两种不同材料存在，使得光学信号出现不同的峰值，从而当所述差值小于一阈值k时，则所述控制栅极线存在剥落缺陷(栅极空洞)，当局部区域的光学信号出现突变(所述差值大于等于一阈值k)时，控制栅极线无剥落缺陷，即图7中左边的器件中存在剥落缺陷，右边的器件不存在控制栅极线剥落缺陷(光阻与控制栅极线之间不存在重叠区域)。此外，本发明中，可以在量取光阻的关键尺寸的同时，对器件的光学信号进行检测，能够实现剥落缺陷的自动检测。
进一步的，参考图6所示，以所述光阻105为掩膜对所述控制栅极线111 进行刻蚀，并去除所述光阻105，从图6中可以看出去除光阻后，器件中的重叠区域113形成剥落缺陷。
综上所述，本发明提供的控制栅极线剥落缺陷的检测方法，在形成控制栅极线形成光阻后，对光阻进行曝光，获取器件的图像，检测器件的光学信号，对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷，在光刻机曝光后对器件的光学信号进行检测，实现剥落缺陷的自动检测。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种控制栅极线剥落缺陷的检测方法，其特征在于，包括：
在形成控制栅极线的光阻后，对光阻进行曝光，而形成的所述控制栅极线的光阻至少部分或完全暴露出所述控制栅极线；
获取器件的图像，检测器件的光学信号；
对控制栅极线局部区域的光学信号的差值进行检测，当所述光阻覆盖部分所述控制栅极线时，所述局部区域光学信号的差值小于一阈值时，则所述控制栅极线存在剥落缺陷，其中所述光学信号差值为由于光阻和控制栅极线的材料差异导致光学信号的不同峰值的差值。
2.如权利要求1所述的控制栅极线剥落缺陷的检测方法，其特征在于，在形成控制栅极线的光阻之前还包括：
提供半导体衬底；
位于所述半导体衬底上的栅极结构，所述栅极结构包括控制栅极线；
在所述栅极结构及部分半导体衬底上形成掩膜层；
在所述掩膜层及剩余的半导体衬底上形成多晶硅栅极；
刻蚀所述多晶硅栅极，形成栅极；
去除所述掩膜层；
形成所述光阻，所述光阻至少部分或完全暴露出所述栅极结构。
3.如权利要求2所述的控制栅极线剥落缺陷的检测方法，其特征在于，所述半导体衬底中形成浅沟槽隔离结构，所述栅极结构位于所述浅沟槽隔离结构上。
4.如权利要求2所述的控制栅极线剥落缺陷的检测方法，其特征在于，所述栅极结构还包括位于所述控制栅极线与半导体衬底之间的存储介质层。
5.如权利要求2所述的控制栅极线剥落缺陷的检测方法，其特征在于，对所述控制栅极线与所述栅极之间的局部区域的光学信号的差值进行检测。
6.如权利要求1或5所述的控制栅极线剥落缺陷的检测方法，其特征在于，当局部区域的光学信号出现突变时，控制栅极线无剥落缺陷。
7.如权利要求2所述的控制栅极线剥落缺陷的检测方法，其特征在于，还包括：以所述光阻为掩膜对所述控制栅极线进行刻蚀；去除所述光阻。
CN201810029259.7A 2018-01-12 2018-01-12 控制栅极线剥落缺陷的检测方法 Active CN108565224B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810029259.7A CN108565224B (zh) 2018-01-12 2018-01-12 控制栅极线剥落缺陷的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810029259.7A CN108565224B (zh) 2018-01-12 2018-01-12 控制栅极线剥落缺陷的检测方法

Publications (2)

Publication Number Publication Date
CN108565224A CN108565224A (zh) 2018-09-21
CN108565224B true CN108565224B (zh) 2020-10-16

Family

ID=63529720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810029259.7A Active CN108565224B (zh) 2018-01-12 2018-01-12 控制栅极线剥落缺陷的检测方法

Country Status (1)

Country Link
CN (1) CN108565224B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506754B (zh) * 2021-06-28 2024-01-23 上海华虹宏力半导体制造有限公司 光阻剥落的检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102062723A (zh) * 2009-11-16 2011-05-18 中芯国际集成电路制造(上海)有限公司 检测铝连接线过热缺陷的方法
CN102156382A (zh) * 2011-05-06 2011-08-17 上海宏力半导体制造有限公司 光学邻近修正的判断方法
CN104716069A (zh) * 2015-03-23 2015-06-17 上海华力微电子有限公司 晶圆可接受性测试机台内部环境的监测方法和监测装置
CN104870985A (zh) * 2012-12-28 2015-08-26 株式会社日立高新技术 缺陷观察方法以及缺陷观察装置
US9685387B1 (en) * 2016-06-16 2017-06-20 United Microelectronics Corp. Test key for checking the window of a doped region and method of using the test key

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102062723A (zh) * 2009-11-16 2011-05-18 中芯国际集成电路制造(上海)有限公司 检测铝连接线过热缺陷的方法
CN102156382A (zh) * 2011-05-06 2011-08-17 上海宏力半导体制造有限公司 光学邻近修正的判断方法
CN104870985A (zh) * 2012-12-28 2015-08-26 株式会社日立高新技术 缺陷观察方法以及缺陷观察装置
CN104716069A (zh) * 2015-03-23 2015-06-17 上海华力微电子有限公司 晶圆可接受性测试机台内部环境的监测方法和监测装置
US9685387B1 (en) * 2016-06-16 2017-06-20 United Microelectronics Corp. Test key for checking the window of a doped region and method of using the test key

Also Published As

Publication number Publication date
CN108565224A (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
US8952716B2 (en) Method of detecting defects in a semiconductor device and semiconductor device using the same
US7042778B2 (en) Flash array implementation with local and global bit lines
JP4271243B2 (ja) 集積回路パターンの形成方法
US20100055809A1 (en) Process of fabricating a workpiece using a test mask
CN108565224B (zh) 控制栅极线剥落缺陷的检测方法
US6562525B2 (en) Photo mask to be used for photolithography, method of inspecting pattern defect, and method of manufacturing semiconductor device through use of the mask
US6576385B2 (en) Method of varying stepper exposure dose to compensate for across-wafer variations in photoresist thickness
US7052921B1 (en) System and method using in situ scatterometry to detect photoresist pattern integrity during the photolithography process
US7495254B2 (en) Test structure and method for detecting and studying crystal lattice dislocation defects in integrated circuit devices
US8274107B2 (en) Exposure system, semiconductor device, and method for fabricating the semiconductor device
JP2007180477A (ja) フラッシュメモリ素子およびその製造方法
CN109994482B (zh) 一种nand器件及其制作方法、电子装置
US6897077B2 (en) Test structure for determining a short circuit between trench capacitors in a memory cell array
KR100317497B1 (ko) 플래쉬 메모리 소자의 테스트 패턴 및 테스트 방법
TWI809828B (zh) 疊對量測標記
KR20000012913A (ko) 반도체장치의 비트라인 컨택 검사방법
KR20090117317A (ko) 반도체 소자의 패턴 형성 방법
KR20060082945A (ko) 플래쉬 메모리 소자의 제조 방법
KR20060068216A (ko) 플래쉬 메모리 소자의 테스트 방법
JP2018185452A (ja) 半導体装置およびその製造方法
KR20110072232A (ko) 플래시 메모리 소자의 소오스 라인 형성 방법
KR20030056013A (ko) 반도체 소자의 인터라인 프로빙 방법
CN115527599A (zh) 存储器件失效测试结构及测试方法
JPS58103151A (ja) 半導体基板の検査方法
KR20080000838A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant