CN108538970A - 一种发光二极管的制备方法 - Google Patents

一种发光二极管的制备方法 Download PDF

Info

Publication number
CN108538970A
CN108538970A CN201810195875.XA CN201810195875A CN108538970A CN 108538970 A CN108538970 A CN 108538970A CN 201810195875 A CN201810195875 A CN 201810195875A CN 108538970 A CN108538970 A CN 108538970A
Authority
CN
China
Prior art keywords
substrate
gas
plasma
reative cell
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810195875.XA
Other languages
English (en)
Other versions
CN108538970B (zh
Inventor
林智远
吴志浩
陆香花
董彬忠
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201810195875.XA priority Critical patent/CN108538970B/zh
Publication of CN108538970A publication Critical patent/CN108538970A/zh
Application granted granted Critical
Publication of CN108538970B publication Critical patent/CN108538970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管的制备方法，属于光电子制造技术领域。在衬底上生长外延层之前，对衬底进行真空高温烘烤，以去除衬底上的杂质分子。并且在对衬底进行真空高温烘烤之后，进一步对衬底进行等离子体预处理，通过等离子体轰击衬底表面以在衬底表面铺上一层气体原子，衬底表面所铺上的一层气体原子改变了衬底表面的极性，使得后续在衬底表面沉积吸附的外延层的晶体原子排列较为整齐，从而减少了外延层中的晶体缺陷，进而减小LED芯片的反向漏电电流，增大LED芯片的抗静电击穿能力。

Description

一种发光二极管的制备方法
技术领域
本发明涉及发光二极管技术领域，特别涉及一种发光二极管的制备方法。
背景技术
LED(Light Emitting Diode，发光二极管)具有体积小、寿命长、功耗低等优点，目前被广泛应用于汽车信号灯、交通信号灯、显示屏以及照明设备。
现有的LED芯片主要包括衬底和生长在衬底表面上的外延层。并且由于外延层中的GaN层与衬底表面之间存在较大的晶格失配问题，导致在衬底表面直接生长的GaN层中会存在较多的晶格缺陷，而为了保证外延层中的GaN层的成膜质量，通常会在衬底与GaN层之间设置缓冲层。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
缓冲层与衬底表面之间同样存在晶格失配的问题，导致在衬底表面直接生长得到的缓冲层中仍有较多缺陷，从而影响后续在缓冲层上生长的GaN层的质量，导致LED芯片的反向漏电电流较小，芯片的抗静电击穿能力较低。
发明内容
为了减少LED芯片内的缺陷并提高LED芯片的性能，本发明实施例提供了一种发光二极管的制备方法。所述方法如下：
一种发光二极管的制备方法，所述方法包括：
提供一衬底；
在真空室内对所述衬底进行高温烘烤；
对高温烘烤后的衬底的表面进行等离子体预处理；
在等离子体预处理后的衬底的表面上生长外延层。
可选地，所述对高温烘烤后的衬底的表面进行等离子体预处理，包括：
向反应室内通入气体，并在所述反应室内施加交变电场，以使所述气体电离为等离子体后作用于所述衬底的表面。
可选地，所述在所述反应室内施加交变电场，包括：
在所述反应室内施加能够使所述气体电离的第一交变电场；
向所述反应室内施加第二交变电场，所述第二交变电场的功率小于或等于所述第一交变电场的功率。
可选地，所述等离子体预处理的时间为30～120s。
可选地，所述第一交变电场的作用时间为1～3s。
进一步地，所述衬底进行等离子体预处理的温度为200～1000℃。
可选的，所述气体包括保护气体与反应气体，所述保护气体为氩气，所述反应气体包括N3、O3、N3O、NO、N3O3气体中的至少一种。
进一步地，所述方法还包括：在通入所述气体之前，将所述反应室抽真空。
可选的，所述衬底进行高温烘烤的温度比所述衬底进行等离子体预处理的温度高。
可选的，所述反应室与所述真空室为不同的腔体。
本发明实施例提供的技术方案带来的有益效果是：在衬底上生长外延层之前，对衬底进行真空高温烘烤，以去除衬底上的杂质分子。并且在对衬底进行真空高温烘烤之后，进一步对衬底进行等离子体预处理，通过等离子体轰击衬底表面以在衬底表面铺上一层气体原子，衬底表面所铺上的一层气体原子改变了衬底表面的极性，使得后续在衬底表面沉积吸附的外延层的晶体原子排列较为整齐，从而减少了外延层中的晶体缺陷，进而减小LED芯片的反向漏电电流，增大LED芯片的抗静电击穿能力。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管的制备方法流程图；
图2是本发明实施例提供的外延层结构示意图；
图3是本发明实施例提供的衬底制备装置示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管的制备方法流程图。如图1所示，该方法包括：
S0：提供一衬底。
具体地，衬底可为蓝宝石、碳化硅、硅、氮化镓、氧化锌、砷化镓、磷化镓、氧化镁、铜等衬底，本发明对此不作限制。
具体地，衬底可为PSS(Patterned Sapphire Substrate，图形化蓝宝石衬底)，使用PSS有利于提高衬底上生长的外延层的质量。
在本发明提供的一种实施例中，衬底也可为PSS。
衬底的表面上有多个圆锥形凸起，圆锥形凸起在垂直衬底的表面的方向上的长度为1.8μm，每两个圆锥形凸起之间的间隔可为3μm，圆锥形凸起在衬底的表面上的投影的最大宽度可为2.8μm。
S1：在真空室内对衬底进行高温烘烤。
具体地，步骤S1可包括：将衬底放入真空室，开启真空室内的加热灯，使用较高功率的加热灯对衬底加热60秒，使得衬底快速达到高温烘烤的温度；然后将加热灯调整至较低功率继续对衬底继续加热300秒。采用这种加热方式使得加热灯不用一直保持较高的功率对衬底进行烘烤，较为经济。
可选地，衬底进行高温烘烤的温度可为200℃-1300℃，例如可以为550℃。
可选地，本方法还可以包括：将衬底放入真空室之前，先将真空室内的温度上升到前述高温烘烤的温度，为衬底在真空室内进行高温烘烤做准备。
可选地，在高温烘烤的过程中，还可以包括对真空室内的温度进行反馈控制。在本发明的一种实施例中，可在真空室内设置热电偶以对真空室内的温度进行反馈控制。
可选地，真空室内的压强应低于10-6Torr，压升率低于106nTorr/min。真空室内较低的压强有利于保证真空室内的气体较为稀薄，在这种条件下的真空室内进行衬底的高温烘烤，有利于衬底上的杂质分子的挥发。
实现时，真空室内的真空可以由机械泵与低温泵共同维持。
S2：对高温烘烤后的衬底的表面进行等离子体预处理。
具体地，步骤S2可包括：向反应室内通入气体，并在反应室内施加交变电场，以使气体电离为等离子体后，等离子体作用于衬底的表面。采用以上步骤能够较为有效地将气体电离为等离子体，并使得等离子体能够与衬底的表面相互作用，操作简单实用。
具体地，在反应室内施加交变电场，可以包括：
在反应室内施加能够使气体电离的第一交变电场；向反应室内施加第二交变电场，第二交变电场的功率小于或等于第一交变电场的功率。
将第二交变电场的功率设置小于或等于第一交变电场的功率能够在第一交变电场功率过大进而造成反应室内的颗粒污染时，避免造成反应室内更大的颗粒污染。
并且在将第二交变电场的功率小于第一交变电场的功率时，相较于第一交变电场，第二交变电场能够使反应室内的等离子体的运动更为温和，使得气体原子在衬底表面的沉积更为稳定，有利于提高在衬底表面直接生长的外延层的质量。
可选地，等离子体预处理的时间可以为30～120s。等离子体预处理时间为这个时间段可使得气体原子充分在衬底的表面沉积，达到改变衬底表面极性的目的。
其中，第一交变电场的作用时间可为1～3s。将第一交变电场作用时间设置为1～3s，在满足使气体电离的要求的同时降低了本方法的能耗。
可选地，步骤S2中的气体包括保护气体与反应气体，保护气体为氩气，反应气体包括N3、O3、N3O、NO、N3O3气体中的至少一种。氩气较容易电离，作为保护气体的氩气先电离出的等离子体在运动时可与其他气体分子进行碰撞，以促进反应气体的电离。
具体地，在步骤S2的实现过程中，可根据实际需要对反应气体进行选择，当与衬底表面直接接触的外延层的材料中包含氮原子时，反应气体可选择N3、N3O、NO、N3O3等含氮气体。以在衬底的表面铺陈一层氮原子，便于与衬底表面直接接触的包含氮原子的外延层的生长。
当与衬底表面直接接触的外延层的材料中包含氧原子时，反应气体可选择O3、N3O、NO、N3O3等含氧气体。以在衬底的表面铺陈一层氧原子，便于与衬底表面直接接触的包含氧原子的外延层的生长。
优选地，可在通入反应气体之前，向反应腔内通入作为保护气体的氩气。先通入的氩气可作为反应气体的保护气体，避免反应气体与真空室内的原有气体进行反应。
在本发明提供的一种实施例中，步骤S2可包括：向反应室内通入0-10sccm的氩气，之后向反应室33内通入50sccm-300sccm的氮气；通入气体之后，向反应室内施加50W到300W的第一交变电场，施加时间为1～3秒；向反应室内施加10W-100W的第二交变电场，施加时间为100s。
可选地，本方法还包括：在步骤S2之前，将反应室抽真空。通入气体之前将反应室抽真空能够避免反应室内的原有气体被电离或者原有气体与向反应腔内通入的气体进行反应。有利于保持等离子体预处理过程中反应室内气体环境的纯净，以便于等离子体预处理的顺利进行。
具体地，反应室的真空压可为10-7Torr，压升率为5000nTorr/min。
具体地，衬底进行等离子体预处理的温度为200～1000℃。在此温度区间衬底表面的原子能够与气体原子进行良好的反应，有利于提升等离子体预处理的效果进而提高在衬底上直接生长的外延层的质量。
可选地，衬底进行高温烘烤的温度比衬底进行等离子体预处理的温度高。以避免衬底上的杂质在进行等离子体预处理的时候进行挥发，影响等离子体预处理的效果。在本发明的一种实施例中，在等离子体预处理的过程中，反应室内的温度可为500℃。
可选地，在衬底进行高温处理之后，立即进行等离子体预处理，以避免衬底在进行等离子体预处理之前重新粘上杂质，影响在衬底上生长的外延层的质量。
在本发明提供的一种实施例中，反应室与真空室可为不同的腔体。在高温烘烤完成后，将衬底从真空室移至反应室，以避免真空室在进行衬底的高温烘烤之后，真空室内存在的杂质原子或分子对衬底表面产生污染，影响在衬底上生长的外延层的质量。
S3：在等离子体预处理后的衬底的表面上生长外延层。
如图2所示，在衬底1上生长缓冲层2。
缓冲层2生长完成之后可继续生长发光二极管的外延层结构。
可选地，缓冲层可为ALN或者SiO2等结构，本发明对此不做限制。
在本发明提供的一种实施例中，缓冲层2的材料可为ALN。
其中，缓冲层2可采用磁控溅射的方式生长。缓冲层2在反应室内进行生长时，可向反应室内通入流量为10sccm-50sccm的Ar和50sccm-150sccm的N2，在铝靶材上施加功率为3kW-10kW的直流溅射电压，直至在衬底1上沉积厚度为10纳米-50纳米的缓冲层2。
可选地，可采用有机金属化学气相沉积法(MOCVD)进行发光二极管的外延层的生长。
本发明实施例通过在衬底1上生长外延层之前，对衬底1进行真空高温烘烤，以去除衬底1上的杂质分子。并且在对衬底1进行真空高温烘烤之后，进一步对衬底1进行等离子体预处理，通过等离子体轰击衬底1表面以在衬底1表面铺上一层氮原子，衬底1表面所铺上的一层氮原子改变了衬底1表面的极性，使得后续在衬底1表面沉积吸附的外延层的晶体原子排列较为整齐，从而减少了外延层中的晶体缺陷，进而减小LED芯片的反向漏电电流，增大LED芯片的抗静电击穿能力。
图3是本发明实施例提供的衬底制备装置示意图。如图3所示，该装置可包括真空室31、过渡腔体32、反应室33、缓冲腔体34、冷却腔体35。过渡腔体32作为中间腔体连接其他4个腔体。
本方法可结合图3中的衬底制备装置对本方法做进一步的说明，但图3中的衬底制备装置对本发明并不构成限制。在本发明的一种实施例中，衬底1在真空室31内进行高温烘烤处理。
可选地，在本发明的一种实施例中，可将衬底1通过渡腔体32之后，放入真空室31中。过渡腔体32的压强为5*10-7Torr，温度为室温。
进一步地，本方法还可包括：将衬底1先放置在与真空室31、缓冲腔体34、冷却腔体35及反应室33连通的过渡腔体32中，并对过渡腔体32进行一个抽真空处理的过程；当过渡腔体32的压强降到5*10-7Torr时，将衬底1移动至真空室31；此时将真空室31与其他腔室隔离，并将真空室31内的压强降低到10-6Torr以下。
先将衬底放在与真空室31、缓冲腔体34、冷却腔体35及反应室33连通的过渡腔体32中，并对过渡腔体32进行抽真空处理的过程，可使得真空室31内的压强先降低一部分。待过渡腔体32内的压强稳定在5*10-7Torr时，将衬底1转移至真空室31内，并将真空室31与其他腔体隔离，进一步对真空室31进行抽真空处理直至真空室31内的压强降低到10-6Torr以下。过渡腔体32内的抽真空处理的过程能够使得后续过程中真空室31内压强的下降更为容易，能够减少单独将真空室31内的压强下降至10-6Torr以下花费的时间。同时，采用以上步骤也有利于保持真空室31、缓冲腔体34及反应室33内气体环境的洁净。
需要说明的是，将衬底1放置在渡腔体32中包括：将衬底1通过冷却腔体35之后移动至过渡腔体32中。
衬底1在真空室31内进行真空高温烘烤之后，将衬底1经过过渡腔体32进入反应室33。衬底1在反应室33内进行等离子体预处理。
衬底1完成等离子体预处理之后，将衬底1通过过渡腔体32移动至缓冲腔体34，衬底1可在缓冲腔体34内进行缓冲层2的生长。
缓冲层2生长完成之后，将衬底1经由过渡腔体32移动至冷却腔体35进行冷却。
缓冲层2的冷却完成之后，将生长有缓冲层2的衬底1移动至发光二极管的外延片的生长设备中，继续进行外延层的生长直至外延层生长完成。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管的制备方法，其特征在于，所述方法包括：
提供一衬底；
在真空室内对所述衬底进行高温烘烤；
对高温烘烤后的衬底的表面进行等离子体预处理；
在等离子体预处理后的衬底的表面上生长外延层。
2.根据权利要求1所述的方法，其特征在于，所述对高温烘烤后的衬底的表面进行等离子体预处理，包括：
向反应室内通入气体，并在所述反应室内施加交变电场，以使所述气体电离为等离子体后作用于所述衬底的表面。
3.根据权利要求2所述的方法，其特征在于，所述在所述反应室内施加交变电场，包括：
在所述反应室内施加能够使所述气体电离的第一交变电场；
向所述反应室内施加第二交变电场，所述第二交变电场的功率小于或等于所述第一交变电场的功率。
4.根据权利要求2所述的方法，其特征在于，所述等离子体预处理的时间为30～120s。
5.根据权利要求4所述的方法，其特征在于，所述第一交变电场的作用时间为1～3s。
6.根据权利要求2所述的方法，其特征在于，所述衬底进行等离子体预处理的温度为200～1000℃。
7.根据权利要求2～6任一项所述的方法，其特征在于，所述气体包括保护气体与反应气体，所述保护气体为氩气，所述反应气体包括N3、O3、N3O、NO、N3O3气体中的至少一种。
8.根据权利要求2～6任一项所述的方法，其特征在于，所述方法还包括：在通入所述气体之前，将所述反应室抽真空。
9.根据权利要求2～6任一项所述的方法，其特征在于，所述衬底进行高温烘烤的温度比所述衬底进行等离子体预处理的温度高。
10.根据权利要求2～6任一项所述的制备方法，其特征在于，所述反应室与所述真空室为不同的腔体。
CN201810195875.XA 2018-03-09 2018-03-09 一种发光二极管的制备方法 Active CN108538970B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810195875.XA CN108538970B (zh) 2018-03-09 2018-03-09 一种发光二极管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810195875.XA CN108538970B (zh) 2018-03-09 2018-03-09 一种发光二极管的制备方法

Publications (2)

Publication Number Publication Date
CN108538970A true CN108538970A (zh) 2018-09-14
CN108538970B CN108538970B (zh) 2020-07-07

Family

ID=63483431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810195875.XA Active CN108538970B (zh) 2018-03-09 2018-03-09 一种发光二极管的制备方法

Country Status (1)

Country Link
CN (1) CN108538970B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246754A (zh) * 2019-06-20 2019-09-17 江苏能华微电子科技发展有限公司 一种hemt外延结构的制备方法及外延结构
CN114203876A (zh) * 2021-12-07 2022-03-18 聚灿光电科技（宿迁）有限公司 一种AlN层及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250149A (en) * 1990-03-06 1993-10-05 Sumitomo Electric Industries, Ltd. Method of growing thin film
CN101381891A (zh) * 2008-10-20 2009-03-11 中国科学院物理研究所 一种制备MgZnO单晶薄膜的方法
CN101958376A (zh) * 2010-05-26 2011-01-26 中国科学院物理研究所 一种基于pin异质结构的短波长紫外发光材料的制备方法
CN102024898A (zh) * 2010-11-03 2011-04-20 西安神光安瑞光电科技有限公司 发光二极管及其制造方法
CN102412123A (zh) * 2011-11-07 2012-04-11 中山市格兰特实业有限公司火炬分公司 一种氮化铝的制备方法
CN103109342A (zh) * 2010-06-11 2013-05-15 瓦里安半导体设备公司 用于等离子体处理衬底的技术
CN103762310A (zh) * 2014-01-29 2014-04-30 中国科学院长春应用化学研究所 衬底预处理设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250149A (en) * 1990-03-06 1993-10-05 Sumitomo Electric Industries, Ltd. Method of growing thin film
CN101381891A (zh) * 2008-10-20 2009-03-11 中国科学院物理研究所 一种制备MgZnO单晶薄膜的方法
CN101958376A (zh) * 2010-05-26 2011-01-26 中国科学院物理研究所 一种基于pin异质结构的短波长紫外发光材料的制备方法
CN103109342A (zh) * 2010-06-11 2013-05-15 瓦里安半导体设备公司 用于等离子体处理衬底的技术
CN102024898A (zh) * 2010-11-03 2011-04-20 西安神光安瑞光电科技有限公司 发光二极管及其制造方法
CN102412123A (zh) * 2011-11-07 2012-04-11 中山市格兰特实业有限公司火炬分公司 一种氮化铝的制备方法
CN103762310A (zh) * 2014-01-29 2014-04-30 中国科学院长春应用化学研究所 衬底预处理设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246754A (zh) * 2019-06-20 2019-09-17 江苏能华微电子科技发展有限公司 一种hemt外延结构的制备方法及外延结构
CN114203876A (zh) * 2021-12-07 2022-03-18 聚灿光电科技（宿迁）有限公司 一种AlN层及其制备方法
WO2023103529A1 (zh) * 2021-12-07 2023-06-15 聚灿光电科技股份有限公司 一种AlN层、其制备方法及外延片

Also Published As

Publication number Publication date
CN108538970B (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
JP6875627B2 (ja) 結晶性積層構造体および半導体装置
CN104428441B (zh) 由物理气相沉积形成的氮化铝缓冲层和活性层
CN109545657B (zh) 一种改善碳化硅衬底上生长的氧化镓薄膜的方法
CN103915537B (zh) 硅衬底上化合物半导体外延层生长方法及其器件结构
JP5528612B1 (ja) 半導体装置
CN102738325B (zh) 金属基片垂直GaN基LED芯片及其制备方法
CN107492490A (zh) 半导体设备的成膜方法、氮化铝成膜方法以及电子装置
CN112768584A (zh) 一种发光二极管芯片及其应用
CN104508795A (zh) 用于沉积第iii族氮化物半导体膜的方法
JP2002326895A (ja) 半導体結晶とその成長方法及び光半導体素子
CN111739989A (zh) AlGaN基深紫外LED外延片及制备方法
JP2008050654A (ja) ｐ型Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜方法
WO2017215146A1 (zh) 形成薄膜的方法以及形成氮化铝薄膜的方法
CN108538970A (zh) 一种发光二极管的制备方法
CN101299513A (zh) 电场诱导光抽运硅基氧化锌薄膜随机激光器及其制备方法
CN116555734A (zh) 一种在金刚石表面异质外延的氧化镓薄膜及其制备方法
CN107492478A (zh) 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
JP5058642B2 (ja) 半導体基板の製造方法
CN105304717A (zh) 一种氮化铟（InN）基场效应晶体管及其制备方法
KR20070104715A (ko) 패턴이 형성된 기판 제조 방법 및 그 방법으로 제조된 기판
KR20010102794A (ko) 산화아연 산화물 반도체 박막 제조 방법
RU2634326C2 (ru) Способ получения нанопрофилированной ультратонкой пленки Al2O3 на поверхности пористого кремния
CN104733578A (zh) Dbr用薄膜制备方法
JP2012212820A (ja) 透明導電膜の作成方法
CN213327795U (zh) 一种半导体外延结构及其应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A preparation method of light emitting diode

Effective date of registration: 20210119

Granted publication date: 20200707

Pledgee: Shanghai Pudong Development Bank Co.,Ltd. Yiwu Branch

Pledgor: HC SEMITEK (ZHEJIANG) Co.,Ltd.

Registration number: Y2021330000058

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20211101

Granted publication date: 20200707

Pledgee: Shanghai Pudong Development Bank Co.,Ltd. Yiwu Branch

Pledgor: HC SEMITEK (ZHEJIANG) Co.,Ltd.

Registration number: Y2021330000058

PC01 Cancellation of the registration of the contract for pledge of patent right