CN108520884B - 阵列基板及其制备方法、显示装置 - Google Patents
阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN108520884B CN108520884B CN201810524721.0A CN201810524721A CN108520884B CN 108520884 B CN108520884 B CN 108520884B CN 201810524721 A CN201810524721 A CN 201810524721A CN 108520884 B CN108520884 B CN 108520884B
- Authority
- CN
- China
- Prior art keywords
- layer
- array substrate
- insulating layer
- substrate
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 78
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 119
- 239000011229 interlayer Substances 0.000 claims abstract description 38
- 239000007769 metal material Substances 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 18
- 238000005520 cutting process Methods 0.000 abstract description 9
- 239000003292 glue Substances 0.000 abstract description 7
- 238000005336 cracking Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000000565 sealant Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- HKBLLJHFVVWMTK-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti].[Ti] HKBLLJHFVVWMTK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种阵列基板及其制备方法、显示装置，该阵列基板包括衬底基板；多膜层结构，形成于衬底基板上，多膜层结构至少包括层间绝缘层，层间绝缘层上设置有开孔，用以释放膜层间的应力；触控信号线层，形成于多膜层结构上。通过上述方式，本申请能够实现有效释放阵列基板上各膜层间的应力，防止切裂制程中导致框胶处覆盖的膜层发生断裂的问题。
Description
技术领域
本申请涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示装置。
背景技术
具有高像素密度(PPI,Pixels Per Inch)的内嵌式触控面板，其触控TP trace一般采用独立层进行设计，以实现TP信号的传输。随着面板设计朝着超窄边框方向发展，对框胶宽度和cell切割技术有更高的要求。
在阵列基板的制作过程中，不同膜层沉积方式存在“张应力”或者“拉应力”，以绝缘层为例来说，一般采用氮化硅(SiNx)或氧化硅(SiOx)，其中，氮化硅膜层一般呈现“拉应力”，氧化硅膜层一般呈现“张应力”，且不贴膜层间的搭配容易导致阵列基板内部膜层应力不均的问题。
因阵列基板内部膜层存在应力不均的问题，在其成盒制程的框胶固化过程，容易加剧阵列基板膜层的应力不均。且对于窄边框的切割(cut on seal)技术，其裂片制程易导致框胶覆盖处膜层发生断裂。面板端子侧框胶边缘的膜层断裂易导致触控走线的断裂，导致触控功能的失效。
发明内容
本申请提供一种阵列基板及其制备方法、显示装置，能够实现有效释放阵列基板上各膜层间的应力，防止切裂制程中导致框胶处覆盖的膜层发生断裂的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种阵列基板，所述阵列基板包括：衬底基板；多膜层结构，形成于所述衬底基板上，所述多膜层结构至少包括层间绝缘层，所述层间绝缘层上设置有开孔，用以释放膜层间的应力；触控信号线层，形成于所述多膜层结构上。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种阵列基板的制备方法，所述制备方法包括：在衬底基板上制备多膜层结构，其中，所述多膜层结构至少包括层间绝缘层，所述层间绝缘层上设置有开孔，用以释放膜层间的应力；在所述多膜层结构上形成触控信号线层。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种显示装置，所述显示装置包括上述任一所述的阵列基板。
本申请的有益效果是：提供一种阵列基板及其制备方法、显示装置，通过在层间绝缘层上设置开孔，能够实现有效释放阵列基板上各膜层间的应力，防止切裂制程中导致框胶处覆盖的膜层发生断裂的问题。
附图说明
图1是本申请阵列基板第一实施方式的结构示意图；
图2是本申请层间绝缘层上开孔第一实施方式的示意图；
图3是本申请层间绝缘层上开孔第二实施方式的示意图；
图4是本申请阵列基板制备方法一实施方式的流程示意图；
图5是本申请显示装置一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1是本申请阵列基板第一实施方式的结构示意图，如图1，本申请提供的阵列基板10包括衬底基板11、多膜层结构12以及触控信号线层13。
其中，衬底基板11可以为透明材质，具体可以是玻璃、陶瓷基板或者透明塑料等任意形式的基板，此处本发明不做具体限定，且在本实施例中，所采用的衬底基板为玻璃基板。
多膜层结构12形成于衬底基板11上，且该多膜层结构12至少包括层间绝缘层121，该层间绝缘层121的材料可以为氮化硅或氧化硅中的一种。本实施例中的层间绝缘层121上设置有开孔A，该开孔A用于释放该阵列基板上各膜层之间的应力，降低后续切裂制程中膜层断裂的可能性。
可选地，本实施例中的开孔A横截面的形状可以为方形、圆形、椭圆形以及多边形的至少一种，在一实施方式中该开孔A的形状可以完全相同，也可以为不同的形状。该开孔A不同位置处对应的横截面的面积不同，如图1所示其横截面面积可以由开孔的底部朝向顶部的方向逐渐增大，或者逐渐减小，或者其横截面积不变如图2。当然在其它实施例中，该开孔A还可以开在如图3所示的层间绝缘层121的侧面，其形状可以为方形、圆形、椭圆形以及多边形的至少一种。可选地，开孔具体的设置形状此处不作具体限定，只要是能实现释放、消除或减弱阵列基板10上膜层间应力的形状均可。且本申请中通过在层间绝缘层121上设置开孔A后便无需在层间绝缘层121上在设置其他有机膜层来吸收各膜层间的应力，从而可以节省工艺制程。
可选地，请进一步结合图1，开孔A中填充有金属材料，其中，该金属材料可以选用铜、铝或者钛中的至少一种或组合。即本实施例中的金属材料选用钛-铝-钛多层金属膜层的层叠结构对开孔A进行填充。当然在其它实施例中，也可以采用铜作为填充材料对开孔A进行填充，其主要目的是防止在成盒的后续工艺中，即切裂制程中容易导致框胶处覆盖的膜层发生断裂，面板端子侧的框胶边缘的膜层断裂从而使得触控走线断裂失效的问题，即该金属材料的填充可以对整个基板起支撑和缓冲应力的作用。
可选地，本实施例中通过在层间绝缘层上设置开孔A，能够实现有效释放阵列基板上各膜层间的应力，且在开孔A内填充金属材料可以有效防止切裂制程中导致框胶处覆盖的膜层发生断裂的问题，对整个基板起支撑和缓冲应力的作用。
进一步参阅图1，本申请中的阵列基板10的多膜层结构12还包括依次形成于衬底基板11上的阻挡层122、缓冲层123、有源层124以及栅极绝缘层125。其中，阻挡层122及缓冲层123所采用的材料至少为氮化硅及二氧化硅中的一种，当然也可以采用其它材料，本申请不做具体限定。
可选地，阵列基板10还包括形成于层间绝缘层121及触控信号线层13之间的平坦化层14，以及形成于触控信号线层13上的第一绝缘层15及胶框16。其中，该平坦化层第一绝缘层15还可以包括介电层及钝化层(图未示)。且该平坦化层14、介电层及钝化层的具体材料的选择可以参见现有技术，此处不再赘述。
上述实施方式中，通过在层间绝缘层上设置开孔，且在开孔A内填充金属材料，能够实现有效释放阵列基板上各膜层间的应力，防止切裂制程中导致框胶处覆盖的膜层发生断裂的问题，对整个基板起支撑和缓冲应力的作用。
请参见图4，图4为本申请阵列基板制备方法一实施方式的流程示意图，如图4本申请中阵列基板的制备方法包括如下步骤：
S1，在衬底基板上制备多膜层结构，其中，多膜层结构至少包括层间绝缘层，层间绝缘层上设置有开孔，用以释放膜层间的应力。
请结合图1，衬底基板11可以为透明材质，具体可以是玻璃、陶瓷基板或者透明塑料等任意形式的基板，此处本发明不做具体限定，且在本实施例中，所采用的衬底基板11为玻璃基板。
进一步，在该衬底基板11上制备多膜层结构12，该多膜层结构12还包括依次形成于衬底基板11上的阻挡层122、缓冲层123、有源层124以及栅极绝缘层125以及层间绝缘层121。
其中，层间绝缘层121的材料可以为氮化硅或氧化硅中的一种。层间绝缘层121上设置有开孔A，该开孔A用于释放该阵列基板10上各膜层之间的应力，降低后续切裂制程中膜层断裂的可能性。可选地，本实施例中的开孔A横截面的形状可以为方形、圆形、椭圆形以及多边形的至少一种，在一实施方式中该开孔A的形状可以完全相同，也可以为不同的形状。参见图2，该开孔A不同位置处对应的横截面的面积不同，例如其横截面面积可以由开孔的底部朝向顶部的方向逐渐增大，或者逐渐减小，或者其横截面积不变。当然在其它实施例中，该开孔A还可以开在如图3所示的层间绝缘层121的侧面，其形状可以为方形、圆形、椭圆形以及多边形的至少一种。可选地，开孔具体的设置形状此处不作具体限定，只要是能实现释放、消除或减弱阵列基板10上膜层间应力的形状均可。且本申请中通过在层间绝缘层121上设置开孔A后便无需在层间绝缘层121上在设置其他有机膜层来吸收各膜层间的应力，从而可以节省工艺制程。
S2，在多膜层结构上形成触控信号线层。
步骤S2中，在多膜层结构12上制备触控信号线层13。本实施例中，在层间绝缘层121上制备了开孔后，无需再在层间绝缘层121上设置其他有机膜层来吸收阵列基板10上各膜层的应力，直接在层间绝缘层121形成触控信号线层13。
此外，该制备流程还包括在层间绝缘层121上制备平坦化层14，以及在触控信号线层13上分别制备第一绝缘层15及胶框16。其中，第一绝缘层15还可以包括介电层及钝化层(图未示)。本实施例中阵列基板10的结构和原理等描述可以详见上述实施方式的具体描述，此处不再赘述。
上述实施方式中，通过在层间绝缘层上设置开孔，且在开孔内填充金属材料，能够实现有效释放阵列基板上各膜层间的应力，防止切裂制程中导致框胶处覆盖的膜层发生断裂的问题，对整个基板起支撑和缓冲应力的作用。
请参见图5，图5为本申请显示装置一实施方式是结构示意图，本申请中的显示装置包括上述任一实施方式中所述的阵列基板F，该阵列基板F的具体构造和功能原理请参见上述实施方式中的具体描述，此处不再赘述。
综上所述，本领域技术人员容易理解，本申请提供一种阵列基板及其制备方法、显示装置，通过在层间绝缘层上设置开孔，且在开孔内填充金属材料，能够实现有效释放阵列基板上各膜层间的应力，防止切裂制程中导致框胶处覆盖的膜层发生断裂的问题，对整个基板起支撑和缓冲应力的作用。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (7)
1.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
多膜层结构，形成于所述衬底基板上，所述多膜层结构至少包括层间绝缘层，所述层间绝缘层上侧面设置有开孔，用以释放膜层间的应力；
触控信号线层，形成于所述多膜层结构上；
所述多膜层结构还包括依次形成于所述衬底基板上的阻挡层、缓冲层、有源层以及栅极绝缘层；
所述阵列基板还包括形成于所述层间绝缘层及所述触控信号线层之间的平坦化层；
所述阵列基板还包括形成于所述触控信号线层上的第一绝缘层及胶框。
2.根据权利要求1所述的阵列基板，其特征在于，所述开孔内填充有金属材料。
3.根据权利要求2所述的阵列基板，其特征在于，所述金属材料为铜、铝或者钛中的至少一种或组合。
4.根据权利要求1所述的阵列基板，其特征在于，所述开孔的横截面为圆形、椭圆形以及多边形的至少一种。
5.根据权利要求4所述的阵列基板，其特征在于，所述开孔不同位置处的横截面积不同。
6.一种阵列基板的制备方法，其特征在于，所述制备方法包括：
在衬底基板上制备多膜层结构，其中，所述多膜层结构至少包括层间绝缘层，所述层间绝缘层上侧面设置有开孔，用以释放膜层间的应力；
在所述多膜层结构上形成触控信号线层；
所述多膜层结构的所述衬底基板上依次形成有的阻挡层、缓冲层、有源层以及栅极绝缘层；
所述层间绝缘层及所述触控信号线层之间形成有平坦化层；
所述触控信号线层上形成有第一绝缘层及胶框。
7.一种显示装置，其特征在于，所述显示装置包括如权利要求1-5中任一所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810524721.0A CN108520884B (zh) | 2018-05-28 | 2018-05-28 | 阵列基板及其制备方法、显示装置 |
| PCT/CN2018/107452 WO2019227798A1 (zh) | 2018-05-28 | 2018-09-26 | 阵列基板及其制备方法、显示装置 |
| US16/198,809 US20190363109A1 (en) | 2018-05-28 | 2018-11-22 | Array substrate, preparation method thereof, and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810524721.0A CN108520884B (zh) | 2018-05-28 | 2018-05-28 | 阵列基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108520884A CN108520884A (zh) | 2018-09-11 |
| CN108520884B true CN108520884B (zh) | 2020-09-04 |
Family
ID=63427659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810524721.0A Active CN108520884B (zh) | 2018-05-28 | 2018-05-28 | 阵列基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108520884B (zh) |
| WO (1) | WO2019227798A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108520884B (zh) * | 2018-05-28 | 2020-09-04 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN110083269B (zh) * | 2019-04-28 | 2022-08-19 | 云谷（固安）科技有限公司 | 显示面板及其制备方法 |
| CN110362227B (zh) * | 2019-06-25 | 2021-01-01 | 武汉华星光电半导体显示技术有限公司 | 触控面板和触控显示设备 |
| CN112992670B (zh) * | 2019-12-16 | 2022-10-28 | 山东有研半导体材料有限公司 | 一种用于降低硅基背封抛光片应力的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI501376B (zh) * | 2009-10-07 | 2015-09-21 | Xintec Inc | 晶片封裝體及其製造方法 |
| CN106169481B (zh) * | 2016-07-20 | 2019-04-05 | 武汉华星光电技术有限公司 | 柔性阵列基板及其制备方法、柔性显示装置 |
| CN107275351A (zh) * | 2017-08-02 | 2017-10-20 | 京东方科技集团股份有限公司 | 显示器件结构及具有该结构的柔性显示器 |
| CN107589874B (zh) * | 2017-10-23 | 2023-11-10 | 京东方科技集团股份有限公司 | 一种阵列基板及制备方法、触控显示面板和触控显示装置 |
| CN108520884B (zh) * | 2018-05-28 | 2020-09-04 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
-
2018
- 2018-05-28 CN CN201810524721.0A patent/CN108520884B/zh active Active
- 2018-09-26 WO PCT/CN2018/107452 patent/WO2019227798A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019227798A1 (zh) | 2019-12-05 |
| CN108520884A (zh) | 2018-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108520884B (zh) | 阵列基板及其制备方法、显示装置 | |
| KR102674697B1 (ko) | 디스플레이 패널, 그 제조 방법 및 디스플레이 장치 | |
| CN105097885B (zh) | Oled面板及其封装方法、显示装置 | |
| WO2019085467A1 (zh) | 一种柔性显示模组、柔性显示屏及其制备方法 | |
| CN107910335A (zh) | 柔性显示面板、柔性显示面板制作方法及显示装置 | |
| US20210367214A1 (en) | Display Apparatus and Preparation Method thereof | |
| US11114640B2 (en) | Display substrate and method for manufacturing the same, and display device | |
| CN210245555U (zh) | 显示面板及显示装置 | |
| CN108417733A (zh) | 显示面板及其制造方法和显示终端 | |
| WO2020042894A1 (zh) | 显示基板及其制作方法以及显示装置 | |
| US10243027B2 (en) | Display panel, fabricating method thereof, and display apparatus | |
| CN111816665A (zh) | 一种显示面板及显示装置 | |
| CN110137222B (zh) | 显示面板及显示装置 | |
| US20230236627A1 (en) | Display panel | |
| CN108122927B (zh) | 薄膜晶体管及其制造方法、显示面板及显示装置 | |
| WO2019214285A1 (zh) | 显示面板母板、显示面板及显示面板制备方法 | |
| CN109300950B (zh) | 柔性显示装置 | |
| CN111129347A (zh) | 显示面板及其制作方法 | |
| WO2021035950A1 (zh) | 一种柔性衬底基板、柔性显示面板及其制备方法 | |
| CN111725425A (zh) | 显示面板及其制作方法 | |
| CN103533795A (zh) | 显示用基板及其制作方法、显示装置 | |
| WO2020006810A1 (zh) | 一种oled显示面板及其封装方法 | |
| CN102650771A (zh) | 一种液晶面板及其制造方法和显示器 | |
| WO2019114438A1 (zh) | 显示基板及其制作方法 | |
| US20110058135A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |