CN108511520B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN108511520B CN108511520B CN201810156094.XA CN201810156094A CN108511520B CN 108511520 B CN108511520 B CN 108511520B CN 201810156094 A CN201810156094 A CN 201810156094A CN 108511520 B CN108511520 B CN 108511520B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- semiconductor device
- base layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 224
- 239000011229 interlayer Substances 0.000 abstract description 41
- 230000005012 migration Effects 0.000 abstract description 17
- 238000013508 migration Methods 0.000 abstract description 17
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 239000002356 single layer Substances 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 230000000694 effects Effects 0.000 description 12
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 12
- 230000001699 photocatalysis Effects 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 239000011941 photocatalyst Substances 0.000 description 4
- 238000004347 surface barrier Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910010282 TiON Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
- H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供具备可抑制Au的电极成分扩散而产生迁移、并且能够良好地确保电极与其下方的导电层的电接触的构造、且成品率提高的半导体装置。在导电层(4、4)上形成基底层(6、6)，在基底层(6、6)上形成由Au组成的第1布线电极(7、7)。基底层(6、6)由宽度方向端部自第1布线电极(7、7)的宽度方向端部向第1过孔层(3)与CGR层(5a)的层间界面方向伸出的单层形成。该基底层(6、6)由组分调制层组成，第1布线电极(7、7)的下方的主组成成分为Ti或Ti与W，从第1布线电极(7、7)的下方向第1过孔层(3)与CGR层(5a)的层间界面方向伸出的部分的组成成分组分调制为Ti与O、或Ti、O与N、或Ti、W、O与N。
Description
技术领域
本发明涉及在与被层叠的绝缘膜相邻的区域将包含Au的电极形成于导电层上的半导体装置，尤其涉及具备对形成电极的金属成分的迁移加以限制的构造的半导体装置。
背景技术
以往，作为限制这种迁移的半导体装置，例如有专利文献1所公开的、具备对形成布线电极的金属成分Cu的迁移加以限制的构造的半导体装置。该半导体装置在半导体基板的基板面上形成第1布线层。第1布线层具备层间绝缘膜、侧面阻挡金属层、Cu布线及上表面阻挡金属层。Cu布线的上表面部被通过与侧面阻挡金属层同样的Ti、TiN、TiW等材料形成的上表面阻挡金属层覆盖。上表面阻挡金属层的宽度形成得比Cu布线的上表面部的宽度大。利用该上表面阻挡金属层来限制Cu从Cu布线向上层的层间绝缘膜的扩散。
再有，在专利文献2中了公开阳极电极的构造与以往不同的发光二极管。阳极电极是在AlGaAs接触层之上依次层叠作为欧姆接触层的AuGeNi层、用于优化连接性的Au层、作为扩散障碍壁层的TiNO层、具有扩散障碍壁作用及有助于连接的作用的Ti层、以及作为用于优化引线接合的连接用金属层的Au层而形成。作为扩散障碍壁层的TiNO层抑制AlGaAs接触层的金属成分Al通过迁移而向阳极电极表面析出，由此难以在电极表面形成Al氧化物。
在先技术文献
专利文献
专利文献1：JP特开2008-294403号公报
专利文献2：JP特开平9-167856号公报
然而，专利文献1所公开的上述以往的半导体装置，通过上表面阻挡金属层来抑制Cu的电极材料向上层的层间绝缘膜扩散，并不是以Au的电极材料作为对象。再有，上表面阻挡金属层采取包含Ti或TiW等的组成，有时形成布线电极的Cu会与这些金属成分发生反应而形成金属化合物。若形成该金属化合物，则上层及下层的各布线电极间的电阻会升高，因此并不优选。
还有，专利文献2所公开的上述以往的半导体装置，通过TiNO层来抑制Al的金属成分的扩散，与专利文献1所述的发明同样地并非以Au的电极材料作为对象。再者，专利文献2所公开的上述以往的半导体装置，抑制金属成分仅仅向上方的电极表面扩散的状况，而非抑制向处于与电极相邻的区域的绝缘膜的扩散。还有，作为Al的扩散障碍壁层虽然利用的是TiNO层，但由于TiNO层形成绝缘膜，故认为若插入电极层中、则不能有效地向元件施加偏置电压。
发明内容
本发明的目的在于，提供一种具备对Au的电极成分向处于与电极相邻的区域的绝缘膜的层间界面扩散而产生迁移的状况加以抑制、并且能够良好地确保电极与其下方的导电层的电接触的构造、且成品率提高的半导体装置。
为此，本发明是一种半导体装置，在与被层叠的绝缘膜相邻的区域，包含Au的电极形成于导电层上，其特征在于
在电极与导电层之间具备由组分调制层组成的基底层，该基底层由宽度方向端部自电极的宽度方向端部朝绝缘膜的层间界面方向伸出的单层形成，电极的下方的主组成成分为Ti、或Ti与W，且从电极的下方朝绝缘膜的层间界面方向伸出的部分的组成成分被组分调制为Ti与O、或Ti、O与N、或Ti、W、O与N。
根据本结构，对于电极与导电层之间所具备的基底层而言，虽然电极下方的主组成成分为Ti、或Ti与W，但朝绝缘膜的层间界面方向伸出的部分的组成成分组分调制为Ti与O或Ti、O与N或Ti、W、O与N。通过将基底层之中朝绝缘膜的层间界面方向伸出的部分如上述地进行组分调制，从而该伸出部分与其周围的绝缘膜密接性良好地相接。为此，基底层的伸出部分与绝缘膜之间不会形成间隙，不存在水分进入的余地。因此，即便水分侵入到离开电极的绝缘膜的层间界面，该水分的OH基也无法在基底层的伸出部分与绝缘膜的密接部分移动，未达到包含Au的电极。再有，若OH基达到基底层的伸出部分，则伸出部分的Ti或TiW与OH基发生反应而使伸出部分氧化，水分不能回溯到电极。为此，成为引起电极金属的迁移的原因的OH基被从电极隔离，电极所包含的金属成分的Au向绝缘膜的层间界面扩散的迁移的产生得以抑制。
再有，由于电极下方的基底层的主组成成分为Ti或Ti与W，故电极下方的基底层的电阻被抑制得较低。为此，夹着基底层的电极与导电层间的连接电阻不会增加。
还有，形成基底层的伸出部分的TiO2或TiON或TiWON若照射光、则起到光催化剂效果。因此，在半导体装置的制造时的清洗工艺中未除尽而残留于绝缘膜的层间界面的残渣借助该光催化剂效果而被除掉。为此，绝缘膜的层间界面发生的膜剥落得以抑制。
结果，能够提供具备可抑制Au的电极成分向处于电极所相邻的区域内的绝缘膜的层间界面扩散而产生迁移的状况、并且能良好地确保电极与其下方的导电层的电接触、进而可限制绝缘膜的层间界面发生的膜剥落的构造且成品率提高的半导体装置。
另外，本发明的特征在于，绝缘膜以氮化硅为主成分。
形成绝缘膜的氮化硅和形成基底层的伸出部分的上述组成成分尤其密接性良好地相接。为此，根据本结构，能显著地起到本发明的上述效果。
此外，本发明的特征在于，基底层的朝绝缘膜的层间界面方向伸出的宽度方向端部的角被削掉而成为倾斜面。
根据本结构，由于基底层的伸出部分中的宽度方向端部的角被削掉，故可阻止电场集中于锐利的角而使绝缘膜产生绝缘击穿。再有，由于角被削掉而形成倾斜面，故基底层所相邻的层间界面上的绝缘膜与基底层的接触面积增加。因此，在从绝缘膜的层间到电极为止的区间内，绝缘膜与基底层的密接性优良的接触区域遍及更长的距离地形成。为此，在从绝缘膜的层间到电极为止的区间内，能够更长地确保没有OH基进入的间隙的距离，能够更可靠地抑制迁移的产生。还有，由于角被削掉而形成倾斜面，故与相邻的绝缘膜接触的基底层的伸出部分露出于电极的侧部的面积增加。为此，基底层的伸出部分所包含的光催化剂物质所起到的光催化剂效果增大，能有效地除去残渣。结果，能够提供成品率进一步提高的半导体装置。
再有，本发明的特征在于，基底层的宽度方向端部自电极的宽度方向端部向绝缘膜的层间界面方向伸出的长度被设定为30nm以上。
根据本结构，能更可靠地起到基底层的伸出部分与其周围的绝缘膜密接性良好地相接而产生的效果。
还有，本发明的特征在于，电极的侧面及上表面被由与基底层的伸出部分相同的材料组成的覆盖层覆盖。
根据本结构，电极的侧面及上表面也与其周围的绝缘膜密接性良好地相接，并且借助覆盖层的光催化剂效果，残留于电极的侧面及上表面的残渣电被除去，因此在电极的侧面及上表面中也能起到上述各效果。为此，能够提供成品率进一步提高的半导体装置。
另外，本发明的特征在于，
电极是弯曲的部分在俯视下描绘圆弧或多边形、或具有以钝角弯曲的形状的布线电极，
基底层沿着电极的布线方向而形成于电极的下方。
在半导体装置的制造时的清洗工艺中未除尽的残渣，容易积存于布线电极的俯视下弯曲成直角的部位。可是，根据本结构，由于布线电极呈俯视下弯曲的部分描绘圆弧或多边形、或以钝角弯曲的形状，故在布线电极的弯曲的部位，残渣变得难以积存。进而，由于在布线电极的下方，沿着布线电极的布线方向来形成上述基底层，故残留于布线电极的周围的残渣借助上述的光催化剂效果而被除去。为此，即便是布线电极的弯曲的部位，也变得难以引起绝缘膜的膜剥落，变得不易产生膜剥落的外观不良。
根据本发明，能够提供一种半导体装置，具备可抑制Au的电极成分向处于电极所相邻的区域的绝缘膜的层间界面扩散而产生迁移的状况、并且能良好地确保电极与其下方的导电层的电接触、进而可限制绝缘膜的层间界面发生的膜剥落的构造，且成品率提高。
附图说明
图1是本发明的第1实施方式涉及的半导体装置的剖视图。
图2是与第1实施方式涉及的半导体装置进行比较的半导体装置的剖视图。
图3是本发明的第2实施方式涉及的半导体装置的剖视图。
图4是本发明的第3实施方式涉及的半导体装置的剖视图。
图5是本发明的第4实施方式涉及的半导体装置的剖视图。
图6是本发明的第5实施方式涉及的半导体装置的俯视图。
图7是与第5实施方式涉及的半导体装置进行比较的半导体装置的俯视图。
图8是表示第5实施方式涉及的半导体装置中的第1布线电极的弯曲部分的变形例的俯视图。
-符号说明-
1、21、31、41、51...半导体装置
2...GaAs半导体基板
3...第1过孔层(绝缘膜)
4...导电层
5a、5b...CGR层(绝缘膜)
6、6c、22...基底层
6b...覆盖层
7...第1布线电极
8...第2过孔层(绝缘膜)
9...第2布线电极
10...保护膜
具体实施方式
接着，对用于实施本发明的半导体装置的方式进行说明。
图1是本发明的第1实施方式涉及的半导体装置1的剖视图。
半导体装置1形成于GaAs半导体基板2上，在GaAs半导体基板2的表面，选择性地除去第1过孔层3，从而形成导电层4、4。第1过孔层3形成由氮化硅(硅氮化物：Si3N4)组成的绝缘膜。在第1过孔层3形成过孔槽，将连接上层布线与下层布线的导电材料填充于过孔槽，由此形成过孔。导电层4、4由金属电极组成，在半导体装置1形成例如异质结双极晶体管(HBT)的情况下，成为由Au组成的集电极电极。
在第1过孔层3之上形成氮化硅所组成的CGR层5a，以作为绝缘膜。CGR层5a被选择性地除去，在导电层4、4上与导电层4、4相接地形成基底层6、6。在基底层6、6上由形成Au组成的第1布线电极7、7。
基底层6、6通过宽度方向端部自第1布线电极7、7的宽度方向端部向第1过孔层3与CGR层5a的层间界面方向伸出的单层形成。该基底层6、6由组分调制层组成，第1布线电极7、7的下方的主组成成分是Ti或Ti与W，从第1布线电极7、7的下方向第1过孔层3与CGR层5a的层间界面方向伸出的部分的组成成分组分调制为Ti与O、或Ti、O与N、或Ti、W、O与N。因此，第1布线电极7、7的下方的主组成成分被记述为TixWy(其中，x+y＝1)、基底层6、6的伸出部分的组成成分被记述为TixWyOzN1-x-y-z(其中，x+y+z＝1)。
对于基底层6、6的制造方法而言，蒸镀或溅射是适当的。在蒸镀中，使用以第1布线电极7、7的形成宽度开口的掩模，通过倾斜地设定蒸镀入射角度，从而能够简单地在短时间内形成基底层6、6的伸出部分。此时，基底层6、6的伸出长度L优选设定为30nm以上。伸出长度L的上限并未特别地加以限定，能够根据相邻的元件间的距离而适宜地设定，但作为一例，被设定为1,000nm。形成伸出部分后，将蒸镀入射角度恢复为垂直，由此能够继续蒸镀第1布线电极7、7。再有，基底层6、6的伸出部分在基底层6、6上形成了第1布线电极7、7后露出于第1布线电极7、7的侧部，因此例如通过将过氧化氢水加入半导体装置1，从而能够简单地使其氧化并进行组分调制。
半导体装置1中，如上述地在被层叠的第1过孔层3与CGR层5a所相邻的区域，由Au组成的第1布线电极7、7形成于导电层4、4上，在第1布线电极7、7与导电层4、4之间具备基底层6、6。再有，在基底层6、6的伸出部分上部、以及从第1布线电极7、7的侧面到一部分上表面的部分，与CGR层5a连续地形成CGR层5b，该CGR层5b由与CGR层5a同样的材料组成。再有，在露出于CGR层5b的第1布线电极7、7的上表面及CGR层5a、5b上，与第1过孔层3同样的第2过孔层8通过氮化硅而形成。进而，在经由第2过孔层8的第1布线电极7、7上，形成由Au组成的第2布线电极9、9，第2过孔层8及第2布线电极9、9被由氮化硅组成的保护膜10覆盖。
根据这种本实施方式涉及的半导体装置1，对于第1布线电极7、7与导电层4、4之间所具备的基底层6、6而言，虽然第1布线电极7、7下方的主组成成分为Ti或Ti与W，但向第1过孔层3与CGR层5a的层间界面方向伸出的部分的组成成分组分调制成Ti与O、或Ti、O与N、或Ti、W、O与N。如上述地对基底层6、6之中向第1过孔层3与CGR层5a的层间界面方向伸出的部分进行组分调制，由此该伸出部分密接性良好地与其周围的第1过孔层3和CGR层5a、5b相接。为此，基底层6、6的伸出部分与第1过孔层3及CGR层5a、5b之间不会形成间隙，不存在水分进入的余地。因此，即便水分侵入到离开第1布线电极7、7的第1过孔层3与CGR层5a的层间界面S，该水分的OH基也无法在基底层6、6的伸出部分与第1过孔层3及CGR层5a、5b的密接部分移动，未达到包含Au的第1布线电极7、7。还有，若OH基达到基底层6、6的伸出部分，则伸出部分的Ti或TiW与OH基发生反应而使伸出部分氧化，水分不能回溯到第1布线电极7、7。为此，成为引起电极金属的迁移的原因的OH基从第1布线电极7、7被隔离，第1布线电极7、7所包含的金属成分的Au向第1过孔层3与CGR层5a的层间界面S扩散的迁移的产生得以抑制。
再有，由于第1布线电极7、7下方的基底层6、6的主组成成分为Ti或Ti与W，故第1布线电极7、7下方的基底层6、6的电阻被抑制得较低地。为此，夹着基底层6、6的第1布线电极7、7和导电层4、4之间的连接电阻不会增加。另外，由于将第1布线电极7、7下方的基底层6、6的电阻抑制得较低，故优选急剧地进行从第1布线电极7、7下方的基底层6、6的TixWy向基底层6、6的伸出部分的TixWyOzN1-x-y-z的组分调制。此外，即便第1布线电极7、7的下方的基底层6、6的组成成分中包含少许的O或N，只要基底层6、6的电阻是实用上没有问题的程度，那么也是被允许的。
再有，形成基底层6、6的伸出部分的TiO2或TiON或TiWON，若照射光、则起到光催化剂效果。因此，在半导体装置1的制造时的清洗工艺中未除尽而残留于第1过孔层3与CGR层5a的层间界面S的残渣，通过该光催化剂效果而被除掉。为此，第1过孔层3与CGR层5a的层间界面S发生的膜剥落得以抑制。
结果，能够提供以下的半导体装置1：可抑制Au的电极成分向处于与第1布线电极7、7相邻的区域的第1过孔层3与CGR层5a的层间界面S扩散而产生迁移的状况，并且能良好地确保第1布线电极7、7与其下方的导电层4、4的电接触，具备可限制第1过孔层3与CGR层5a的层间界面S发生的膜剥落的构造，且成品率提高。
还有，本实施方式涉及的半导体装置1中，第1过孔层3或CGR层5a、5b等的绝缘膜由氮化硅组成，以氮化硅为主成分。形成这些绝缘膜的氮化硅和形成基底层6、6的伸出部分的上述组成成分尤其密接性良好地相接。为此，根据本实施方式涉及的半导体装置1，能显著地达到上述效果。
再有，本实施方式涉及的半导体装置1，基底层6、6的宽度方向端部自第1布线电极7、7的宽度方向端部朝第1过孔层3与CGR层5a的层间界面方向伸出的长度L设定为30nm以上。为此，能更可靠达到基底层6、6的伸出部分与其周围的绝缘膜密接性良好地相接而产生的效果。
图2所示的半导体装置1a在以下方面和上述第1实施方式涉及的半导体装置1相异：形成于第1布线电极7、7与导电层4、4之间的基底层6a、6a仅形成在第1布线电极7、7的下方。其中，针对图2中与图1相同或相应的部分赋予相同的符号并省略其说明。该半导体装置1a不具备如上述第1实施方式那样从第1布线电极7、7的下方朝第1过孔层3与CGR层5a的层间界面方向伸出的伸出部分。
在采取这种构造的半导体装置1a中，若水分侵入第1布线电极7、7之间的、第1过孔层3与CGR层5a的层间界面S，则通过向形成在半导体装置1a的元件施加偏压，OH基在该层间界面S进行传递并到达基底层6a、6a的侧面，并一直到达处于与基底层6a、6a的侧面相同的面的第1布线电极7、7的侧面。因此，第1布线电极7、7的Au与OH基发生反应而引起迁移，Au向第1过孔层3与CGR层5a的层间界面S扩散。结果，在相邻的第1布线电极7、7间、即相邻的HBT或电容器等元件间产生短路。
再有，在第1过孔层3与CGR层5a的层间界面S，若在半导体装置1a的清洗工艺中未除尽的Na+、Cl-、C、NH4 +等的残渣残留，或OH基侵入，则在第1过孔层3与CGR层5a的层间界面S会产生膜剥落。
然而，第1实施方式涉及的半导体装置1中，如上述地，基底层6、6的宽度方向端部朝第1过孔层3与CGR层5a的层间界面方向伸出，该伸出部分和其周围的第1过孔层3及CGR层5a、5b密接性良好地相接。为此，基底层6、6的伸出部分与第1过孔层3及CGR层5a、5b之间不会形成间隙，不存在水分进入的余地，因此不会产生半导体装置1a中的上述的短路的缺陷。还有，因为清洗工艺中未除尽的残渣通过基底层6、6的伸出部分所起到的光催化剂效果而被除掉，所以在第1过孔层3与CGR层5a的层间界面S发生的膜剥落得以抑制。
图3是本发明的第2实施方式涉及的半导体装置21的剖视图。另外，针对该图中与图1相同或相应的部分赋予相同的符号并省略其说明。
半导体装置21仅仅在以下方面和第1实施方式涉及的半导体装置1相异：在导电层4、4和GaAs半导体基板2之间具备与基底层6、6同样的基底层22、22。其他方面采取与第1实施方式涉及的半导体装置1同样的结构。
根据该第2实施方式涉及的半导体装置21，除了起到与第1实施方式涉及的半导体装置1同样的作用效果以外，通过使基底层22、22的与导电层4、4对应的伸出部分由TixWyOzN1-x-y-z的组成成分构成，从而利用其光催化剂效果，也能抑制第1过孔层3与GaAs半导体基板2的层间界面S发生的膜剥落。
图4是本发明的第3实施方式涉及的半导体装置31的剖视图。其中，针对该图中与图1相同或相应的部分赋予相同的符号并省略其说明。
半导体装置31仅仅在以下方面与第1实施方式涉及的半导体装置1相异：第1布线电极7、7的侧面及上表面被由与基底层6、6的伸出部分相同的材料组成的覆盖层6b、6b覆盖。其他方面采取与第1实施方式涉及的半导体装置1同样的结构。
根据该第3实施方式涉及的半导体装置31，除了起到与第1实施方式涉及的半导体装置1同样的作用效果以外，第1布线电极7、7的侧面及上表面也与作为其周围的绝缘膜的CGR层5b密接性良好地相接，并且通过覆盖层6b、6b的光催化剂效果，也能除去残留于第1布线电极7、7的侧面及上表面的残渣。因此，即便在第1布线电极7、7的侧面及上表面中，也能起到上述的各效果。为此，能够提供成品率进一步提高的半导体装置31。
图5是本发明的第4实施方式涉及的半导体装置41的剖视图。其中，针对该图中与图1相同或相应的部分赋予相同的符号并省略其说明。
半导体装置41仅仅在以下方面和第1实施方式涉及的半导体装置1相异：基底层6c、6c朝着第1过孔层3与CGR层5的层间界面方向伸出的宽度方向端部的角被削掉而成为倾斜面。其他方面采取与第1实施方式涉及的半导体装置1同样的结构。
根据该第4实施方式涉及的半导体装置41，由于基底层6c、6c的伸出部分中的宽度方向端部的角被削掉，故可阻止电场集中于锐利的角而在其周围的绝缘膜即第1过孔层3与CGR层5a、5b产生绝缘击穿。再有，由于角被削掉而形成倾斜面，故基底层6c、6c所相邻的层间界面S上的CGR层5a与基底层6c、6c的接触面积增加。因此，在从第1过孔层3与CGR层5a的层间到第1布线电极7、7为止的区间内，CGR层5a与基底层6c、6c的密接性优良的接触区域遍及更长的距离而形成。为此，在从第1过孔层3与CGR层5a的层间到第1布线电极7、7为止的区间内，能够更长地确保没有OH基进入的间隙的距离，能够更可靠地抑制迁移的产生。还有，由于角被削掉而形成倾斜面，故与相邻的CGR层5a接触的基底层6c、6c的伸出部分露出于第1布线电极7、7的侧部的面积增加。为此，基底层6c、6c的伸出部分所包含的光催化剂物质起到的光催化剂效果增大，能够有效地除去残渣。结果，能够提供成品率进一步提高的半导体装置41。
图6是本发明的第5实施方式涉及的半导体装置51的俯视图。其中，在该图中，仅图示与第1～第4各实施方式中的结构要素同样的一方的第1布线电极7，其他结构要素则省略图示。
形成于半导体装置51的基板面的第1布线电极7呈圆52所包围起来的弯曲的部分在俯视下描绘圆弧的形状。在第1布线电极7的下方，与第1～第4各实施方式中的部分同样的未图示的基底层6或6c沿着第1布线电极7的布线方向形成。
在图7的俯视图所示的半导体装置51a中，圆54所包围起来的布线电极53的弯曲的部分，呈在俯视下弯曲为直角的形状。半导体装置51a的制造时的清洗工艺中未除尽的残渣容易积存于布线电极53中的俯视下弯曲为直角的部位。可是，根据第5实施方式涉及的半导体装置51，由于第1布线电极7、7如图6所示的那样呈在俯视下弯曲的部分描绘圆弧的形状，故残渣变得难以积存在布线电极的弯曲的部位。进而，由于在第1布线电极7、7的下方，沿着第1布线电极7、7的布线方向形成上述的基底层6、6或基底层6c、6c，故残留于第1布线电极7、7的周围的残渣借助上述的光催化剂效果而被除去。为此，即便是在第1布线电极7、7的弯曲的部位，也变得难以引起绝缘膜的膜剥落，变得不易产生膜剥落的外观不良。
上述的说明中，针对第1布线电极7、7的弯曲的部分呈图8(a)所示的、在俯视下描绘圆弧的形状的情况进行了说明。可是，第1布线电极7、7的弯曲的部分也可以是如该图(b)、(c)所示的俯视下描绘多边形的形状、或如该图(d)所示的俯视下以钝角弯曲的形状。即便是这种形状，也能起到与第5实施方式涉及的半导体装置51同样的作用效果。
上述各实施方式涉及的半导体装置1、21、31、41及51最好利用于HBT或电容器等形成为元件时的包含Au的电极构造，Au迁移得以抑制且装置的耐湿性提高。
Claims (5)
1.一种半导体装置，包括：
半导体基板；
导电层，位于所述半导体基板上；
基底层，位于所述导电层上；
第一电极，包含Au且位于所述基底层上；
与所述基底层相邻地被层叠的绝缘膜；
包含氮化硅的过孔层，该过孔层覆盖所述绝缘膜的一部分和所述第一电极的上表面的一部分；
包含Au的第二电极，位于所述过孔层上；和
保护膜，其覆盖所述过孔层、所述第二电极的侧面以及所述第二电极的上表面的一部分，
所述基底层与所述导电层直接接触，
所述基底层包括在垂直于所述半导体基板的主面的方向的俯视下从所述第一电极的宽度方向端部朝宽度方向伸出的宽度方向端部，在所述绝缘膜之间从所述第一电极的所述宽度方向端部朝所述宽度方向伸出的所述基底层的每个所述宽度方向端部的长度被设定在30nm以上且1000nm以下，
所述基底层的每个所述宽度方向端部位于所述绝缘膜之间，
所述基底层的主组成成分为Ti或W，
所述基底层的所述宽度方向端部的组成成分被组分调制为Ti与O、或Ti、O与N、或Ti、W、O与N，
在垂直于所述半导体基板的所述上表面的方向上，从所述第一电极的上表面到所述第二电极的下表面的最小距离小于从所述第一电极的上表面到所述保护膜的覆盖所述第二电极的部分的下表面的最小距离。
2.根据权利要求1所述的半导体装置，其特征在于，
所述绝缘膜以氮化硅为主成分。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述基底层的朝所述宽度方向伸出的宽度方向端部的角被削掉而成为倾斜面。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一电极的侧面及上表面被由与所述基底层的伸出部分相同的材料组成的覆盖层覆盖。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一电极是弯曲的部分在俯视下描绘圆弧或多边形、或具有以钝角弯曲的形状的布线电极，
所述基底层沿着所述第一电极的布线方向而形成于所述第一电极的下方。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017034186A JP2018142562A (ja) | 2017-02-24 | 2017-02-24 | 半導体装置 |
| JP2017-034186 | 2017-02-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108511520A CN108511520A (zh) | 2018-09-07 |
| CN108511520B true CN108511520B (zh) | 2021-09-28 |
Family
ID=63246518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810156094.XA Active CN108511520B (zh) | 2017-02-24 | 2018-02-23 | 半导体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10950548B2 (zh) |
| JP (1) | JP2018142562A (zh) |
| CN (1) | CN108511520B (zh) |
| TW (1) | TWI660428B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11407287B2 (en) | 2019-04-11 | 2022-08-09 | Carrier Corporation | Refrigerant leak sensor pre-trip sequence and diagnostics |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101069280A (zh) * | 2004-12-01 | 2007-11-07 | 皇家飞利浦电子股份有限公司 | 一种在集成电路管芯上形成互连结构的方法 |
| CN202285234U (zh) * | 2010-01-15 | 2012-06-27 | 罗姆股份有限公司 | 半导体装置 |
| CN102714210A (zh) * | 2010-11-19 | 2012-10-03 | 松下电器产业株式会社 | 非易失性存储元件以及非易失性存储元件的制造方法 |
| CN102939659A (zh) * | 2010-06-11 | 2013-02-20 | 株式会社半导体能源研究所 | 半导体器件及半导体器件的制造方法 |
| CN105720027A (zh) * | 2014-12-17 | 2016-06-29 | 瑞萨电子株式会社 | 半导体器件以及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0614536B2 (ja) * | 1985-09-17 | 1994-02-23 | 株式会社東芝 | バイポ−ラ集積回路 |
| MY115336A (en) * | 1994-02-18 | 2003-05-31 | Ericsson Telefon Ab L M | Electromigration resistant metallization structures and process for microcircuit interconnections with rf-reactively sputtered titanium tungsten and gold |
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| JP2940455B2 (ja) | 1995-12-15 | 1999-08-25 | サンケン電気株式会社 | 化合物半導体素子 |
| JP3379062B2 (ja) * | 1997-12-02 | 2003-02-17 | 富士通カンタムデバイス株式会社 | 半導体装置及びその製造方法 |
| US7226387B2 (en) * | 2005-04-01 | 2007-06-05 | Cnh America Llc | Control system for regulating a ground speed of a vehicle |
| JP2008294403A (ja) | 2007-04-23 | 2008-12-04 | Denso Corp | 半導体装置 |
| TW200910477A (en) * | 2007-08-16 | 2009-03-01 | Fupo Electronics Corp | Solder pad re-distribution process and integrated circuit chip applying the same |
| US9190348B2 (en) * | 2012-05-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
| JP5678341B2 (ja) * | 2013-08-23 | 2015-03-04 | 株式会社レーザーシステム | ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、電力伝送システムおよび電源線用無線接続コネクタ |
-
2017
- 2017-02-24 JP JP2017034186A patent/JP2018142562A/ja not_active Withdrawn
-
2018
- 2018-02-05 TW TW107104003A patent/TWI660428B/zh active
- 2018-02-23 US US15/903,908 patent/US10950548B2/en active Active
- 2018-02-23 CN CN201810156094.XA patent/CN108511520B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101069280A (zh) * | 2004-12-01 | 2007-11-07 | 皇家飞利浦电子股份有限公司 | 一种在集成电路管芯上形成互连结构的方法 |
| CN202285234U (zh) * | 2010-01-15 | 2012-06-27 | 罗姆股份有限公司 | 半导体装置 |
| CN102939659A (zh) * | 2010-06-11 | 2013-02-20 | 株式会社半导体能源研究所 | 半导体器件及半导体器件的制造方法 |
| CN102714210A (zh) * | 2010-11-19 | 2012-10-03 | 松下电器产业株式会社 | 非易失性存储元件以及非易失性存储元件的制造方法 |
| CN105720027A (zh) * | 2014-12-17 | 2016-06-29 | 瑞萨电子株式会社 | 半导体器件以及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108511520A (zh) | 2018-09-07 |
| JP2018142562A (ja) | 2018-09-13 |
| TWI660428B (zh) | 2019-05-21 |
| US10950548B2 (en) | 2021-03-16 |
| TW201842583A (zh) | 2018-12-01 |
| US20180247895A1 (en) | 2018-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9548433B2 (en) | Light-emitting diode chip | |
| US20130307002A1 (en) | Light emitting device with reflective electrode | |
| CN103098242B (zh) | 发光二极管芯片 | |
| TWI414082B (zh) | 具有過電壓保護之發光二極體晶片 | |
| CN104300056A (zh) | 一种高可靠性的倒装led芯片及其led器件和制作方法 | |
| CN107799503A (zh) | 具有mim电容器的半导体器件 | |
| US6727167B2 (en) | Method of making an aligned electrode on a semiconductor structure | |
| TW201230319A (en) | Optoelectronic semiconductor chip | |
| CN204179102U (zh) | 一种高可靠性的倒装led芯片及其led器件 | |
| KR930004717B1 (ko) | 반도체 장치 | |
| JP6149786B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN108511520B (zh) | 半导体装置 | |
| KR102268352B1 (ko) | 광전 반도체 칩 | |
| US20130049060A1 (en) | Light-emitting diode structure and method for manufacturing the same | |
| US10153400B2 (en) | Optoelectronic semiconductor device, method of producing an electrical contact and method of producing a semiconductor device | |
| JP6179445B2 (ja) | 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法 | |
| TW493284B (en) | LED device and the manufacturing method thereof | |
| JP6736902B2 (ja) | 半導体装置の製造方法 | |
| CN205355082U (zh) | 一种led倒装芯片 | |
| CN104051518A (zh) | 形成hemt半导体装置及其结构的方法 | |
| US11276788B2 (en) | Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip | |
| JP6801840B2 (ja) | 半導体装置 | |
| CN110534623B (zh) | Led芯片及其制作方法 | |
| TWI842807B (zh) | 半導體發光元件以及半導體發光元件的製造方法 | |
| US20220102547A1 (en) | Semiconductor Die and Method of Manufacturing the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |