CN108449890B - 一种含有ptfe的多层pcb的制作方法 - Google Patents

一种含有ptfe的多层pcb的制作方法 Download PDF

Info

Publication number
CN108449890B
CN108449890B CN201810259638.5A CN201810259638A CN108449890B CN 108449890 B CN108449890 B CN 108449890B CN 201810259638 A CN201810259638 A CN 201810259638A CN 108449890 B CN108449890 B CN 108449890B
Authority
CN
China
Prior art keywords
ptfe
plasma
activation treatment
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810259638.5A
Other languages
English (en)
Other versions
CN108449890A (zh
Inventor
赖罗鲁羲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shengyi Technology Co Ltd
Original Assignee
Shengyi Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shengyi Technology Co Ltd filed Critical Shengyi Technology Co Ltd
Priority to CN201810259638.5A priority Critical patent/CN108449890B/zh
Publication of CN108449890A publication Critical patent/CN108449890A/zh
Application granted granted Critical
Publication of CN108449890B publication Critical patent/CN108449890B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明涉及一种含有PTFE的多层PCB的制作方法，其包括以下步骤：(1)提供采用RTF铜箔的PTFE基板；(2)蚀刻线路，蚀刻线路后的PTFE基板不做棕化线；(3)在蚀刻后的PTFE基板表面做plasma表面等离子活化处理；(4)压合程序，并将压合前的滞留时间控制在4h以内；(5)完成压合，从而获得含有PTFE的多层PCB。本发明通过调整PCB设计和工艺流程以及所涉及参数，最大程度地增加了PP与基板的层间粘合力，从而有效解决了PTFE多层板与PP的层间结合力问题。

Description

一种含有PTFE的多层PCB的制作方法
技术领域
本发明涉及覆铜板技术领域，尤其涉及一种含有PTFE的多层板的制作方法。
背景技术
随着5G时代的来临，无线通讯行业越来越多的应用到PTFE基板。普遍的5G基站天线PCB设计都是四层对压板，其通常采用由上至下依次为：PTFE基板、粘结片、粘结片和PTFE基板的四层板，除此以外，还包括有PTFE材质的多层板设计，其均对PTFE基板与粘结片的粘合力提出了要求。
PTFE本身表面能很低，具有不粘的特性；接触角很大，所以与任何的粘结片都无法粘合，因此，如何改善PTFE表面的粘结性是本领域研究的热点问题。
CN106268370A中公开了一种聚四氟乙烯膜低温等离子体亲水改性及时效改性处理方法，该方法包括在20-500℃的温度下采用低温等离子法刻蚀聚四氟乙烯膜并接枝亲水基团，通过低温等离子体刻蚀聚四氟乙烯分子链可产生活性碳原子，同时激发有机溶剂分子产生亲水活性基团，从而在聚四氟乙烯分子链上接枝上亲水基团，实现聚四氟乙烯膜表面与膜层的亲水改性。
CN205793612U中公开了一种TD天线板用高PIM值微波基板，其包括：PTFE薄膜和两层玻纤布，两层玻纤布分别固定在所述PTFE薄膜的两侧面上；以及两层反转铜箔，两层反转铜箔分别通过粘贴薄膜固定在两层所述玻纤布背对所述PTFE薄膜的侧面上。
尽管上述文献已公开了采用低温等离子体处理或将PTFE膜与反转铜箔通过FEP膜结合的层状结构以实现低温压合的目的，然而，其仍无法最大化地增加并保持PTFE基板表面的化学活性，从而不能更好地实现PTFE与粘结片之间的结合，无法有效解决PTFE多层板与PP的层间结合力问题。
发明内容
为解决上述技术问题，本发明提供了一种含有PTFE多层PCB的制作方法，也是一种提高PTFE多层板层间结合力的PCB设计和工艺流程方法，通过调整PCB设计和工艺流程以及所涉及参数，从而有效增加了PP与基板的层间粘合力，可有效解决PTFE多层板与PP的层间结合力问题。
为达此目的，本发明采用了以下技术方案：
本发明提供了一种含有PTFE多层PCB的制作方法，其包括以下步骤：
(1)提供采用RTF铜箔的PTFE基板；
(2)蚀刻线路，蚀刻线路后的PTFE基板不做棕化线；
(3)在蚀刻后的PTFE基板表面做plasma表面等离子活化处理；
(4)压合程序，并将压合前的滞留时间控制在4h以内；
(5)完成压合，从而获得含有PTFE的多层PCB。
尽管现有技术中针对如何提高PTFE多层板与PP的层间的结合力已公开了采用低温等离子体处理或增加FEP膜进行粘结的方式，然而其基本停留在该处理方式上，而并未有针对性地对于PTFE基板材料的选取、具体处理参数的筛选、滞留时间以及压合程序等做出改进，而发明人意外发现，通过对PTFE基板材料进行优化，并采用有利于保护PTFE基板粗糙度的方式可实现对裸露基材活性的保护，从而有助于提高后期表面等离子处理的效果；另外，通过对表面等离子体处理过程中具体参数的优化，例如采用的气体、处理温度和时间以及处理次数等，能够进一步提高并保护PTFE基板裸露基材的活性，其与上述PTFE基板材料的选择直接相关；再有，通过对蚀刻后到进压机前的时间以及压合程序升温速率的控制，能够最大程度地保证PTFE表面活性层的活化效果。
也就是说，本发明所采用的针对PTFE基板材料的选择、对表面等离子体处理的优化以及对蚀刻后到进压机前的时间、压合程序升温速率的控制，其是一个相互促进和共同协作的整体，这些操作步骤之间彼此关联，承上启下，而并不能单独来看，其是一个连贯的工艺过程，能从整体上最大程度地保证PTFE表面活性层的活化效果，从而大大增加PTFE多层板与PP的层间结合力，使其达到0.4N/mm以上。
本发明中所述的含有PTFE的多层PCB是使用PTFE基板加粘结片粘合而成的含有PTFE基板的多层PCB，其中粘结片例如可以选自环氧树脂、PTFE、聚丁二烯、聚苯烯等各种材质。
本发明中，提供的PTFE基板采用的是RTF铜箔，该RTF铜箔(反向铜箔)为双面粗化铜箔，即，两面均为粗糙面；之所以采用该类型的铜箔，其目的是即使去掉棕化制程也能保证铜面与粘结片的结合力，这样节省了棕化时间，保护了PTFE基板裸露基材面，有效减少滞留时间。因此，采用该类型的铜箔在开料后禁止做任何形式的磨板和微蚀，从而保证PTFE基板的RTF铜箔表面的粗糙度。
本发明中，蚀刻线路后的PTFE基板禁止做棕化线，从而更好地保护PTFE基板裸露基材的活性。
优选地，步骤(3)所述plasma表面等离子活化处理的温度控制在25～60℃以内，例如25℃、30℃、32℃、35℃、40℃、45℃、50℃、55℃或60℃。采用该温度下进行表面等离子活化处理，能够实现更稳定的活化效果。
优选地，所述plasma表面等离子活化处理的时间需控制在1h以内，例如30min、35min、40min、45min、50min、55min或1h，这样能更好地保护PTFE基板裸露基材的活性。
优选地，所述plasma表面等离子活化处理的射频控制在4000～4300W，例如4000W、4050W、4100W、4150W、4200W、4250W或4300W。
优选地，所述plasma表面等离子活化处理分两步进行，其中第一步是采用O2、N2和H2气体在220～250Torr(例如220Torr、225Torr、230Torr、235Torr、240Torr或250Torr)的压力下、等离子体气流量为2～3LT/min(例如2LT/min、2.5LT/min、2.8LT/min或3LT/min)的条件下处理10～18min(例如10min、12min、
13min、15min或18min、)；第二步是采用N2和H2气体在220～250Torr(例如220Torr、225Torr、230Torr、235Torr、240Torr或250Torr)的压力下、等离子体气流量为2～3LT/min(例如2LT/min、2.5LT/min、2.8LT/min或3LT/min)的条件下处理42～50min(例如42min、45min、46min、48min或50min)。
本发明在实际应用中，plasma表面等离子活化处理中禁止采用CF4或Ar等大分子量气体，以免造成PTFE基板表面粗糙度被破坏。
优选地，plasma表面等离子活化处理整个过程中的气体优选为采用H2和N2以2:1的体积比进行轰击的方式，采用该方式进行时，同样需将处理时间控制在1h以内。
本发明中，需将压合前的滞留时间控制在4h以内，例如1h、1.5h、2h、2.5h、3h、3.5h或4h，即从蚀刻后到进压机前需将时间控制在4h以内，从而保证PTFE裸露基材表面与空气的接触时间在4h以内。
优选地，本发明中所述压合程序的升温速率为＞3℃/min，例如3℃/min、3.5℃/min、4℃/min、4.5℃/min、5℃/min、6℃/min、8℃/min及以上，从而能够尽快完成预升温到固化阶段，其中固化温度为180～500℃，例如180℃、200℃、220℃、250℃、300℃、350℃、400℃、450℃或500℃，从而保证PTFE表面活化层的活化效果。
除上述步骤外，作为优选技术方案，步骤(1)前还包括步骤(1＇)：在PCB板的四周设置铆钉孔，这样就可以充分利用孔洞的结合力整体提高PCB板的结合力。
作为优选方案，本发明所述含有PTFE多层PCB的制作方法包括以下步骤：
(1)提供采用RTF铜箔的PTFE基板，开料后不做任何形式的磨板和蚀刻；
(2)蚀刻线路，蚀刻线路后的PTFE基板不做棕化线；
(3)在蚀刻后的PTFE基板表面做plasma表面等离子活化处理，所述plasma表面等离子活化处理的温度控制在25～60℃以内，时间控制在1h以内；
所述plasma表面等离子活化处理具体为：第一步采用O2、N2和H2气体在220～250Torr的压力下、等离子体气流量为2～3LT/min的条件下处理10～18min；第二步采用N2和H2气体在220～250Torr的压力下、等离子体气流量为2～3LT/min的条件下处理42～50min；
(4)压合程序，并将压合前的滞留时间控制在4h以内；
(5)完成压合，从而获得含有PTFE的多层PCB。
本发明所获得的含有PTFE的多层PCB，其PTFE多层板与PP间的结合力≥0.4N/mm。
本发明中，PP树脂体系包含了环氧树脂、酚醛树脂、改性环氧树脂、改性酚醛、聚丁二烯、聚苯醚、聚四氟乙烯、马来酸酐、氰酸酯等。
本发明还提供了如上所述的方法制作而成的含有PTFE的多层PCB，含有PTFE的多层PCB，其PTFE多层板与PP间的结合力≥0.4N/mm。
与现有技术相比，本发明至少具有以下有益效果：
本发明通过对PTFE基板材料的选择、对表面等离子体处理参数的优化以及对蚀刻后到进压机前的时间、压合程序升温速率的控制，其从整体上最大程度地保证了PTFE表面活性层的活化效果，也使得PTFE和粘结片的结合力达到了0.4N/mm以上。
具体实施方式
为便于理解本发明，本发明列举实施例如下。本领域技术人员应该明了，所述实施例仅仅是帮助理解本发明，不应视为对本发明的具体限制。
实施例1
一种含有PTFE的多层PCB的制作方法，其包括以下步骤：
(1)提供采用RTF铜箔的PTFE基板，开料后不做任何形式的磨板和微蚀；
(2)蚀刻线路，蚀刻线路后的PTFE基板不做棕化线；
(3)在蚀刻后的PTFE基板表面做plasma表面等离子活化处理，所述plasma表面等离子活化处理的温度控制在50℃，时间控制在1h；
所述plasma表面等离子活化处理具体为：第一步采用O2、N2和H2气体以10:10:20的体积比，在250Torr的压力下、等离子体气流量为2.5LT/min的条件下处理15min；第二步采用N2和H2气体以20:80的体积比在250Torr的压力下、等离子体气流量为2.5LT/min的条件下处理45min；
(4)压合程序，并将压合前的滞留时间控制在3.5h，压合程序的升温速率为4℃/min，在300℃下完成固化；
(5)完成压合，从而获得含有PTFE的多层PCB。
实施例2
一种含有PTFE的多层PCB的制作方法，其包括以下步骤：
(1)提供采用RTF铜箔的PTFE基板，开料后不做任何形式的磨板和微蚀；
(2)蚀刻线路，蚀刻线路后的PTFE基板不做棕化线；
(3)在蚀刻后的PTFE基板表面做plasma表面等离子活化处理，所述plasma表面等离子活化处理的温度控制在40℃，时间控制在50min；
所述plasma表面等离子活化处理具体为：第一步采用O2、N2和H2气体以10:10:20的体积比，在220Torr的压力下、等离子体气流量为3LT/min的条件下处理15min；第二步采用N2和H2气体以20:80的体积比在250Torr的压力下、等离子体气流量为2.5LT/min的条件下处理35min；
(4)压合程序，并将压合前的滞留时间控制在4h，压合程序的升温速率为5℃/min，在350℃下完成固化；
(5)完成压合，从而获得含有PTFE的多层PCB。
实施例3
一种含有PTFE的多层PCB的制作方法，其包括以下步骤：
(1)提供采用RTF铜箔的PTFE基板，开料后不做任何形式的磨板和微蚀；
(2)蚀刻线路，蚀刻线路后的PTFE基板不做棕化线；
(3)在蚀刻后的PTFE基板表面做plasma表面等离子活化处理，所述plasma表面等离子活化处理的温度控制在30℃，时间控制在40min；
所述plasma表面等离子活化处理具体为：第一步采用O2、N2和H2气体以10:10:40的体积比，在250Torr的压力下、等离子体气流量为3LT/min的条件下处理10min；第二步采用N2和H2气体以20:40的体积比在220Torr的压力下、等离子体气流量为2.5LT/min的条件下处理30min；
(4)压合程序，并将压合前的滞留时间控制在3h，压合程序的升温速率为6℃/min，在400℃下完成固化；
(5)完成压合，从而获得含有PTFE的多层PCB。
实施例4
一种含有PTFE的多层PCB的制作方法，其包括以下步骤：
(1)提供采用RTF铜箔的PTFE基板，开料后不做任何形式的磨板和微蚀；
(2)蚀刻线路，蚀刻线路后的PTFE基板不做棕化线；
(3)在蚀刻后的PTFE基板表面做plasma表面等离子活化处理，所述plasma表面等离子活化处理的温度控制在35℃，时间控制在48min；
所述plasma表面等离子活化处理具体为：第一步采用O2、N2和H2气体以10:10:20的体积比，在220Torr的压力下、等离子体气流量为2LT/min的条件下处理5min；第二步采用N2和H2气体以20:40的体积比在220Torr的压力下、等离子体气流量为2LT/min的条件下处理43min；
(4)压合程序，并将压合前的滞留时间控制在2h，压合程序的升温速率为10℃/min，在500℃下完成固化；
(5)完成压合，从而获得含有PTFE的多层PCB。
对比例1
与实施例1相比，将RTF铜箔替换为HTE铜箔，其它与实施例1相同。
对比例2
与实施例1相比，将RTF铜箔替换为VLP铜箔，其它与实施例1相同。
对比例3
与实施例1相比，plasma表面等离子活化处理的温度控制在20℃，其它与实施例1相同。
对比例4
与实施例1相比，plasma表面等离子活化处理的温度控制在65℃，其它与实施例1相同。
对比例5
与实施例1相比，plasma表面等离子活化处理的时间控制在70min，其它与实施例1相同。
对比例6
与实施例1相比，压合前的滞留时间控制在4.5h，其它与实施例1相同。
对比例7
与实施例1相比，压合程序升温速率为2℃/min，其它与实施例1相同。
将实施例1～4和对比例1～7所获得的含有PTFE的多层PCB进行层间粘合力测试，层间粘合力的具体测试方法为：利用蚀刻液去除覆铜箔层压板的铜箔后，切成100mm×3mm的试验片。使用抗剥仪试验装置，以速度50.8mm/min对层压板进行剥离分层，测试层压板的层间剥离强度，数值越大说明树脂层间的粘合力越好。具体测试结果如表1所示。
表1
Figure BDA0001609920820000091
Figure BDA0001609920820000101
通过表1所示结果可以看出：
(1)实施例1～4所制成的层压板的层间粘结力分别为0.57～0.77N/mm、0.41～0.70N/mm、0.57～0.81N/mm、0.67～0.86N/mm，其均在0.4N/mm以上，说明其所制成的层压板之间具有较强的层间粘结力。
(2)将实施例1与对比例1～2进行比较可以看出，实施例1采用RTF铜箔可使层压板的层间粘结力达到0.57～0.77N/mm，而对比例1～2将RTF铜箔替换为HTE或VLP铜箔，其制成的层压板的层间粘结力仅为0.07～0.12N/mm和0.06～0.09N/mm，说明RTF铜箔相比THE或VLP铜箔能使层压板获得更优异的层间粘结力。
(3)将实施例1与对比例3～4进行比较可以看出，实施例1中将plasma表面等离子活化处理的温度控制在50℃，其制成的层压板的层间粘结力达到0.57～0.77N/mm，而对比例3中将plasma表面等离子活化处理的温度降至20℃，其制成的层压板的层间粘结力仅为0.17～0.37N/mm，而对比例4中将plasma表面等离子活化处理的温度上升至65℃，其制成的层压板的层间粘结力也仅达到0.06～0.09N/mm，由此说明了plasma表面等离子活化处理的温度会影响到层压板的层间粘结力，通过将其控制在本发明所述的25～60℃以内，相比该范围以外的温度下，能使制成的层压板具有更优异的层间粘结力。
(4)将实施例1与对比例5进行比较可以看出，实施例1中将plasma表面等离子活化处理的时间控制在1h，其制成的层压板的层间粘结力达到0.57～0.77N/mm，而对比例5增加plasma表面等离子活化处理的时间至70min时，会使制成的层压板的层间粘结力降至0.22～0.42N/mm，由此也说明了增加plasma表面等离子活化处理的时间至大于1h时，会使制成的层压板的层间粘结力下降。
(5)将实施例1与对比例6进行比较可以看出，实施例1中压合前的滞留时间控制在4h，可使制成的层压板的层间粘结力达到0.57～0.77N/mm，而对比例6中增加压合前滞留时间至4h以上时，其会造成层压板层间粘结力的下降，会降至0.30～0.41N/mm，由此也说明了增加亚和前滞留时间至4h以上会降低层压板的层间粘结力。
(6)将实施例1与对比例7进行比较可以看出，实施例1中采用压合程序升温速率为4℃/min时，可使制成的层压板的层间粘结力达到0.57～0.77N/mm，而对比例7中降低该压合程序升温速率至2℃/min时，会使得层压板的层间粘结力有所下降，会降至0.37～0.63N/mm，说明压合程序升温速率也是影响到层压板的层间粘结力的因素。
综上所述，通过实施例1与对比例1～7的比较结果可以得出，本发明中对于PTFE基板材料的选择、对表面等离子体处理的温度和时间以及对蚀刻后到进压机前的时间、压合程序升温速率的控制，其是一个相互促进和共同协作的整体，彼此能起到协同作用，并且这些操作步骤之间彼此关联，承上启下，是一个连贯的工艺过程，能从整体上最大程度地保证PTFE表面活性层的活化效果，从而大大增加PTFE多层板与PP的层间结合力；另外，从实施例1～4也可以看出，本发明中所制成的层压板的层间粘结力可达到0.4N/mm以上。
因此，本发明通过调整PCB设计和工艺流程以及所涉及参数等，最大程度地增加了PP与基板的层间粘合力，从而有效解决了PTFE多层板与PP的层间结合力问题。
申请人声明，本发明通过上述实施例来说明本发明的详细工艺设备和工艺流程，但本发明并不局限于上述详细工艺设备和工艺流程，即不意味着本发明必须依赖上述详细工艺设备和工艺流程才能实施。所属技术领域的技术人员应该明了，对本发明的任何改进，对本发明产品各原料的等效替换及辅助成分的添加、具体方式的选择等，均落在本发明的保护范围和公开范围之内。

Claims (8)

1.一种含有PTFE的多层PCB的制作方法，其特征在于，包括以下步骤：
(1)提供采用RTF铜箔的PTFE基板；
(2)蚀刻线路，蚀刻线路后的PTFE基板不做棕化线；
(3)在蚀刻后的PTFE基板表面做plasma表面等离子活化处理；
(4)压合程序，并将压合前的滞留时间控制在4h以内；
(5)完成压合，从而获得含有PTFE的多层PCB；
步骤(3)所述plasma表面等离子活化处理的温度控制在25～60℃以内；
所述plasma表面等离子活化处理的时间控制在1h以内；
步骤(4)所述压合程序的升温速率为＞3℃/min。
2.如权利要求1所述的方法，其特征在于，步骤(1)所述PTFE基板不做任何形式的磨板和微蚀。
3.如权利要求1所述的方法，其特征在于，所述plasma表面等离子活化处理的射频控制在4000～4300W。
4.如权利要求1所述的方法，其特征在于，所述plasma表面等离子活化处理分两步进行，其中第一步是采用O2、N2和H2气体在220～250Torr的压力下、等离子体气流量为2～3LT/min的条件下处理10～18min；第二步是采用N2和H2气体在220～250Torr的压力下、等离子体气流量为2～3LT/min的条件下处理42～50min。
5.如权利要求1所述的方法，其特征在于，所述方法包括以下步骤：
(1)提供采用RTF铜箔的PTFE基板，开料后不做任何形式的磨板和微蚀；
(2)蚀刻线路，蚀刻线路后的PTFE基板不做棕化线；
(3)在蚀刻后的PTFE基板表面做plasma表面等离子活化处理，所述plasma表面等离子活化处理的温度控制在25～60℃以内，时间控制在1h以内；
所述plasma表面等离子活化处理具体为：第一步采用O2、N2和H2气体在220～250Torr的压力下、等离子体气流量为2～3LT/min的条件下处理10～18min；第二步采用N2和H2气体在220～250Torr的压力下、等离子体气流量为2～3LT/min的条件下处理42～50min；
(4)压合程序，并将压合前的滞留时间控制在4h以内；
(5)完成压合，从而获得含有PTFE的多层PCB。
6.如权利要求1所述的方法，其特征在于，步骤(1)前还包括步骤(1＇)：在PCB板的四周设置铆钉孔。
7.如权利要求1所述的方法，其特征在于，所述含有PTFE的多层PCB，其PTFE多层板与PP间的结合力≥0.4N/mm。
8.如权利要求1-7之一所述的方法制作而成的含有PTFE的多层PCB。
CN201810259638.5A 2018-03-27 2018-03-27 一种含有ptfe的多层pcb的制作方法 Expired - Fee Related CN108449890B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810259638.5A CN108449890B (zh) 2018-03-27 2018-03-27 一种含有ptfe的多层pcb的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810259638.5A CN108449890B (zh) 2018-03-27 2018-03-27 一种含有ptfe的多层pcb的制作方法

Publications (2)

Publication Number Publication Date
CN108449890A CN108449890A (zh) 2018-08-24
CN108449890B true CN108449890B (zh) 2020-03-17

Family

ID=63196999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810259638.5A Expired - Fee Related CN108449890B (zh) 2018-03-27 2018-03-27 一种含有ptfe的多层pcb的制作方法

Country Status (1)

Country Link
CN (1) CN108449890B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111278240A (zh) * 2019-12-30 2020-06-12 东莞市若美电子科技有限公司 用于5g电路板制造的设计产品结构及方法
CN112638045A (zh) * 2021-03-09 2021-04-09 福莱盈电子股份有限公司 一种多层软板的通孔、盲孔加工方法
CN114364131B (zh) * 2021-12-30 2023-04-07 珠海杰赛科技有限公司 一种聚四氟乙烯镀银板的加工方法及聚四氟乙烯镀银板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101772265A (zh) * 2008-12-30 2010-07-07 安德鲁公司 功能模块新型粘结方法及其功能模块
CN102555349A (zh) * 2012-02-22 2012-07-11 珠海国能复合材料科技有限公司 一种陶瓷填充聚四氟乙烯玻璃纤维覆铜基板制造方法
CN205890099U (zh) * 2016-07-13 2017-01-18 福建利豪电子科技股份有限公司 一种纸基抗剥覆铜板
CN106658951B (zh) * 2017-02-23 2019-04-16 南京宏睿普林微波技术股份有限公司 一种聚四氟乙烯和环氧树脂混压电路板的制造方法

Also Published As

Publication number Publication date
CN108449890A (zh) 2018-08-24

Similar Documents

Publication Publication Date Title
CN108449890B (zh) 一种含有ptfe的多层pcb的制作方法
KR102000921B1 (ko) 절연 수지 시트
US9758889B2 (en) Method for producing substrate formed with copper thin layer, method for manufacturing printed circuit board and printed circuit board manufactured thereby
JP2014233891A (ja) めっき積層体およびその製造方法
CN113993303B (zh) 一种混压线路板孔金属化的方法
CN112538186B (zh) 一种多层板用层间粘结片及其制备方法和应用
CN111559138A (zh) 一种烯烃基覆铜板
KR101705078B1 (ko) 양면 금속적층 필름의 제조방법 및 그로부터 제조되는 양면 금속적층 필름
CN111629536B (zh) 一种偶数多层电路板的压合制作方法
KR20060124505A (ko) 연성금속 적층판 및 그 제조방법
JPH0669746B2 (ja) 積層板およびその製法
JPH11207766A (ja) 多層プリント配線板の製造方法
CN111492723A (zh) 处理电路基板、多层电路基板及带覆层膜的电路基板的制造方法、以及带粘接剂层的膜
KR20050071794A (ko) 경연성 다층 인쇄회로기판의 제조방법
JP2631441B2 (ja) ポリイミドフィルム・金属箔複合フィルムの製造方法
CN114474878A (zh) 覆铜板及其制造方法
CN113597099A (zh) 一种改善铝基混压结构层压板翘的控制方法及pcb板
CN112437560B (zh) 一种lcp-fpc压制的方法
JPH07232403A (ja) 金属張り積層板の製造方法
JP7482104B2 (ja) 積層体及び積層体の製造方法
JPH05183267A (ja) 回路板用誘電体シ−トの製造方法
KR102514230B1 (ko) 양면 금속 적층판, 양면 금속 적층판 제조방법 및 패턴의 화상 전사 방법
KR101133049B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2005064110A (ja) 電子部品用部材並びにこれを用いた電子部品
CN111201843B (zh) 制造印刷电路板的方法及由该方法制造的印刷电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200317

Termination date: 20210327

CF01 Termination of patent right due to non-payment of annual fee