CN108417643A - 一种温度补偿薄膜电阻及其制作方法 - Google Patents
一种温度补偿薄膜电阻及其制作方法 Download PDFInfo
- Publication number
- CN108417643A CN108417643A CN201810275443.XA CN201810275443A CN108417643A CN 108417643 A CN108417643 A CN 108417643A CN 201810275443 A CN201810275443 A CN 201810275443A CN 108417643 A CN108417643 A CN 108417643A
- Authority
- CN
- China
- Prior art keywords
- nitride membrane
- film
- sin
- tantalum nitride
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title description 2
- 239000012528 membrane Substances 0.000 claims abstract description 135
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims abstract description 80
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910004205 SiNX Inorganic materials 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000010936 titanium Substances 0.000 claims description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 14
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 12
- 238000001459 lithography Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 238000005546 reactive sputtering Methods 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 239000002355 dual-layer Substances 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 75
- 239000010409 thin film Substances 0.000 abstract description 9
- 239000000126 substance Substances 0.000 abstract description 7
- 229910010037 TiAlN Inorganic materials 0.000 abstract description 5
- 150000001875 compounds Chemical class 0.000 abstract description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/006—Thin film resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Non-Adjustable Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种温度补偿薄膜电阻,包括衬底、SiNx薄膜、金属引线、氮化钽薄膜和氮化钛薄膜,所述SiNx薄膜设置于衬底上方,所述金属引线、氮化钽薄膜和氮化钛薄膜均设置于SiNx薄膜上方,所述金属引线设置于薄膜SiNx上表面两端位置,所述氮化钽薄膜和氮化钛薄膜设置于SiNx薄膜两端的金属引线之间,所述氮化钽薄膜与氮化钛薄膜相互连接后连接至SiNx薄膜两端的金属引线,以控制氮化钽薄膜电阻温度系数。本发明利用TiN薄膜正电阻温度系数和非常好的化学稳定特性,使得该TaN基温度补偿薄膜电阻的电阻温度系数(TCR)可以控制在非常低的水平,并且具有很好的化学稳定性,可靠性高,与化合物半导体MMIC工艺具有很好的兼容性。
Description
技术领域
本发明涉及薄膜电阻技术,特别是涉及一种温度补偿薄膜电阻。
背景技术
在MMIC中,所有主动元件和被动元件都不可避免会受到温度的影响。在电路设计中,如果能够排除温度的影响,那么设计出来的产品其应用范围将大大拓宽。
薄膜电阻在MMIC中不仅具有负载电阻的作用,在反馈电路、阻抗匹配等方面也起着关键的作用。在MMIC中,TaN是一种常用的薄膜电阻材料。但是TaN具有较大的负电阻温度系数(TCR≈-470ppm/℃),即当应用在较高温度时,其电阻阻值相对于室温时将变小。这一性质限制了其在温度变化较大的环境中的应用。
值得注意的是,在化合物半导体MMIC中常用的金属之一钛(Ti)也能采用与TaN同样的工艺制成薄膜电阻,且生成的TiN薄膜具有较大的正电阻温度系数(540~750ppm/℃)和非常好的化学稳定性。
若是将负电阻温度系数的材料(TaN)与正电阻温度系数的材料(TiN)通过工艺整合制作在一起,便可通过材料自身的性质而实现温度补偿,从而使其(TaN)在更广泛的温度范围内得到应用。
发明内容
本发明的目的在于提供一种温度补偿薄膜电阻,将负电阻温度系数的材料(TaN)与正电阻温度系数的材料(TiN)通过工艺整合制作在一起,通过材料自身的性质而实现温度补偿,可以很好地解决TaN薄膜电阻阻值随温度变化而漂变的问题,使其在更广泛的温度范围内得到应用。
为了实现上述目的,本发明提供了以下技术方案:
本发明提供的一种温度补偿薄膜电阻,包括衬底、SiNx薄膜、金属引线、氮化钽薄膜和氮化钛薄膜,SiNx薄膜设置于衬底上方,金属引线、氮化钽薄膜和氮化钛薄膜均设置于SiNx薄膜上方,金属引线设置于薄膜SiNx上表面两端位置,氮化钽薄膜和氮化钛薄膜设置于SiNx薄膜两端的金属引线之间,氮化钽薄膜与氮化钛薄膜相互连接后连接至SiNx薄膜两端的金属引线,以控制氮化钽薄膜电阻温度系数。
其中,氮化钽薄膜与氮化钛薄膜采用串联式连接,氮化钽薄膜和氮化钛薄膜均设置于薄膜SiNx上表面,氮化钽薄膜一端与氮化钛薄膜一端通过重叠设置连接或通过金属引线连接,氮化钽薄膜另一端和氮化钛薄膜另一端分别与SiNx薄膜两端的金属引线连接,其中,氮化钛薄膜和氮化钽薄膜的长度之比为0.6:1~0.9:1,氮化钛薄膜和氮化钽薄膜的厚度分别为40nm~100nm。
或,氮化钽薄膜与氮化钛薄膜采用并联式连接,氮化钽薄膜设置于SiNx薄膜上表面,氮化钛薄膜覆盖在氮化钽薄膜上形成双层氮化物薄膜,双层氮化物薄膜两端分别与SiNx薄膜两端的金属引线连接,其中,氮化钛薄膜和氮化钽薄膜的厚度分别为40nm~100nm,且氮化钛薄膜和氮化钽薄膜的厚度之比为0.8:1~1:1。
同时,通过PECVD沉积介质、光刻、反应溅射、剥离等工艺步骤形成氮化钽薄膜与氮化钛薄膜,最终得到TaN基的温度薄膜电阻。
与现有技术相比,本发明具有以下优点:
本发明的一种温度补偿薄膜电阻,利用TiN薄膜正电阻温度系数和非常好的化学稳定特性,使得该TaN基温度补偿薄膜电阻的电阻温度系数(TCR)可以控制在非常低的水平,并且具有很好的化学稳定性,可靠性高,与化合物半导体MMIC工艺具有很好的兼容性。
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明的实施例1的一实例的内部结构示意图;
图2为本发明的实施例1的另一实例的内部结构示意图;
图3为本发明的实施例2的内部结构示意图。
具体实施方式
以下结合附图对本发明的实施例进行说明,应当理解,此处所描述的实施例仅用于说明和解释本发明,并不用于限定本发明。
实施例1
如图1-2所示,本实施例1提供的一种温度补偿薄膜电阻,包括衬底6、SiNx薄膜5、金属引线(1、4及7)、氮化钽薄膜2和氮化钛薄膜3,SiNx薄膜5设置于衬底6上方,金属引线、氮化钽薄膜2和氮化钛薄膜3均设置于SiNx薄膜5上方,金属引线设置于薄膜SiNx上表面两端位置,氮化钽薄膜2和氮化钛薄膜3设置于SiNx薄膜两端的金属引线(1及4)之间,氮化钽薄膜2与氮化钛薄膜3相互连接后连接至SiNx薄膜两端的金属引线(1及4),以控制氮化钽薄膜2的电阻温度系数。
其中,氮化钽薄膜2与氮化钛薄膜3采用串联式连接,氮化钽薄膜2和氮化钛薄膜3均设置于薄膜SiNx上表面,氮化钽薄膜一端与氮化钛薄膜一端连接(二者可直接连接起来,或通过一定区域的重叠来连接,或通过金属线7连接,优选的,二者采用金属线7连接),氮化钽薄膜另一端和氮化钛薄膜另一端分别与SiNx薄膜两端的金属引线连接,其中,氮化钛薄膜和氮化钽薄膜的长度之比为0.6:1~0.9:1,氮化钛薄膜和氮化钽薄膜的厚度分别为40nm~100nm。
该串联式温度补偿薄膜电阻的制作方法,包括以下内容:
S11.通过PECVD沉积一定厚度的SiNx在半导体晶圆衬底上。
S12.在晶圆SiNx薄膜上旋涂光刻胶并通过掩膜光刻及显影工艺,在SiNx薄膜上目标区域形成长宽尺寸均在2微米以上的第一图形;优选的,第一图形的长宽均大于等于5微米。
S13.采用一定比例的氩、氮混合气等离子化后轰击高纯钽靶,通过反应溅射形成一定厚度的氮化钽薄膜;Ar与N2的体积比为3:1~5:1,优选的,体积比Ar:N2=3.85:1;氮化钽薄膜的厚度为40nm~100nm,优选为50nm。
S14.通过剥离工艺去除多余的光刻胶及覆盖在光刻胶上的氮化钽薄膜,清洗并干燥;
S15.在晶圆SiNx薄膜上旋涂光刻胶并通过掩膜光刻及显影工艺,紧邻已形成的氮化钽薄膜形成长宽尺寸均在2微米以上的第二图形;优选的,第二图形的长宽均大于等于5微米。
S16.采用一定比例的氩、氮混合气等离子化后轰击高纯钛靶,通过反应溅射形成一定厚度的氮化钛薄膜;Ar与N2的体积比为3:1~5:1,优选的,体积比Ar:N2=3.85:1;氮化钛薄膜的厚度为40nm~100nm,优选为50nm。
S17.通过剥离工艺去除多余的光刻胶及覆盖在光刻胶上的氮化钛薄膜,清洗并干燥。
S18.通过掩膜光刻、蒸镀金属及剥离工艺,在SiNx薄膜两端形成金属引线,完成串联式温度补偿薄膜电阻的制作;蒸镀金属工艺中分别采用钛/铂/金三种金属,且三种金属的厚度分别为:钛为50nm~100nm,铂为50nm~100nm,金为400nm~1000nm,优选的,钛为80nm,铂为60nm,金为900nm。
上述实例中,氮化钛薄膜和氮化钽薄膜的宽度和厚度相同,长度之比为0.6:1~0.9:1,优选的,长度比为TiN:TaN=0.75:1。
通过PECVD沉积介质、光刻、反应溅射、剥离等工艺步骤,最终得到TaN基的温度薄膜电阻,利用TiN薄膜正电阻温度系数(540~750ppm/℃)和非常好的化学稳定特性,使得该TaN基温度补偿薄膜电阻的电阻温度系数(TCR)可以控制在非常低的水平。
实施例2
如图3所示,本实施例2提供的一种温度补偿薄膜电阻,包括衬底6、SiNx薄膜5、金属引线(1及4)、氮化钽薄膜2和氮化钛薄膜3,SiNx薄膜5设置于衬底6上方,金属引线、氮化钽薄膜和氮化钛薄膜均设置于SiNx薄膜上方,金属引线设置于薄膜SiNx上表面两端位置,氮化钽薄膜2和氮化钛薄膜3设置于SiNx薄膜两端的金属引线(1及4)之间,氮化钽薄膜2与氮化钛薄膜3相互连接后连接至SiNx薄膜两端的金属引线,以控制氮化钽薄膜电阻温度系数。
其中,氮化钽薄膜2与氮化钛薄膜3采用并联式连接,氮化钽薄膜2设置于SiNx薄膜上表面,氮化钛薄膜3覆盖在氮化钽薄膜2上形成双层氮化物薄膜,双层氮化物薄膜两端分别与SiNx薄膜5两端的金属引线(1及4)连接,其中,氮化钛薄膜2和氮化钽薄膜3的厚度分别为40nm~100nm,且氮化钛薄膜和氮化钽薄膜的厚度之比为0.8:1~1:1。
该并联式温度补偿薄膜电阻的制作方法,包括以下内容:
S21.通过PECVD沉积一定厚度的SiNx在半导体晶圆衬底上。
S22.在晶圆SiNx薄膜上旋涂光刻胶,并通过掩膜光刻及显影工艺,在SiNx薄膜上目标区域形成长宽尺寸均在2微米以上的目标图形;优选的,目标图形的长宽均大于等于5微米。
S23.采用一定比例的氩、氮混合气等离子化后,依次轰击高纯钽靶和高纯钛靶,通过反应溅射先形成一层一定厚度的氮化钽薄膜,再在氮化钽薄膜上形成一层一定厚度的氮化钛薄膜;Ar与N2的体积比为3:1~5:1,优选的,体积比Ar:N2=3.85:1;氮化钛薄膜和氮化钽薄膜的长度和宽度相同;氮化钽薄膜的厚度为40nm~100nm,氮化钛薄膜的厚度为40nm~100nm,氮化钛薄膜和氮化钽薄膜的厚度之比为0.8:1~1:1,优选的,厚度比为TiN:TaN=0.89:1。
S24.通过剥离工艺去除多余的光刻胶及覆盖在光刻胶上的氮化钽和氮化钛薄膜,清洗并干燥。
S25.通过掩膜光刻、蒸镀金属及剥离工艺,在SiNx薄膜两端形成金属引线,完成并联式温度补偿薄膜电阻的制作;蒸镀金属工艺中分别采用钛/铂/金三种金属,且三种金属的厚度分别为:钛为50nm~100nm,铂为50nm~100nm,金为400nm~1000nm,优选的,钛为80nm,铂为60nm,金为900nm。
通过PECVD沉积介质、光刻、反应溅射、剥离等工艺步骤,最终得到TaN基的温度薄膜电阻,利用TiN薄膜正电阻温度系数(540~750ppm/℃)和非常好的化学稳定特性,使得该TaN基温度补偿薄膜电阻的电阻温度系数(TCR)可以控制在非常低的水平。
应当理解,本发明上述实施例及实例,是出于说明和解释目的,并非因此限制本发明的范围。本发明的范围由权利要求项定义,而不是由上述实施例及实例定义。
Claims (9)
1.一种温度补偿薄膜电阻,其特征在于,包括衬底、SiNx薄膜、金属引线、氮化钽薄膜和氮化钛薄膜,所述SiNx薄膜设置于衬底上方,所述金属引线、氮化钽薄膜和氮化钛薄膜均设置于SiNx薄膜上方,所述金属引线设置于薄膜SiNx上表面两端位置,所述氮化钽薄膜和氮化钛薄膜设置于SiNx薄膜两端的金属引线之间,所述氮化钽薄膜与氮化钛薄膜相互连接后连接至SiNx薄膜两端的金属引线,以控制氮化钽薄膜电阻温度系数。
2.根据权利要求1所述一种温度补偿薄膜电阻制作方法,其特征在于,所述氮化钽薄膜与氮化钛薄膜采用串联式连接,氮化钽薄膜和氮化钛薄膜均设置于薄膜SiNx上表面,氮化钽薄膜一端与氮化钛薄膜一端通过重叠设置连接或通过金属引线连接,氮化钽薄膜另一端和氮化钛薄膜另一端分别与SiNx薄膜两端的金属引线连接,其中,氮化钛薄膜和氮化钽薄膜的长度之比为0.6:1~0.9:1,氮化钛薄膜和氮化钽薄膜的厚度分别为40nm~100nm。
3.根据权利要求1所述一种温度补偿薄膜电阻制作方法,其特征在于,所述氮化钽薄膜与氮化钛薄膜采用并联式连接,氮化钽薄膜设置于SiNx薄膜上表面,氮化钛薄膜覆盖在氮化钽薄膜上形成双层氮化物薄膜,双层氮化物薄膜两端分别与SiNx薄膜两端的金属引线连接,其中,氮化钛薄膜和氮化钽薄膜的厚度分别为40nm~100nm,且氮化钛薄膜和氮化钽薄膜的厚度之比为0.8:1~1:1。
4.一种温度补偿薄膜电阻制作方法,其特征在于,具体内容如下:
S11.通过PECVD沉积一定厚度的SiNx在半导体晶圆上;
S12.在晶圆SiNx薄膜上旋涂光刻胶并通过掩膜光刻及显影工艺,在SiNx薄膜上目标区域形成长宽尺寸均在2微米以上的第一图形;
S13.采用一定比例的氩、氮混合气等离子化后轰击高纯钽靶,通过反应溅射形成一定厚度的氮化钽薄膜;
S14.通过剥离工艺去除多余的光刻胶及覆盖在光刻胶上的氮化钽薄膜,清洗并干燥;
S15.在晶圆SiNx薄膜上旋涂光刻胶并通过掩膜光刻及显影工艺,紧邻已形成的氮化钽薄膜形成长宽尺寸均在2微米以上的第二图形;
S16.采用一定比例的氩、氮混合气等离子化后轰击高纯钛靶,通过反应溅射形成一定厚度的氮化钛薄膜;
S17.通过剥离工艺去除多余的光刻胶及覆盖在光刻胶上的氮化钛薄膜,清洗并干燥;
S18.通过掩膜光刻、蒸镀金属及剥离工艺,在SiNx薄膜两端形成金属引线,完成串联式温度补偿薄膜电阻的制作。
5.根据权利要求4所述一种温度补偿薄膜电阻制作方法,其特征在于,所述步骤S13及S16所形成的氮化钛薄膜和氮化钽薄膜的长度之比为0.6:1~0.9:1,氮化钛薄膜和氮化钽薄膜的厚度分别为40nm~100nm。
6.根据权利要求5所述一种温度补偿薄膜电阻制作方法,其特征在于,所述氮化钛薄膜和氮化钽薄膜的长度之比为TiN:TaN=0.75:1,氮化钛薄膜和氮化钽薄膜的宽度和厚度相同,厚度为50nm。
7.一种温度补偿薄膜电阻制作方法,其特征在于,具体内容如下,
S21.通过PECVD沉积一定厚度的SiNx在半导体晶圆上;
S22.在晶圆SiNx薄膜上旋涂光刻胶,并通过掩膜光刻及显影工艺,在SiNx薄膜上目标区域形成长宽尺寸均在2微米以上的目标图形;
S23.采用一定比例的氩、氮混合气等离子化后,依次轰击高纯钽靶和高纯钛靶,通过反应溅射先形成一层一定厚度的氮化钽薄膜,再在氮化钽薄膜上形成一层一定厚度的氮化钛薄膜;
S24.通过剥离工艺去除多余的光刻胶及覆盖在光刻胶上的氮化钽和氮化钛薄膜,清洗并干燥;
S25.通过掩膜光刻、蒸镀金属及剥离工艺,在SiNx薄膜两端形成金属引线,完成并联式温度补偿薄膜电阻的制作。
8.根据权利要求7所述一种温度补偿薄膜电阻制作方法,其特征在于,所述步骤S23所形成的氮化钛薄膜和氮化钽薄膜的厚度分别为40nm~100nm,氮化钛薄膜和氮化钽薄膜的厚度之比为0.8:1~1:1。
9.根据权利要求8所述一种温度补偿薄膜电阻制作方法,其特征在于,所述氮化钛薄膜和氮化钽薄膜的厚度之比为TiN:TaN=0.89:1,氮化钛薄膜和氮化钽薄膜的长度和宽度相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810275443.XA CN108417643A (zh) | 2018-03-29 | 2018-03-29 | 一种温度补偿薄膜电阻及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810275443.XA CN108417643A (zh) | 2018-03-29 | 2018-03-29 | 一种温度补偿薄膜电阻及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108417643A true CN108417643A (zh) | 2018-08-17 |
Family
ID=63134087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810275443.XA Pending CN108417643A (zh) | 2018-03-29 | 2018-03-29 | 一种温度补偿薄膜电阻及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108417643A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097276A (en) * | 1993-12-10 | 2000-08-01 | U.S. Philips Corporation | Electric resistor having positive and negative TCR portions |
JP2003045983A (ja) * | 2001-07-31 | 2003-02-14 | Sony Corp | 半導体装置及びその製造方法 |
US20060087400A1 (en) * | 2004-09-20 | 2006-04-27 | International Business Machines Corporation | Thin Film Resistors of Different Materials |
CN102237165A (zh) * | 2010-04-28 | 2011-11-09 | 中国科学院微电子研究所 | 与MMIC工艺结合的50欧姆TaN薄膜电阻的制作方法 |
CN102403209A (zh) * | 2011-11-10 | 2012-04-04 | 上海大学 | 一种基于金刚石薄膜场效应晶体管欧姆接触电极的制备方法 |
CN102420225A (zh) * | 2010-09-28 | 2012-04-18 | 瑞萨电子株式会社 | 半导体器件 |
CN103325507A (zh) * | 2013-06-21 | 2013-09-25 | 广州天极电子科技有限公司 | 一种高稳定性的薄膜电阻器及其制造方法 |
CN104789928A (zh) * | 2014-01-16 | 2015-07-22 | 电子科技大学 | 一种低电阻温度系数、高电阻率氮化钽与钽多层膜的制备方法 |
CN105449004A (zh) * | 2015-12-17 | 2016-03-30 | 中国电子科技集团公司第五十五研究所 | 一种AlGaAs梁式引线PIN二极管及其制备方法 |
-
2018
- 2018-03-29 CN CN201810275443.XA patent/CN108417643A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097276A (en) * | 1993-12-10 | 2000-08-01 | U.S. Philips Corporation | Electric resistor having positive and negative TCR portions |
JP2003045983A (ja) * | 2001-07-31 | 2003-02-14 | Sony Corp | 半導体装置及びその製造方法 |
US20060087400A1 (en) * | 2004-09-20 | 2006-04-27 | International Business Machines Corporation | Thin Film Resistors of Different Materials |
CN102237165A (zh) * | 2010-04-28 | 2011-11-09 | 中国科学院微电子研究所 | 与MMIC工艺结合的50欧姆TaN薄膜电阻的制作方法 |
CN102420225A (zh) * | 2010-09-28 | 2012-04-18 | 瑞萨电子株式会社 | 半导体器件 |
CN102403209A (zh) * | 2011-11-10 | 2012-04-04 | 上海大学 | 一种基于金刚石薄膜场效应晶体管欧姆接触电极的制备方法 |
CN103325507A (zh) * | 2013-06-21 | 2013-09-25 | 广州天极电子科技有限公司 | 一种高稳定性的薄膜电阻器及其制造方法 |
CN104789928A (zh) * | 2014-01-16 | 2015-07-22 | 电子科技大学 | 一种低电阻温度系数、高电阻率氮化钽与钽多层膜的制备方法 |
CN105449004A (zh) * | 2015-12-17 | 2016-03-30 | 中国电子科技集团公司第五十五研究所 | 一种AlGaAs梁式引线PIN二极管及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI695515B (zh) | 半導體積體電路的電容器以及其製造方法 | |
TW461110B (en) | Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same | |
TW202002235A (zh) | 具有抗偏折層之半導體裝置 | |
JPH0139657B2 (zh) | ||
JPS6071927A (ja) | 圧力トランスデユ−サ及びその製造法 | |
CN105355349B (zh) | 薄膜电阻器及其制备方法 | |
JP2004281446A (ja) | 薄膜キャパシタ素子、その製造方法及び電子装置 | |
JP2007306008A (ja) | 耐熱金属−ケイ素−窒素キャパシタを形成する方法及びその構造 | |
JP6992239B2 (ja) | 車載用pzt薄膜積層体の製造方法 | |
US20100002358A1 (en) | High-stability thin-film capacitor and method for making the same | |
JPH0758270B2 (ja) | 感湿素子の製造方法 | |
CN108417643A (zh) | 一种温度补偿薄膜电阻及其制作方法 | |
US20060087400A1 (en) | Thin Film Resistors of Different Materials | |
US20230010894A1 (en) | Microelectrode of gene sequencing chip, manufacturing method therefor, and gene sequencing chip | |
Driad et al. | Investigation of NiCr thin film resistors for InP-based monolithic microwave integrated circuits (MMICs) | |
Cheng et al. | Developments of Cr-Si and Ni-Cr single-layer thin-film resistors and a bi-layer thin-film resistor with adjustable temperature coefficient of resistor | |
CN217588576U (zh) | 一种负电阻温度系数的复合薄膜芯片电阻器 | |
EP1504460A1 (en) | Improved electrode for thin film capacitor devices | |
JPH11354303A (ja) | 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板 | |
US20090206982A1 (en) | Thin-film resistor with a layer structure and method for manufacturing a thin-film resistor with a layer structure | |
KR102511735B1 (ko) | 전계 효과 트랜지스터 및 이의 제조 방법 | |
TWI671770B (zh) | 電容器 | |
JPS59167058A (ja) | 半導体装置 | |
KR100349237B1 (ko) | 열영상기용 초전소자 및 그 제조방법 | |
JP2020009947A (ja) | 薄膜ptcサーミスタ、および薄膜ptcサーミスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180817 |
|
RJ01 | Rejection of invention patent application after publication |