CN108389836A - 具有hkmg的nmos和pmos的集成制造方法 - Google Patents

具有hkmg的nmos和pmos的集成制造方法 Download PDF

Info

Publication number
CN108389836A
CN108389836A CN201810062791.9A CN201810062791A CN108389836A CN 108389836 A CN108389836 A CN 108389836A CN 201810062791 A CN201810062791 A CN 201810062791A CN 108389836 A CN108389836 A CN 108389836A
Authority
CN
China
Prior art keywords
pmos
layer
groove
work
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810062791.9A
Other languages
English (en)
Inventor
钮锋
王昌锋
廖端泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201810062791.9A priority Critical patent/CN108389836A/zh
Publication of CN108389836A publication Critical patent/CN108389836A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种具有HKMG的NMOS和PMOS的集成制造方法，包括步骤：采用伪多晶硅栅的工艺方法完成金属栅之前的工艺；去除伪多晶硅栅形成金属栅对应的沟槽；形成PMOS的第一功函数层；去除NMOS的形成区域的第一功函数层；形成将各沟槽完全填充并延伸到各沟槽外的第一材料层；将PMOS的形成区域的沟槽的顶部打开并进行刻蚀将打开区域的第一材料层刻蚀到低于沟槽的顶部的位置；以第一材料层为掩膜将打开区域的暴露的第一功函数层去除并在PMOS的形成区域的沟槽中形成喇叭口结构；去除第一材料层；形成NMOS的第二功函数层；形成铝层；进行化学机械研磨工艺。本发明能降低金属栅填充的缺陷，提高器件的可靠性。

Description

具有HKMG的NMOS和PMOS的集成制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别涉及一种具有高介电常数金属栅极(HKMG)的NMOS和PMOS的集成制造方法。
背景技术
HKMG工艺中需要同时形成高介电常数(HK)的栅介质层以及形成金属栅，在现有HKMG工艺通常会采用到后金属栅极工艺，后金属栅极工艺中，通常需要采用虚拟多晶硅栅即伪多晶硅栅，利用伪多晶硅栅来形成器件的栅介质层，沟道区，和源漏区，之后再进行金属栅的置换，即将伪多晶硅栅去除，再用金属填充伪多晶硅栅去除的区域形成金属栅。
现有后金属栅极工艺中，通常在虚拟多晶硅栅极去除后，会先沉积一层TiN作为PMOS的功函数金属层，然后通过一次光刻和刻蚀工艺去除掉NMOS区域的TiN层。接下来是NMOS的功函数金属层TiAl的沉积，最后是金属栅极填充，金属栅的材料通常为Al，之后进行化学机械研磨(CMP)。
随着集成电路的关键尺寸不断缩小，在22nm以下技术节点时，后金属栅极工艺中的金属填充越来越困难。高深宽比带来金属填充的空洞，从而导致高阻、可靠性等问题。
在主流的22纳米集成电路工艺中，金属栅极的填充问题有一下两种解决方案：
第一种、金属铝填充工艺参数的优化，比如AL回流温度的提高，但是同时会对器件Vt有负面的影响。
第二种、湿润层材料从钛-铝改变成钴-铝，可以改善金属AL的填充能力，也不会带来对器件的影响。但是材料的改变带来电势的变化，后续的化学机械研磨工艺会容易产生电化学反应缺陷。
发明内容
本发明所要解决的技术问题是提供一种具有HKMG的NMOS和PMOS的集成制造方法，能降低金属栅填充的缺陷，提高器件的可靠性。
为解决上述技术问题，本发明提供的具有HKMG的NMOS和PMOS的集成制造方法包括如下步骤：
步骤一、采用伪多晶硅栅的工艺方法在半导体衬底上完成金属栅之前的工艺。
步骤二、去除所述伪多晶硅栅并在去除了所述伪多晶硅栅的区域形成沟槽，所述沟槽为金属栅的填充区域。
步骤三、在所述半导体衬底的正面形成PMOS的第一功函数层，所述第一功函数覆盖在各所述沟槽的侧面和底部表面并延伸到所述沟槽外。
步骤四、去除NMOS的形成区域的所述第一功函数层。
步骤五、在所述半导体衬底的正面形成第一材料层，所述第一材料层将各所述沟槽完全填充并延伸到各所述沟槽外。
步骤六、采用光刻工艺将所述PMOS的形成区域的所述沟槽的顶部打开，并将打开区域位于所述沟槽外的所述第一材料层全部去除以及将所述沟槽区域的所述第一材料层刻蚀到低于所述沟槽的顶部的位置。
步骤七、以所述第一材料层为掩膜将打开区域的暴露的所述第一功函数层去除，使所述PMOS的形成区域的所述沟槽中所述第一功函数层的顶部低于所述沟槽的顶部并使所述沟槽的内部空间为上宽下窄的喇叭口结构。
步骤八、去除所述第一材料层。
步骤九、在所述半导体衬底的正面形成NMOS的第二功函数层，所述第二功函数层覆盖在各所述沟槽的侧面和底部表面并延伸到所述沟槽外。
步骤十、在所述半导体衬底的正面形成铝层，所述铝层将各所述沟槽完全填充并延伸到所述沟槽外，利用所述PMOS的形成区域的所述沟槽的喇叭口结构提高所述PMOS的形成区域的所述沟槽中的所述铝层的填充质量。
步骤十一、采用化学机械研磨工艺将所述沟槽外的所述铝层、所述第二功函数层和所述第一功函数层都去除以及将所述半导体衬底的正面的位置研磨到低于步骤七中所述喇叭口结构对应的所述第一功函数层被去除位置。
进一步的改进是，步骤三中在形成所述第一功函数层之前还包括在所述半导体衬底的正面形成第一反扩散层的步骤，所述第一功函数层形成于所述第一反扩散层的表面。
进一步的改进是，在步骤九形成所述第二功函数层之后以及步骤十形成所述铝层之前，还包括在所述半导体衬底的正面形成第二反扩散层的步骤，所述第二反扩散层形成于所述第一功函数层的表面，所述铝层形成于所述第二反扩散层的表面。
进一步的改进是，步骤三中所述第一功函数层的材料为TiN。
进一步的改进是，步骤九中所述第二功函数层的材料为TiAl。
进一步的改进是，所述第一反扩散层的材料为TaN。
进一步的改进是，所述第二反扩散层依次由TiN和Ti叠加而成。
进一步的改进是，步骤六中的打开区域的最大范围包括整个所述PMOS的形成区域。
进一步的改进是，步骤六中刻蚀后所述PMOS的形成区域的所述沟槽中的所述第一材料层的表面比所述沟槽的顶部位置低10nm～20nm。
进一步的改进是，步骤五中所述第一材料层的材料为可牺牲的硅氧烷聚合体(DUO)。
进一步的改进是，所述第一材料层的厚度为
进一步的改进是，步骤六中去除所述第一材料层的工艺采用干法刻蚀；步骤八中去除所述第一材料层的工艺采用酸槽去胶工艺。
进一步的改进是，步骤七中去除所述第一功函数层的工艺采用湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为SC2。
进一步的改进是，所述第一反扩散层的厚度为
进一步的改进是，所述NMOS和所述PMOS的工艺的技术节点为22nm以下。
本发明通过在PMOS的第一功函数层形成之后以及NMOS区域的第一功函数层去除之后，增加了形成第一材料层如DUO并对DUO进行光刻定义和刻蚀形成将PMOS区域的沟槽顶部打开的结构，之后以DUO为掩膜进行第一功函数层的刻蚀，能将PMOS区域的沟槽的顶部的第一功函数层去除，从而使PMOS区域的沟槽的内部空间呈上宽下窄的喇叭口结构，去除第一材料层之后，继续后续的工艺步骤，由于PMOS区域的沟槽的内部空间呈喇叭口结构，故有利用后续在PMOS区域的沟槽中填充金属层，能增加金属填充的工艺窗口，能降低金属栅填充的缺陷，提高器件的可靠性。
同时，本发明在金属层填充沟槽之后，在进行CMP时将CMP研磨到使半导体衬底的正面的位置低于喇叭口结构对应的第一功函数层被去除位置，这样能够避免沟槽的顶部的第一功函数层被去除的区域对PMOS的金属栅的功函数产生影响。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例HKMG的制造方法的流程图；
图2A-图2F是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图1所示，是本发明实施例HKMG的制造方法的流程图；如图2A至图2F所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例具有HKMG的NMOS和PMOS的集成制造方法包括如下步骤：
步骤一、如图2A所示，采用伪多晶硅栅的工艺方法在半导体衬底上完成金属栅之前的工艺。
金属栅之前的工艺和现有步骤相同，现说明如下：
图1中，NMOS的形成区域为位于AA线左侧的区域201，PMOS的形成区域为位于AA线右侧的区域202。所述NMOS和所述PMOS的工艺的技术节点为22nm以下。
本发明实施例中，所述半导体衬底采用SOI衬底，包括体硅1，埋氧化层2和顶层硅3。在区域201的体硅1中形成有P阱5；在区域202的体硅1中形成由N阱4。浅沟槽隔离6形成于所述半导体衬底上。
栅介质层12和伪多晶硅栅依次形成于顶层硅3的表面，栅介质层2采用了由界面层12a、高介电常数层12b和阻障层12c的叠加结构。
所述界面层12a用以增加所述高介电常数层12b和所述顶层硅3之间的附着力；本发明实施例中，界面层12a的材料包括氧化硅。
所述高介电常数层12b的材料包括二氧化硅(SiO2)，氮化硅(Si3N4)，三氧化二铝(Al2O3)，五氧化二钽(Ta2O5)，氧化钇(Y2O3)，硅酸铪氧化合物(HfSiO4)，二氧化铪(HfO2)，氧化镧(La2O3)，二氧化锆(ZrO2)，钛酸锶(SrTiO3)，硅酸锆氧化合物(ZrSiO4)等。
所述阻障层12c用于避免高介电常数层12b和后续的功函数层17或20发生反应从而影响到功函数值。本发明实施例中，所述阻障层12c的材料包括金属氮化物如氮化钛或氮化钽。
在所述伪多晶硅栅的侧面型有氮化硅侧墙13和氧化硅侧墙14。
NMOS的源漏区由形成于顶层硅3表面的N型外延层7组成。
PMOS的源漏区由形成于顶层硅3表面的P型外延层8组成。
在NMOS的源漏区和PMOS的源漏区的表面都形成有金属硅化物9。
在形成层间膜11之前还包括形成接触孔刻蚀停止层10的步骤。
步骤二、如图2A所示，去除所述伪多晶硅栅并在去除了所述伪多晶硅栅的区域形成沟槽15，所述沟槽15为金属栅的填充区域。
步骤三、如图2A所示，在所述半导体衬底的正面形成PMOS的第一功函数层17，所述第一功函数覆盖在各所述沟槽15的侧面和底部表面并延伸到所述沟槽15外。
较佳为，步骤三中在形成所述第一功函数层17之前还包括在所述半导体衬底的正面形成第一反扩散层16的步骤，所述第一功函数层17形成于所述第一反扩散层16的表面。
本发明实施例中，所述第一功函数层17的材料为TiN。所述第一反扩散层16的材料为TaN。所述第一反扩散层16的厚度为
步骤四、如图2A所示，去除NMOS的形成区域的所述第一功函数层17。
步骤五、如图2B所示，在所述半导体衬底的正面形成第一材料层18，所述第一材料层18将各所述沟槽15完全填充并延伸到各所述沟槽15外。
本发明实施例中，所述第一材料层18的材料为DUO。较佳为，所述第一材料层18的厚度为
步骤六、如图2B所示，采用光刻工艺形成光刻胶图形19，光刻胶图形19将所述PMOS的形成区域的所述沟槽15的顶部打开。较佳为，光刻胶图形19的打开区域的最大范围包括整个所述PMOS的形成区域。
如图2C所示，并将打开区域位于所述沟槽15外的所述第一材料层18全部去除以及将所述沟槽15区域的所述第一材料层18刻蚀到低于所述沟槽15的顶部的位置，图2B中的距离d表示所示第一材料层18低于所述沟槽15的顶部的位置的距离。较佳为，距离d的大小为10nm～20nm。
较佳为，步骤六中去除所述第一材料层18的工艺采用干法刻蚀。
之后去除光刻胶图形19。
步骤七、如图2D所示，以所述第一材料层18为掩膜将打开区域的暴露的所述第一功函数层17去除，使所述PMOS的形成区域的所述沟槽15中所述第一功函数层17的顶部低于所述沟槽15的顶部并使所述沟槽15的内部空间为上宽下窄的喇叭口结构。
较佳为，步骤七中去除所述第一功函数层17的工艺采用湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为SC2。
步骤八、如图2E所示，去除所述第一材料层18；较佳为，步骤八中去除所述第一材料层18的工艺采用酸槽去胶工艺。
步骤九、如图2F所示，在所述半导体衬底的正面形成NMOS的第二功函数层20，所述第二功函数层20覆盖在各所述沟槽15的侧面和底部表面并延伸到所述沟槽15外。
较佳为，在形成所述第二功函数层20之后以及步骤十形成所述铝层21之前，还包括在所述半导体衬底的正面形成第二反扩散层的步骤，所述第二反扩散层形成于所述第一功函数层17的表面，所述铝层21形成于所述第二反扩散层的表面。
本发明实施例中，所述第二功函数层20的材料为TiAl。所述第二反扩散层依次由TiN和Ti叠加而成。
步骤十、如图2F所示，在所述半导体衬底的正面形成铝层21，所述铝层21将各所述沟槽15完全填充并延伸到所述沟槽15外，利用所述PMOS的形成区域的所述沟槽15的喇叭口结构提高所述PMOS的形成区域的所述沟槽15中的所述铝层21的填充质量。
步骤十一、采用化学机械研磨工艺将所述沟槽15外的所述铝层21、所述第二功函数层20和所述第一功函数层17都去除以及将所述半导体衬底的正面的位置研磨到低于步骤七中所述喇叭口结构对应的所述第一功函数层17被去除位置，也即化学机械研磨工艺需要将所述半导体衬底的正面的位置研磨到低于图2F中BB线所示的位置。
本发明实施例通过在PMOS的第一功函数层17形成之后以及NMOS区域的第一功函数层17去除之后，增加了形成第一材料层18如DUO并对DUO进行光刻定义和刻蚀形成将PMOS区域的沟槽15顶部打开的结构，之后以DUO为掩膜进行第一功函数层17的刻蚀，能将PMOS区域的沟槽15的顶部的第一功函数层17去除，从而使PMOS区域的沟槽15的内部空间呈上宽下窄的喇叭口结构，去除第一材料层18之后，继续后续的工艺步骤，由于PMOS区域的沟槽15的内部空间呈喇叭口结构，故有利用后续在PMOS区域的沟槽15中填充金属层，能增加金属填充的工艺窗口，能降低金属栅填充的缺陷，提高器件的可靠性。
同时，本发明实施例在金属层填充沟槽15之后，在进行CMP时将CMP研磨到使半导体衬底的正面的位置低于喇叭口结构对应的第一功函数层17被去除位置，这样能够避免沟槽15的顶部的第一功函数层17被去除的区域对PMOS的金属栅的功函数产生影响。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种具有HKMG的NMOS和PMOS的集成制造方法，其特征在于，包括如下步骤：
步骤一、采用伪多晶硅栅的工艺方法在半导体衬底上完成金属栅之前的工艺；
步骤二、去除所述伪多晶硅栅并在去除了所述伪多晶硅栅的区域形成沟槽，所述沟槽为金属栅的填充区域；
步骤三、在所述半导体衬底的正面形成PMOS的第一功函数层，所述第一功函数覆盖在各所述沟槽的侧面和底部表面并延伸到所述沟槽外；
步骤四、去除NMOS的形成区域的所述第一功函数层；
步骤五、在所述半导体衬底的正面形成第一材料层，所述第一材料层将各所述沟槽完全填充并延伸到各所述沟槽外；
步骤六、采用光刻工艺将所述PMOS的形成区域的所述沟槽的顶部打开，并将打开区域位于所述沟槽外的所述第一材料层全部去除以及将所述沟槽区域的所述第一材料层刻蚀到低于所述沟槽的顶部的位置；
步骤七、以所述第一材料层为掩膜将打开区域的暴露的所述第一功函数层去除，使所述PMOS的形成区域的所述沟槽中所述第一功函数层的顶部低于所述沟槽的顶部并使所述沟槽的内部空间为上宽下窄的喇叭口结构；
步骤八、去除所述第一材料层；
步骤九、在所述半导体衬底的正面形成NMOS的第二功函数层，所述第二功函数层覆盖在各所述沟槽的侧面和底部表面并延伸到所述沟槽外；
步骤十、在所述半导体衬底的正面形成铝层，所述铝层将各所述沟槽完全填充并延伸到所述沟槽外，利用所述PMOS的形成区域的所述沟槽的喇叭口结构提高所述PMOS的形成区域的所述沟槽中的所述铝层的填充质量；
步骤十一、采用化学机械研磨工艺将所述沟槽外的所述铝层、所述第二功函数层和所述第一功函数层都去除以及将所述半导体衬底的正面的位置研磨到低于步骤七中所述喇叭口结构对应的所述第一功函数层被去除位置。
2.如权利要求1所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：步骤三中在形成所述第一功函数层之前还包括在所述半导体衬底的正面形成第一反扩散层的步骤，所述第一功函数层形成于所述第一反扩散层的表面。
3.如权利要求1所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：在步骤九形成所述第二功函数层之后以及步骤十形成所述铝层之前，还包括在所述半导体衬底的正面形成第二反扩散层的步骤，所述第二反扩散层形成于所述第一功函数层的表面，所述铝层形成于所述第二反扩散层的表面。
4.如权利要求1所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：步骤三中所述第一功函数层的材料为TiN。
5.如权利要求1所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：步骤九中所述第二功函数层的材料为TiAl。
6.如权利要求2所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：所述第一反扩散层的材料为TaN。
7.如权利要求3所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：所述第二反扩散层依次由TiN和Ti叠加而成。
8.如权利要求1所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：步骤六中的打开区域的最大范围包括整个所述PMOS的形成区域。
9.如权利要求1所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：步骤六中刻蚀后所述PMOS的形成区域的所述沟槽中的所述第一材料层的表面比所述沟槽的顶部位置低10nm～20nm。
10.如权利要求1所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：步骤五中所述第一材料层的材料为DUO。
11.如权利要求10所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：所述第一材料层的厚度为
12.如权利要求10所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：步骤六中去除所述第一材料层的工艺采用干法刻蚀；步骤八中去除所述第一材料层的工艺采用酸槽去胶工艺。
13.如权利要求4所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：步骤七中去除所述第一功函数层的工艺采用湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为SC2。
14.如权利要求6所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：所述第一反扩散层的厚度为
15.如权利要求1所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：所述NMOS和所述PMOS的工艺的技术节点为22nm以下。
CN201810062791.9A 2018-01-23 2018-01-23 具有hkmg的nmos和pmos的集成制造方法 Pending CN108389836A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810062791.9A CN108389836A (zh) 2018-01-23 2018-01-23 具有hkmg的nmos和pmos的集成制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810062791.9A CN108389836A (zh) 2018-01-23 2018-01-23 具有hkmg的nmos和pmos的集成制造方法

Publications (1)

Publication Number Publication Date
CN108389836A true CN108389836A (zh) 2018-08-10

Family

ID=63076330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810062791.9A Pending CN108389836A (zh) 2018-01-23 2018-01-23 具有hkmg的nmos和pmos的集成制造方法

Country Status (1)

Country Link
CN (1) CN108389836A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648972A (zh) * 2019-09-30 2020-01-03 上海华力集成电路制造有限公司 金属栅的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390638A (zh) * 2012-05-11 2013-11-13 三星电子株式会社 半导体器件及其制造方法
CN104821332A (zh) * 2014-02-03 2015-08-05 台湾积体电路制造股份有限公司 半导体器件结构和制造方法
US9230864B1 (en) * 2014-10-16 2016-01-05 United Microelectronics Corp. Method of forming a semiconductor device having a metal gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390638A (zh) * 2012-05-11 2013-11-13 三星电子株式会社 半导体器件及其制造方法
CN104821332A (zh) * 2014-02-03 2015-08-05 台湾积体电路制造股份有限公司 半导体器件结构和制造方法
US9230864B1 (en) * 2014-10-16 2016-01-05 United Microelectronics Corp. Method of forming a semiconductor device having a metal gate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648972A (zh) * 2019-09-30 2020-01-03 上海华力集成电路制造有限公司 金属栅的制造方法
CN110648972B (zh) * 2019-09-30 2022-02-01 上海华力集成电路制造有限公司 金属栅的制造方法

Similar Documents

Publication Publication Date Title
US9768069B2 (en) Method of manufacturing semiconductor device
US9041118B2 (en) Replacement metal gate structure for CMOS device
TWI416667B (zh) 半導體元件及其製造方法
TWI399798B (zh) 具有金屬閘極堆疊的半導體裝置之製造方法
TWI478218B (zh) 半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法
CN106158860B (zh) 半导体结构及其制造方法
US10032774B2 (en) Semiconductor device and manufacture method thereof
TWI524465B (zh) 用於淺渠溝隔離（sti）區域之氮化矽硬停囊封層
US10056462B2 (en) Metal gate structure and manufacturing method thereof
US8378432B2 (en) Maintaining integrity of a high-K gate stack by an offset spacer used to determine an offset of a strain-inducing semiconductor alloy
CN104821296A (zh) 半导体器件及其形成方法
CN110571192A (zh) 半导体结构及其形成方法
KR100521707B1 (ko) 금속 게이트 상보성 금속 산화물 반도체 및 그 제조 방법
US9627475B2 (en) Dummy gate structure for semiconductor devices
US7846790B2 (en) Method of fabricating semiconductor device having multiple gate dielectric layers and semiconductor device fabricated thereby
TW201911385A (zh) 半導體元件及其製作方法
CN106972054B (zh) 半导体器件及其制造方法
CN107045981B (zh) 半导体结构的形成方法
CN103187257B (zh) 金属栅极的形成方法
CN108389836A (zh) 具有hkmg的nmos和pmos的集成制造方法
CN108695259A (zh) 具有hkmg的mos晶体管的制造方法
CN114141628A (zh) 一种高效编程的半浮栅晶体管及其制备方法
CN110047741A (zh) 半导体结构及其形成方法
CN109285811A (zh) 半导体结构及其形成方法
TWI502633B (zh) 形成金屬閘極之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180810