CN108382073A - 可变阈值的反馈电路、耗材芯片、耗材 - Google Patents

可变阈值的反馈电路、耗材芯片、耗材 Download PDF

Info

Publication number
CN108382073A
CN108382073A CN201810111077.4A CN201810111077A CN108382073A CN 108382073 A CN108382073 A CN 108382073A CN 201810111077 A CN201810111077 A CN 201810111077A CN 108382073 A CN108382073 A CN 108382073A
Authority
CN
China
Prior art keywords
feedback
transistor
unit
grid
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810111077.4A
Other languages
English (en)
Other versions
CN108382073B (zh
Inventor
胡容铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Chipjet Technology Co Ltd
Original Assignee
Hangzhou Chipjet Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Chipjet Technology Co Ltd filed Critical Hangzhou Chipjet Technology Co Ltd
Priority to CN201810111077.4A priority Critical patent/CN108382073B/zh
Publication of CN108382073A publication Critical patent/CN108382073A/zh
Application granted granted Critical
Publication of CN108382073B publication Critical patent/CN108382073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17543—Cartridge presence detection or type identification
    • B41J2/17546—Cartridge presence detection or type identification electronically

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明涉及打印机耗材技术领域，尤其涉及可变阈值的反馈电路、耗材芯片、耗材。包括：控制单元；反馈模块，包括并联在输出端和地之间的四种不同的反馈单元；所述反馈单元，包括串联在所述输出端和所述地之间的选通元件和反馈元件；所述控制单元，与各所述反馈单元的选通元件电连接，使得所述反馈模块选择所述其中一个所述反馈单元的电信号输出至所述输出端。通过选用不同的反馈单元可以产生不同的反馈电压，来响应成像设备的验证要求，使得耗材能够通过成像设备的验证。

Description

可变阈值的反馈电路、耗材芯片、耗材
技术领域
本发明涉及打印机耗材技术领域，尤其涉及可变阈值的反馈电路、耗材芯片、耗材。
背景技术
耗材安装在成像设备上时，需要通过成像设备的上机认证、以及成像操作过程中的认证才能够被允许被使用。为了通过成像设备的认证，耗材需要按照成像设备的认证机制对成像设备进行反馈响应，如果耗材没有反馈给成像设备其预期的结果，则会导致耗材无法在该成像设备上使用。
耗材包括用于响应成像设备的多个反馈模块，耗材需要根据成像设备的要求，选择成像设备指定的反馈模块输出反馈电压以响应成像设备的验证要求。成像设备为了验证耗材的合法性，会进行多次上述验证过程，并且成像设备只有在其发起的所有上述验证过程均合法时，才会认为耗材合法。
发明内容
本发明为解决上述技术问题， 本发明提供一种可变阈值的反馈电路，其特征在于，包括：
控制单元；
反馈模块，包括并联在输出端和地之间的四种不同的反馈单元；
所述反馈单元，包括串联在所述输出端和所述地之间的选通元件和反馈元件；
所述控制单元，与各所述反馈单元的选通元件电连接，使得所述反馈模块选择所述其中一个所述反馈单元的电信号输出至所述输出端；
第一种反馈单元的反馈元件为第一反馈晶体管，并且当所述第一种反馈单元被选中时，输出所述第一反馈晶体管的漏极电压；
第二种反馈单元的反馈元件为第二反馈晶体管，并且当所述第二种反馈单元被选中时，输出所述第二反馈晶体管的漏极电压；
第三种反馈单元的反馈元件由串联的第三反馈晶体管、直流电源组成，并且当所述第三种反馈单元被选中时，输出所述第三反馈晶体管的漏极电压与所述直流电源电源之和；
第四种反馈单元的反馈元件为第四反馈晶体管，所述第四反馈晶体管的栅极接地，使得所述第四种反馈单元被选中时，所述第四种反馈单元中的电流为0；
所述第一反馈晶体管的宽长比与所述第二反馈晶体管的宽长比不同。
上述技术方案中，选用不同的反馈单元可以产生不同的反馈电压，来响应成像设备的验证要求，使得耗材能够通过成像设备的验证。
作为优选，所述第一反馈晶体管、所述第二反馈晶体管、所述第三反馈晶体管和所述第四反馈晶体管为普通MOS晶体管。普通MOS晶体管的制作工艺简单，生产及制造成本低。
作为优选，所述第一反馈晶体管为NMOS管，所述第一反馈晶体管的栅极连接至所述输出端，所述第一反馈晶体管的漏极连接至所述输出端，所述第一反馈晶体管的源极连接至与对应的选通元件。
作为优选，所述第二反馈晶体管为NMOS管， 所述第二反馈晶体管的栅极连接至所述输出端，所述第二反馈晶体管的漏极连接至所述输出端，所述第二反馈晶体管的源极连接至对应的选通元件。
作为优选，所述第三反馈晶体管为NMOS管，所述第三反馈晶体管的栅极连接至所述输出端，所述第三反馈晶体管的漏极连接至所述输出端，所述第三反馈晶体管的源极连接至所述直流电流的正极，所述直流电源的负极连接至对应的选通元件。
作为优选，所述第四反馈晶体管为NMOS管，所述第四反馈晶体管的漏极连接至所述输出端，所述第四反馈晶体管的源极连接至对应的选通元件。
作为优选，所述反馈模块具有多个，并且多个所述反馈模块相互并联。通过多个所述反馈模块的组合可以实现更多的反馈电压值，使得耗材有更加宽的反馈电压范围。
作为优选，所述控制单元为译码器。
作为优选，所述选通元件串联设置在所述反馈元件和所述地之间；所述选通元件包括第一选通晶体管和第二选通晶体管；所述第一选通晶体管的漏极连接所述反馈元件，所述第一选通晶体管的源极连接所述第二选通晶体管的漏极，所述第二选通晶体管的源极接地；所述第一选通晶体管和所述第二选通晶体管的栅极连接至所述控制单元的控制输出端。
本发明还提供一种耗材芯片，其特征在于：包括存储单元、以及上述任一项所述的反馈电路，所述存储单元连接至所述控制单元的控制输入端。
上述技术方案中，所述耗材芯片的反馈电路能够选用不同的反馈单元产生不同的反馈电压，来响应成像设备的验证要求，使得耗材能够通过成像设备的验证。
本发明还提供一种耗材芯片，其特征在于：包括耗材容器、以及上述的耗材芯片，所述耗材芯片安装在所述耗材容器上。
上述技术方案中，所述耗材的耗材芯片能够产生不同的反馈电压，来响应成像设备的验证要求，使得所述耗材能够通过成像设备的验证。
附图说明
图1本发明的反馈电路与成像设备的连接示意图。
图2本发明的反馈电路示意图。
图3本发明实施例一的反馈电路。
图4本发明实施例一的反馈模块的四种状态下的等效电路图。
图5本发明实施例二的反馈电路。
图6本发明实施例二的反馈模块四种状态下的等效电路图。
图7本发明实施例三的反馈电路。
图8本发明实施例三的反馈模块四种状态下的等效电路图。
图9二极管的等效实施方式示意图。
具体实施方式
下面将结合附图对本发明的实施方式进行详细描述。
本具体实施例仅仅是对本发明的解释，其并不是对发明的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本发明的权利要求范围内都收到专利法的保护。
一种耗材，包括用于容纳耗材的耗材容器，以及安装在耗材容器上的耗材芯片。耗材通过耗材芯片与成像设备进行通信，发送耗材数据至成像设备、响应成像设备的控制命令。
如图1所示，成像设备通过控制器101控制读写控制电路来切换对耗材芯片的读操作和写操作。
成像设备对耗材进行验证时处于读操作状态下。
耗材芯片包括反馈电路。反馈电路的输出端OUT通过信号线ID连接至成像设备，成像设备读取信号线ID上的反馈电压对耗材芯片进行验证。如图1所示，反馈电路包括译码器201和N组反馈模块2021。反馈模块2021由并联在其输出端和地之间的四种反馈单元组成，如图2：
（1）反馈单元a：反馈单元a包括三个普通的NMOS管MN11、MN12、MN1。其中，MN11的栅极与漏极短接到输出端OUT，MN11的源极与MN12的漏极相连，MN12的栅极连接至译码电路201的输出端WL1、受输出端WL1控制，MN12的源极与MN13的漏极相连，MN13的栅极连接至译码电路201的输出端WL2、受输出端WL2，MN13的源极接地。
当译码电路201只控制输出端WL1和BL1输出高电平、其他输出端都输出电平时，成像设备的电源电压103通过读写控制电路至通过反馈单元a流入地线。这时，耗材芯片的输出端OUT的电流受MN11的驱动能力限制：
其中：
Idmax为此时信号线ID的最大电流；
Kn为NMOS管的跨导参数；
A3为MN11的宽长比；
VID为信号线ID上的电压；
Vth为NMOS管的阈值电压。
当成像设备对耗材进行验证时，信号线ID上的电压为：
（2）反馈单元b：反馈单元b包含三个普通的NMOS管M21、MN22、MN23;其中MN21的栅极和漏极短接到输出端OUT，MN21的源极与MN22的漏极相连，MN22的栅极连接至译码电路201的输出端WL2、受输出端WL2控制，MN22的源极与MN23的漏极相连，MN23的栅极连接至译码电路201的输出端BL2、受输出端BL2控制，MN23的源极接地。反馈单元b与反馈单元a的结构相似，但是反馈单元b中MN21的宽长比与反馈单元a中MN11的宽长比不一致。
当译码电路201只控制输出端WL2和BL2输出高电平、其他输出端都输出电平时，成像设备的电源电压103通过读写控制电路至通过反馈单元b流入地线。这时，耗材芯片的输出端OUT的电流受MN21的驱动能力限制：
其中：
Idmax为此时信号线ID的最大电流；
A4为MN21的宽长比。
当成像设备对耗材进行验证时，信号线ID上的电压为：
可以看出，由于M21和M11宽长比不一致，导致信号线ID上的反馈电压也不相同。
（3）反馈单元c：包含三个普通的NMOS管M31、MN32、MN33和一个直流电压源P1。其中MN31的栅极和漏极短接到输出端OUT，MN31的源极与直流电压源P1的正极相连，P1的负级与MN32的漏极相连，MN32的栅极连接至译码电路201的输出端WL3、受输出端WL3控制，MN32的源极与MN33的漏极相连，MN33的栅极连接至译码电路201的输出端BL3、受输出端BL3控制，MN33的源极接地。
当译码电路只控制输出端WL3和输出端BL3输出高电平，其他输出端都输出低电平时。电源电压103通过读写控制电路只通过反馈单元c流入地线，这时耗材芯片反馈端的电流受MN31的驱动能力限制：
其中:
A5为MN31的宽长比;
VP1为直流电压源P1的电压。
当成像设备对耗材进行验证时，信号线ID上的电压为：
从上面的公式看出，这样的结构相当于将M31的开启电压由Vth提高为Vth+VP1。
(4）反馈单元d：包括三个普通的NMOS管MN41、MN42、MN43。其中MN41的漏极与输出端OUT相连，MN41的栅极接地，MN41的源极与MN42的漏极相连，MN42的栅极连接至译码电路的输出端WL4、受输出端WL4控制，MN42的源极与MN43的漏极相连，MN43的栅极连接至译码电路的输出端BL4控制、受输出端BL4控制，MN43的源极接地。
当译码电路只控制输出端WL4和输出端BL4输出高电平，其他输出端都输出低电平时，因为MN41的栅极接到地，所以这时这条通路上的电流等于0。
而当成像设备对耗材进行验证时，这条通路上的电流等于0。此时，ID信号线上的电压等于电源电压（15V）。
上述方案中的所有NMOS管都可以用二极管，PMOS管或其他有源器件等效实现。
反馈电路的译码器201还可以根据成像设备的验证命令，通过其输出端同时选中两个以上的反馈模块2021进行反馈。此时，以同时选中两组反馈模块2021为例，反馈电路输出端的电压如下表所示：
本发明的电压反馈电路，通过一组或者多组反馈模块能够在较宽的范围内对成像设备的验证命令进行响应，具有高通用性和灵活性。
实施例一
图3为本发明反馈电路的一种实施方式。本实施例的反馈模块通过受存储单元302控制的开关切换来实现四种反馈单元（如图4所示）。
该反馈电路包含译码单元301、存储单元302、以及五个传输门组成的开关TG1-TG5、一个运算放大器Q1、七个MOS管M1-M7，两个电阻R1-R2。其中，传输门组成的开关由一个PMOS管和一个NMOS管组成，其中PMOS管的源极与NMOS管的源极短接作为输入，PMOS管的漏极和NMOS管的漏极短接作为输出，PMOS管的栅极和NMOS管的栅极接相反的输入信号，当PMOS管的栅极输入为低电平，NMOS管的栅极输入为高电平，该开关闭合；当PMOS管的栅极输入为高电平，NMOS管的栅极输入为低电平，该开关断开。
运算放大器Q1的正极输入连接到负反馈电阻R1的负端以及R2的正端，Q1的负极输入连接到基准电压VREF，Q1的输出端连接到传输门TG1的输入端；传输门TG1中NMOS管的栅极连接到存储单元302输出的CONT1N信号，PMOS管的栅极连接到存储单元302输出的CONT1信号，TG1的输出端与TG2的输出端和M3的栅极相连；TG2的输入端连接到反馈电路的输出端（即信号线ID），TG2中NMOS管的栅极连接到存储单元302输出的CONT1信号，PMOS管的栅极连接到存储单元302输出的CONT1N信号；M3的源极与M4的漏极相连，M3的漏极与M1和M2的源极以及传输门TG3的输入端相连；M4的源极与M5的漏极相连，M4的栅极连接到受译码器301控制的WL信号;M5的源极接地，M5的栅极连接到受译码器301控制的BL信号；TG3的输出端与反馈电阻R1的正端相连，TG3中NMOS管的栅极连接到存储单元302输出的CONT1N信号，PMOS管的栅极连接到存储单元302输出的CONT1信号；反馈电阻R2的负端接地；M1的漏极连接到信号线ID，M1的栅极与传输门TG5的输出端和M6的漏极相连；传输门TG5的输入端连接到信号线ID，TG5中NMOS管的栅极连接到存储单元302输出的CONT3N信号，PMOS管的栅极连接到存储单元302输出的CONT3信号；M6的源极接地、栅极连接到存储单元302输出的CONT3N信号；M2的漏极到信号线ID，M2的栅极与传输门TG4的输出端和M7的漏极相连；传输门TG4的输入端连接到信号线ID，TG4中NMOS管的栅极连接到存储单元302输出的CONT2N信号，PMOS管的栅极连接到存储单元302输出的CONT2信号；M7的源极接地、栅极连接到存储单元302输出的CONT2N信号。
译码单元301输出控制选通信号WL1-N以及BL1-N，来选通反馈电路中的反馈模块；存储单元302输出开关切换信号CONT1-N以及CONTN1-N，来控制反馈模块的状态。通过存储单元302输出的开关切换信号可以控制图3的反馈模块等效为图4中的四种反馈单元：
（1）反馈单元a
当CONT1=H（高电平）,CONT1N=L（低电平）时，受其控制的TG1不导通、TG2导通、TG3不导通；导致M3的栅极连接到信号线ID，M3的漏极不与反馈电阻R1相连接。
当CONT2=H，CONT2N=L时，受其控制的TG4不导通、并且受CONT2控制的M7导通，这时M2的栅极通过M7被拉到地电位，这时M2将不会导通。
当CONT3=L,CONT3N=H时，受其控制的TG5导通、并且受CONT3控制的M6也不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。
综合以上，反馈模块等效于图4中的反馈单元a。该反馈单元a与本发明的图2中的反馈单元a等效。
（2）反馈单元b
当CONT1=H，CONT1N=L时，受其控制的TG1不导通、TG2导通、TG3不导通；导致M3的栅极连接到信号线ID，M3的漏极不与反馈电阻R1相连接。
当CONT2=L，CONT2N=H时，受其控制的TG4导通、M7不导通，这时M2的栅极连接到信号线ID，M2将连接为栅极和漏极短接的MOS管。
当CONT3=L，CONT3N=H时，受其控制的TG5导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。
综合以上，反馈模块等效于图4中的反馈单元b，该反馈单元b与我们提出方案的图2中的反馈单元b等效。
（3）反馈单元c
当CONT1=L,CONT1N=H时，受其控制的TG1导通、TG2不导通、TG3导通；导致M3的栅极连接到运算放大器Q1的输出端，M3的漏极与反馈电阻R1相连接。
当CONT2=H,CONT2N=L时，受其控制的TG4不导通、M7导通，这时M2的栅极通过M7被拉到地电位，这时M2将不会导通。
当CONT3=L,CONT3N=H时，受其控制的TG5导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。
综合以上，反馈模块等效于图4中的反馈单元c。反馈单元c中，运算放大器Q1、MN3、R1、R2构成了一个负反馈电路。由于这个负反馈电路的存在，导致A点的电压被钳位在， 使得运算放大器Q1等效于一个的恒定电压源。与本发明图2中的反馈单元c等效。
（4）反馈单元d
当CONT2=H,CONT2N=L时，受其控制的TG4不导通、受CONT2控制的M7导通、这时M2的栅极通过M7被拉到地电位，这时M2将不会导通。
当CONT3=H,CONT3N=L时，受其控制的TG5不导通、M6导通、 这时M2的栅极通过M6被拉到地电位，这时M1将不会导通。
这时无论M3如何连接，选中时这条支路上都不会有电流。反馈模块等效于图4中的反馈单元d，与本发明图2中的反馈单元d等效。
以上电路不限于使用MOS管，也可以使用其他有源或者无源器件实现。
实施例二
图5为本发明反馈电路的另一种实施方式。本实施例的反馈模块通过受存储单元302控制的开关切换来实现四种反馈单元（如图6所示）。该反馈电路包含译码单元301、存储单元302、以及三个传输门组成的开关TG1-TG3，六个MOS管M1-M6，N个二极管D1-DN。传输门组成的开关由一个PMOS管和一个NMOS管组成，其中PMOS管的源极与NMOS管的源极短接作为输入，PMOS管的漏极和NMOS管的漏极短接作为输出，PMOS管的栅极和NMOS管的栅极接相反的输入信号，当PMOS管的栅极输入低电平，NMOS管的栅极输入高电平时，该开关闭合；当PMOS管的栅极输入为高电平，NMOS管的栅极输入为低电平，该开关断开。
TG2的输入连接到反馈电路的输出端（也即信号线ID），TG2中NMOS管的栅极连接到存储单元302输出的CONT2N信号，PMOS管的栅极连接到存储单元302输出的CONT2信号，TG2的输出端连接到M2的栅极和M5的漏极；M5的源极接地，M5的栅极接存储单元302输出的CONT2信号；M2的漏极连接到信号线ID，M2的源极与M1的源极、TG1的输入端以及二极管D1的正端相连；M1的漏极连接到信号线ID，M1的栅极与M6的漏极以及TG3的输出端相连；M6的源极接地，M6的栅极连接到存储单元302输出的CONT3信号；TG3中NMOS管的栅极连接到存储单元302输出的CONT3N信号，PMOS管的栅极连接到存储单元302输出的CONT3信号,TG3的输入端连接到信号线ID；TG1中NMOS管的栅极连接到存储单元302输出的CONT1N信号，PMOS管的栅极连接到存储单元302输出的CONT1信号，TG1的输出连接到二极管DN的负端；D1与DN之间串联了N个二极管；M3的漏极与TG1的输出端以及二极管DN的负端相连，M3的栅极连接到受译码单元301控制的WL信号，M3的源极与M4的漏极相连；M4的栅极连接到受译码单元301控制的BL信号，M4的源极接地。
译码单元301输出控制选通信号WL1-N以及BL1-N，来选通反馈电路中的反馈模块；存储单元302输出开关切换信号CONT1-N以及CONTN1-N，来控制反馈模块的状态。通过存储单元302输出的开关切换信号可以控制图5的反馈模块等效为图6中的四种反馈单元：
1）反馈单元a
当CONT1=L,CONT1N=H时，受其控制的TG1导通，二极管D1-DN的通路被TG1短路。
当CONT2=H,CONT2N=L时，受其控制的TG2不导通、M5导通，这时M2的栅极通过M5被拉到地电位，这时M2将不会导通。
当CONT3=L,CONT3N=H时，受其控制的TG3导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。
综合以上，反馈模块等效于图6中的反馈单元a，该反馈单元a与本发明图2中的反馈单元a等效。
（2）反馈单元b
当CONT1=L,CONT1N=H时，受其控制的TG1导通，二极管D1-DN的通路被TG1短路。
当CONT2=L，CONT2N=H时，受其控制的TG2导通、M5不导通，这时M2的栅极连接到信号线ID，M2将连接为栅极和漏极短接的MOS管。
当CONT3=L，CONT3N=H时，受其控制的TG3导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。
综合以上，反馈模块等效于图6中的反馈单元b，该反馈单元b与图2中的反馈单元b等效。
（3）反馈单元c
当CONT1=L,CONT1N=H时，受其控制的TG1不导通，二极管D1-DN的通路连入M1的源极和M3的漏极之间。
当CONT2=H,CONT2N=L时，受其控制的TG2不导通、 M5导通，这时M2的栅极通过M5被拉到地电位，这时M2将不会导通。
当CONT3=L,CONT3N=H时，受其控制的TG3导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。
综合以上，反馈模块等效于图6中的反馈单元c。此时A点的电压等于N个二极管的导通压降之和，即：
其中：
VA为A点的电压；
n为串联的二极管个数；
VT为单个二极管的导通压降。
所以此时串联的二极管可以等效为一个的恒定电压源，如图6。
（4）反馈单元d
当CONT2=H,CONT2N=L时，受其控制的TG2不导通、M5导通，这时M2的栅极通过M5被拉到地电位，这时M2将不会导通。
当CONT3=H,CONT3N=L时，受其控制的TG3不导通、M6导通，这时M2的栅极通过M6被拉到地电位，这时M1将不会导通。
这时无论M3如何连接，选中时这条支路上都不会有电流。反馈模块等效于图6中的反馈单元d。该反馈单元d与图2的反馈单元等效。
以上电路不限于使用MOS管和二极管，也可以使用其他有源或者无源器件实现，比如以上串联的二极管D1-DN还可以用mos管或者三极管连接成二极管的形式实现。如图9所示，二极管可以使用NMOS，PMOS，PNP，NPN等方式实现。
实施例三
图7为本发明反馈电路的另一种实施方式。本实施例的反馈模块通过受存储单元302控制的开关切换来实现四种反馈单元（如图8所示）。该反馈电路包含译码单元301、存储单元302、以及三个传输门组成的开关TG1-TG3，六个MOS管M1-M6，1个稳压管ZD1。传输门组成的开关由一个PMOS管和一个NMOS管组成，其中PMOS管的源极与NMOS管的源极短接作为输入，PMOS管的漏极和NMOS管的漏极短接作为输出，PMOS管的栅极和NMOS管的栅极接相反的输入信号，当PMOS管的栅极输入低电平，NMOS管的栅极输入高电平时，该开关闭合；当PMOS管的栅极输入为高电平，NMOS管的栅极输入为低电平，该开关断开。
TG2的输入端连接到反馈电路的输出端（也即信号线ID），TG2中NMOS管的栅极连接到存储单元302输出的CONT2N信号，PMOS管的栅极连接到存储单元302输出的CONT2信号，TG2的输出端连接到M2的栅极和M5的漏极；M5的源极接地，M5的栅极接存储单元302输出的CONT2信号；M2的漏极连接到信号线ID，M2的源极与M1的源极、TG1的输入端以及稳压管ZD1的负端相连；M1的漏极连接到信号线ID，M1的栅极与M6的漏极以及TG3的输出端相连；M6的源极接地，M6的栅极连接到存储单元302输出的CONT3信号；TG3中NMOS管的栅极连接到存储单元302输出的CONT3N信号，PMOS管的栅极连接到存储单元302输出的CONT3信号,TG3的输入端连接到信号线ID；TG1中NMOS管的栅极连接到存储单元302输出的CONT1N信号，PMOS管的栅极连接到存储单元302输出的CONT1信号，TG1的输出端连接到稳压管ZD1的正端；M3的漏极与TG1的输出端以及二极管DN的负端相连，M3的栅极连接到受译码单元控制的WL信号，M3的源极与M4的漏极相连；M4的栅极连接到受译码单元控制的BL信号，M4的源极接地。
译码单元301输出控制选通信号WL1-N以及BL1-N，来选通反馈电路中的反馈模块；存储单元302输出开关切换信号CONT1-N以及CONTN1-N，来控制反馈模块的状态。通过存储单元302输出的开关切换信号可以控制图7的反馈模块等效为图8中的四种反馈单元：
1）反馈单元a
当CONT1=L,CONT1N=H时，受其控制的TG1导通，稳压管ZD1的通路被TG1短路。
当CONT2=H,CONT2N=L时，受其控制的TG2不导通、M5导通，这时M2的栅极通过M5被拉到地电位，这时M2将不会导通。
当CONT3=L,CONT3N=H时，受其控制的TG3导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。
综合以上，反馈模块等效于图8中的反馈单元a，该反馈单元a与本发明图2中的反馈单元a等效。
（2）反馈单元b
当CONT1=L,CONT1N=H时，受其控制的TG1导通，稳压管ZD1的通路被TG1短路。
当CONT2=L，CONT2N=H时，受其控制的TG2导通、M5不导通，这时M2的栅极连接到信号线ID，M2将连接为栅极和漏极短接的MOS管。
当CONT3=L，CONT3N=H时，受其控制的TG3导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。
综合以上，反馈模块等效于图8中的反馈单元b，该反馈单元b与图2中的反馈单元b等效。
（3）反馈单元c
当CONT1=L,CONT1N=H时，受其控制的TG1不导通，稳压管ZD1的通路连入M1的源极和M3的漏极之间。
当CONT2=H,CONT2N=L时，受其控制的TG2不导通、 M5导通，这时M2的栅极通过M5被拉到地电位，这时M2将不会导通。
当CONT3=L,CONT3N=H时，受其控制的TG3导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。
综合以上，反馈模块等效于图8中的反馈单元c。稳压管的特性是当稳压管流过一定电流，稳压管的负端会稳定到一个恒定的电压值Vz。即此时A点的电压等于恒定电压VZ，即：
其中：
VA为A点的电压；
Vz为稳压管ZD1的稳压电压。
所以此时稳压管ZD1可以等效为一个 的恒定电压源，如图8。
（4）反馈单元d
当CONT2=H,CONT2N=L时，受其控制的TG2不导通、M5导通，这时M2的栅极通过M5被拉到地电位，这时M2将不会导通。
当CONT3=H,CONT3N=L时，受其控制的TG3不导通、M6导通，这时M2的栅极通过M6被拉到地电位，这时M1将不会导通。
这时无论M3如何连接，选中时这条支路上都不会有电流。反馈模块等效于图8中的反馈单元d。该反馈单元d与图2的反馈单元等效。
以上电路不限于使用MOS管和稳压管，也可以使用其他有源或者无源器件实现。
虽然结合附图描述了本发明的实施方式，但是本领域普通技术人员可以在所附权利要求的范围内做出各种变形或修改。

Claims (11)

1.一种可变阈值的反馈电路，其特征在于，包括：
控制单元；
反馈模块，包括并联在其输出端和地之间的四种不同的反馈单元；
所述反馈单元，包括串联在所述输出端和所述地之间的选通元件和反馈元件；
所述控制单元，与各所述反馈单元的选通元件电连接，使得所述反馈模块选择其中一个所述反馈单元的电信号输出至所述输出端；
第一种反馈单元的反馈元件为第一反馈晶体管，并且当所述第一种反馈单元被选中时，输出所述第一反馈晶体管的漏极电压；
第二种反馈单元的反馈元件为第二反馈晶体管，并且当所述第二种反馈单元被选中时，输出所述第二反馈晶体管的漏极电压；
第三种反馈单元的反馈元件由串联的第三反馈晶体管、直流电源组成，并且当所述第三种反馈单元被选中时，输出所述第三反馈晶体管的漏极电压与所述直流电源电源之和；
第四种反馈单元的反馈元件为第四反馈晶体管，所述第四反馈晶体管的栅极接地，使得所述第四种反馈单元被选中时，所述第四种反馈单元中的电流为0；
所述第一反馈晶体管的宽长比与所述第二反馈晶体管的宽长比不同。
2.根据权利要求1所述的一种可变阈值的反馈电路，其特征在于：
所述第一反馈晶体管、所述第二反馈晶体管、所述第三反馈晶体管和所述第四反馈晶体管为普通MOS晶体管。
3.根据权利要求1所述的一种可变阈值的反馈电路，其特征在于：
所述第一反馈晶体管为NMOS管，所述第一反馈晶体管的栅极连接至所述输出端，所述第一反馈晶体管的漏极连接至所述输出端，所述第一反馈晶体管的源极连接至与对应的选通元件。
4.根据权利要求1所述的一种可变阈值的反馈电路，其特征在于：
所述第二反馈晶体管为NMOS管， 所述第二反馈晶体管的栅极连接至所述输出端，所述第二反馈晶体管的漏极连接至所述输出端，所述第二反馈晶体管的源极连接至对应的选通元件。
5.根据权利要求1所述的一种可变阈值的反馈电路，其特征在于：
所述第三反馈晶体管为NMOS管，所述第三反馈晶体管的栅极连接至所述输出端，所述第三反馈晶体管的漏极连接至所述输出端，所述第三反馈晶体管的源极连接至所述直流电流的正极，所述直流电源的负极连接至对应的选通元件。
6.根据权利要求1所述的一种可变阈值的反馈电路，其特征在于：
所述第四反馈晶体管为NMOS管，所述第四反馈晶体管的漏极连接至所述输出端，所述第四反馈晶体管的源极连接至对应的选通元件。
7.根据权利要求1中任一项所述的一种可变阈值的反馈电路，其特征在于：
所述反馈模块具有多个，并且多个所述反馈模块相互并联。
8.根据权利要求1中任一项所述的一种可变阈值的反馈电路，其特征在于：
所述控制单元为译码器。
9.根据权利要求1中任一项所述的一种可变阈值的反馈电路，其特征在于：
所述选通元件串联设置在所述反馈元件和所述地之间；
所述选通元件包括第一选通晶体管和第二选通晶体管；所述第一选通晶体管的漏极连接所述反馈元件，所述第一选通晶体管的源极连接所述第二选通晶体管的漏极，所述第二选通晶体管的源极接地；
所述第一选通晶体管和所述第二选通晶体管的栅极连接至所述控制单元的控制输出端。
10.一种耗材芯片，其特征在于：包括存储单元、以及权利要求1-9中任一项所述的反馈电路，所述存储单元连接至所述控制单元的控制输入端。
11.一种耗材，其特征在于：包括耗材容器、以及权利要求10所述的耗材芯片，所述耗材芯片安装在所述耗材容器上。
CN201810111077.4A 2018-02-05 2018-02-05 可变阈值的反馈电路、耗材芯片、耗材 Active CN108382073B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810111077.4A CN108382073B (zh) 2018-02-05 2018-02-05 可变阈值的反馈电路、耗材芯片、耗材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810111077.4A CN108382073B (zh) 2018-02-05 2018-02-05 可变阈值的反馈电路、耗材芯片、耗材

Publications (2)

Publication Number Publication Date
CN108382073A true CN108382073A (zh) 2018-08-10
CN108382073B CN108382073B (zh) 2019-06-21

Family

ID=63075076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810111077.4A Active CN108382073B (zh) 2018-02-05 2018-02-05 可变阈值的反馈电路、耗材芯片、耗材

Country Status (1)

Country Link
CN (1) CN108382073B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11351790B2 (en) 2018-02-05 2022-06-07 Hangzhou Chip Jet Technology Co., Ltd. Threshold variable feedback circuit,consumable chip, and consumable

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010221484A (ja) * 2009-03-23 2010-10-07 Seiko Epson Corp 液体噴射装置、液体収容容器、及び、端子間の接続状態を検査する方法
CN201792562U (zh) * 2010-07-30 2011-04-13 常州纳捷机电科技有限公司 一种墨盒的检测反馈系统
CN105346256A (zh) * 2015-11-09 2016-02-24 杭州旗捷科技有限公司 一种打印机芯片、墨盒、和打印机芯片存储分配方法
CN205467927U (zh) * 2016-03-02 2016-08-17 杭州旗捷科技有限公司 再生墨盒、再生芯片
CN106300637A (zh) * 2016-08-30 2017-01-04 杭州旗捷科技有限公司 芯片供电电路、芯片、墨盒
US20170120598A1 (en) * 2015-10-30 2017-05-04 Canon Kabushiki Kaisha Printing apparatus, printing method, and non-transitory computer-readable storage medium
CN106739533A (zh) * 2017-04-01 2017-05-31 杭州旗捷科技有限公司 一种软件复位耗材芯片、系统及其使用方法
CN206340344U (zh) * 2016-11-24 2017-07-18 北京兆易创新科技股份有限公司 一种选通开关电路及包含该电路的存储器
CN206540971U (zh) * 2017-02-22 2017-10-03 上海坚芯电子科技有限公司 墨盒检测仪
CN107431623A (zh) * 2015-02-06 2017-12-01 多佛欧洲有限责任公司 可消耗元件或可拆卸元件的先进保护系统
CN206899999U (zh) * 2017-06-16 2018-01-19 深圳市欧派勒贸易有限公司 一种打印机

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010221484A (ja) * 2009-03-23 2010-10-07 Seiko Epson Corp 液体噴射装置、液体収容容器、及び、端子間の接続状態を検査する方法
CN201792562U (zh) * 2010-07-30 2011-04-13 常州纳捷机电科技有限公司 一种墨盒的检测反馈系统
CN107431623A (zh) * 2015-02-06 2017-12-01 多佛欧洲有限责任公司 可消耗元件或可拆卸元件的先进保护系统
US20170120598A1 (en) * 2015-10-30 2017-05-04 Canon Kabushiki Kaisha Printing apparatus, printing method, and non-transitory computer-readable storage medium
CN105346256A (zh) * 2015-11-09 2016-02-24 杭州旗捷科技有限公司 一种打印机芯片、墨盒、和打印机芯片存储分配方法
CN205467927U (zh) * 2016-03-02 2016-08-17 杭州旗捷科技有限公司 再生墨盒、再生芯片
CN106300637A (zh) * 2016-08-30 2017-01-04 杭州旗捷科技有限公司 芯片供电电路、芯片、墨盒
CN206340344U (zh) * 2016-11-24 2017-07-18 北京兆易创新科技股份有限公司 一种选通开关电路及包含该电路的存储器
CN206540971U (zh) * 2017-02-22 2017-10-03 上海坚芯电子科技有限公司 墨盒检测仪
CN106739533A (zh) * 2017-04-01 2017-05-31 杭州旗捷科技有限公司 一种软件复位耗材芯片、系统及其使用方法
CN206899999U (zh) * 2017-06-16 2018-01-19 深圳市欧派勒贸易有限公司 一种打印机

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11351790B2 (en) 2018-02-05 2022-06-07 Hangzhou Chip Jet Technology Co., Ltd. Threshold variable feedback circuit,consumable chip, and consumable

Also Published As

Publication number Publication date
CN108382073B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
JP3620992B2 (ja) 半導体記憶装置
CN100505458C (zh) 保险丝电路
CN1200433C (zh) 非易失存储器高速读出用基准单元
JP2004152475A (ja) 少なくとも２つの異なった抵抗状態を有するメモリ用センス増幅器バイアス回路
SE508000C2 (sv) Halvledarbricka för integrerade halvledarkretsar och identifieringskrets för densamma
US20120039105A1 (en) Semiconductor device
CN108215513B (zh) 可变阈值的反馈电路、耗材芯片、耗材
CN101587741B (zh) 字线追踪系统
JP2007193936A (ja) プログラム電流補償機能を持つフラッシュメモリ装置
US10373675B2 (en) Semiconductor storage device
US20040130945A1 (en) Integrated circuit memory devices and methods of programming the same in which the current drawn during a programming operation is independent of the data to be programmed
CN105229745A (zh) 在存储器中共享支持电路
WO2023240728A1 (zh) 可编程存储器及其驱动方法
CN108382073B (zh) 可变阈值的反馈电路、耗材芯片、耗材
CN106093755A (zh) 一种电源管理芯片的修调测试电路以及电源管理芯片
CN107516535A (zh) 半导体装置
US7227351B2 (en) Apparatus and method for performing parallel test on integrated circuit devices
US20140285231A1 (en) Semiconductor device and trimming method for the same
US6903976B2 (en) Semiconductor memory device reduced in power consumption during burn-in test
CN109189136B (zh) 用于eeprom存储器的基准电流生成电路及生成方法
US8050075B2 (en) Memory
CN1057610C (zh) 射极耦合逻辑电路的老化方法和装置
GB2099651A (en) Electronic circuit device
US7376019B2 (en) Nonvolatile semiconductor memory
CN100390895C (zh) 存储矩阵和存储设备的字线的电子驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 12th Floor, Huachuang Building, No. 511 Jianye Road, Binjiang District, Hangzhou City, Zhejiang Province, 310052

Patentee after: Hangzhou Qijie Technology Co.,Ltd.

Country or region after: China

Address before: Room 421, floor 4, building 1, No. 1180 Bin'an Road, Binjiang District, Hangzhou City, Zhejiang Province 310000

Patentee before: HANGZHOU CHIPJET TECHNOLOGY Co.,Ltd.

Country or region before: China