CN108377095A - 振铃振幅测量及减轻 - Google Patents

振铃振幅测量及减轻 Download PDF

Info

Publication number
CN108377095A
CN108377095A CN201810094296.6A CN201810094296A CN108377095A CN 108377095 A CN108377095 A CN 108377095A CN 201810094296 A CN201810094296 A CN 201810094296A CN 108377095 A CN108377095 A CN 108377095A
Authority
CN
China
Prior art keywords
voltage
ring
switch
node
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810094296.6A
Other languages
English (en)
Other versions
CN108377095B (zh
Inventor
拉杰迪普·邦达德
纳坦·舍姆
拉贾尔什·穆霍帕德亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN108377095A publication Critical patent/CN108377095A/zh
Application granted granted Critical
Publication of CN108377095B publication Critical patent/CN108377095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Electronic Switches (AREA)

Abstract

本申请案涉及振铃振幅测量及减轻。在一些实施例中，一种设备[100]包括分压器电路[90]，分压器电路[90]包括多个串联连接的电容器[110、115]且包括电容器中的一者的经配置以从开关[140]接收第一电压的输入端子[108]及包括串联连接的电容器中的至少两者之间的连接的振铃节点[101]。设备进一步包括耦合到分压器电路的振铃节点及偏置电压节点[102]的负箝位电路[120]。偏置电压节点经配置以接收偏置电压，且响应于振铃节点上的振铃电压小于偏置电压，负箝位电路经配置以将振铃电压箝位在第一阈值电压。设备还包括耦合到分压器电路的振铃节点且经配置以检测振铃电压的峰值振幅的峰值检测器电路[130]。设备进一步包括耦合到峰值检测器电路且经配置以响应于所检测峰值振幅而调整去往开关的控制信号的开关驱动器[135]。

Description

振铃振幅测量及减轻
相关申请案的交叉参考
本申请案主张对2017年2月1日提出申请的标题为“用于Vds振铃振幅测量及闭环控制的技术及电路(Technique and Circuits for Vds Ring Amplitude Measurementand Closed-Loop Control)”的第62/453,181号美国临时专利申请案的优先权，且所述临时专利申请案特此以全文引用的方式并入本文中。
技术领域
本申请案涉及振铃振幅测量及减轻。
背景技术
功率晶体管开关由于其快速开关速度、其对并行操作的兼容性及其处理高电压的能力而广泛用于功率电子应用中，例如用于电动机驱动器中。使用高频率开关是有利的，因为其准许较高系统频率及功率密度。然而，高频率开关具有其负效应。举例来说，快速开关(或高频率开关式)场效应晶体管(FET)可在FET的端子中的至少一者(例如，漏极)上经历显著电压过冲及振铃。高频率开关及高振幅电压振铃产生电磁干扰，电磁干扰可影响系统可靠性、增加系统电压应力且减少总体使用寿命。
发明内容
根据一实施例，一种闭环振铃振幅调整电路包含分压器电路，所述分压器电路进一步包括多个串联连接的电容器。在一些实施例中，所述电容器中的一者的输入端子经配置以从开关接收第一电压，且振铃节点包括所述串联连接的电容器中的至少两者之间的连接。所述闭环振铃振幅调整电路进一步包括耦合到所述分压器电路的所述振铃节点及偏置电压节点的负箝位电路。在一些实施例中，所述偏置电压节点经配置以接收偏置电压，且响应于所述振铃节点上的振铃电压小于所述偏置电压，所述负箝位电路经配置以将所述振铃电压箝位在第一阈值电压。所述闭环振铃振幅调整电路进一步包含耦合到所述分压器电路的所述振铃节点且经配置以检测所述振铃电压的峰值振幅的峰值检测器电路。所述闭环振铃振幅调整电路进一步包含开关驱动器，所述开关驱动器耦合到所述峰值检测器电路且在一些实施例中经配置以响应于所述所检测峰值振幅而调整去往所述开关的控制信号。
在另一实施例中，一种振铃振幅调整电路包含分压器电路，所述分压器电路包含多个串联连接的阻抗。在一些实施例中，所述串联连接的阻抗包含所述阻抗中的一者的经配置以从开关接收第一电压的输入端子，且振铃节点包含所述串联连接的阻抗中的至少两者之间的连接。所述振铃振幅调整电路进一步包含耦合到所述分压器电路的所述振铃节点及偏置电压节点的负箝位电路。在一些实施例中，所述负箝位电路经配置以将所述振铃节点的振铃电压箝位在第一阈值电压。所述振铃振幅调整电路还包含耦合到所述分压器电路的所述振铃节点且经配置以检测所述振铃电压的峰值振幅的峰值检测器电路。所述振铃振幅调整电路进一步包含经配置以将所述所检测峰值振幅与参考电压进行比较且产生比较器输出信号的比较器，且在某一实施例中，所述振铃振幅调整电路包含数字控制器，所述数字控制器耦合到所述比较器，且响应于所述比较器输出信号，所述数字控制器经配置以致使去往所述开关的控制信号被调整。
在另一实施例中，一种方法包含由分压器电路从开关接收第一电压。在一实施例中，所述方法还可包含响应于从所述第一电压衍生出的振铃电压小于偏置电压而将所述振铃电压箝位在第一阈值电压。此外，方法可包含检测所述振铃电压的峰值振幅且响应于所述所检测峰值振幅而调整去往所述开关的控制信号。
附图说明
为详细描述各种实例，现在将参考附图，其中：
图1展示根据各种实例的实例性电路系统，其经配置以针对存在于电路系统中的每一开关采用振铃振幅传感器。
图2展示根据各种实例的图1的说明性低侧闭环振铃振幅调整电路系统的详细图式。
图3展示根据各种实例的图2的说明性负箝位电路的详细图式。
图4展示根据各种实例的图2的说明性正箝位电路的详细图式。
图5展示根据各种实例的图2的说明性开关驱动器的详细图式。
图6展示根据各种实例的说明性滞后比较器的详细图式。
图7展示根据各种实例的通过数字控制器调整控制信号的实例性流程图。
图8展示图解说明根据各种实例的可在振铃期间执行以降低峰值AC振幅的操作方面的说明性流程图。
具体实施方式
振铃信号的量值与开关的开关速度有联系，且还与系统中的杂散电感及/或电容的量相联系。举例来说，在功率电子应用中，可采用具有包含高侧开关及低侧开关的半桥拓扑的功率转换器。半桥拓扑系统可具有在高侧开关及低侧开关中的每一者的接通/关断或关断/接通转变期间存储能量的不希望有的寄生元素(例如，电感、电容)。此所存储能量通常称为“di/dt”噪声，且di/dt噪声随后需要被耗散。在一些实施例中，di/dt噪声在开关从接通/关断或关断/接通状态转变时作为振铃而耗散。
本文中所揭示的实施例中的至少一些是针对于经配置以测量振铃电压的峰值AC振幅的振铃振幅传感器电路，且响应于所测量峰值AC振幅，所述振铃振幅传感器经配置以调整驱动开关的控制信号。由于控制信号的量值影响开关速度且进一步由于开关速度影响开关损耗、EMI噪声及振铃，因此调整控制信号可调整开关的开关速度，这又调整(例如，降低)振铃的量值。在一些实施例中，如下文进一步描述，还可通过在开关于接通/关断状态之间转变时更改振铃减轻阶段的开始时间而调整振铃的量值。
图1中所展示的实例性电路系统是转换器30的半桥配置，转换器30可用于驱动连接到线70的高功率负载。在一些实施例中，转换器30调整(例如，降低或增加)在高侧开关85及低侧开关140两者的接通/关断转变期间发生的振铃，如下文进一步描述。实例性实施例针对于驱动负载的转换器，但原理可适用于包含晶体管且驱动任何类型的负载的其它类型的转换器。图1中所揭示的转换器30可进一步包含高侧闭环振铃振幅调整电路80，高侧闭环振铃振幅调整电路80进一步包含驱动高侧开关85的高侧振铃振幅传感器50。类似地，转换器30还可包含低侧闭环振铃振幅调整电路100，低侧闭环振铃振幅调整电路100进一步包含驱动低侧开关140的低侧振铃振幅传感器40。
在图1的实例中，所采用的开关(低侧及高侧)是金属氧化物半导体场效应晶体管(MOSFET)，且控制输入是所述晶体管的栅极。例如，开关85包括漏极87、源极88及栅极86。在其它实施例中，晶体管可为双极晶体管，在所述情形中，控制输入可为基极。在其它实施例中，开关包括碳化硅(SiC)晶体管，且在其它实例中，开关是具有与晶体管或任何其它半导体开关装置的性质类似的性质的装置。
如上文所论述，图1中所展示的实例性转换器采用单独振铃振幅调整电路来调整存在于电路系统中的每一开关的对应控制信号。举例来说，低侧闭环振铃振幅调整电路100采用低侧振铃振幅传感器40，低侧振铃振幅传感器40从低侧开关140接收反馈且基于所接收反馈而断言去往低侧开关140的控制信号。类似地，在图1的实例中，高侧闭环振铃振幅调整电路80采用高侧振铃振幅传感器50来从高侧开关85接收反馈且基于所接收反馈而断言去往开关85的控制信号。
高侧振铃振幅传感器50及低侧振铃振幅传感器40两者分别从高侧开关85及低侧开关140接收漏极及源极电压电平作为反馈。举例来说，为了驱动高功率负载(例如，工业电动机)，高侧开关85连接到总线电压(例如，1000V)且低侧开关连接到接地。在高侧开关85关断且低侧开关140接通时的情形中，低侧开关140的漏极142到源极143电压从1000V的总线电压下降到接地，这导致在低侧开关140处发生振铃，且漏极及源极电压电平作为反馈从低侧开关140发送到低侧振铃振幅传感器40以调整(例如，降低)振铃。
图2进一步展示经配置以减轻在某些电路配置中发生的振铃的闭环振铃振幅调整电路100的实例。如针对图1的实例所描述，当低侧开关140被接通时，可存在从1000V的极高电压到接地的转变，并且此转变并非瞬间的，而是随时间而发生，使得电压与时间曲线的斜率是负的，本文中称为“负dV/dt转变”。图2的实例进一步展示负箝位电路120，其一个端子连接到振铃节点101且另一端子连接到偏置节点102。偏置节点102接收偏置电压(Vbias)105。在负dV/dt转变期间，由于与第一电容器110电容性耦合，振铃节点处的振铃电压沿循在端子108处接收的输入电压，且负箝位电路120限制振铃节点101处的振铃电压下降到低于第一阈值。
在一些实施例中，图2展示分压器电路90，如下文进一步描述，分压器电路90用于在振铃期间对输入电压(在输入端子108处接收)进行分压且捕获所述输入电压的AC信息。在一些实施例中，分压器电路90包含串联连接到第二电容器115的第一电容器110。在其它实施例中，分压器电路90包括多个串联连接的电阻器。振铃节点101是位于电容器110与115之间的节点。分压器电路90在输入端子108处接收输入电压。在此实例中，输入电压包括低侧开关140的漏极电压。
如上文所描述，在负dV/dt转变期间，负箝位电路120将振铃节点101处的振铃电压箝位在第一阈值。振铃节点101处的箝位持续到在端子108处接收的输入电压增加到超出第一阈值电压为止。在此负dv/dt转变期间，di/dt噪声得以累积，所述噪声可作为振铃被耗散且在振铃节点101处被检测为高振荡阻尼信号(振铃)。当负箝位电路120被关断时，分压器电路90经配置以对高振荡阻尼信号(振铃)进行分压。举例来说，分压器可经配置以仅对高振荡阻尼信号进行分压，借此改善低侧振铃振幅传感器40的总体分辨率。
例如，假设0.05的实例性固定电容器分压器比率。在负dV/dt转变期间，振铃节点101处的振铃电压是第一阈值电压。因此，在振铃期间，分压器电路90对振铃期间的峰值AC振幅进行分压，例如从50V分压为2.5V的电压(其为在低侧开关140的漏极端子处发生的实际振铃(50V)的可定大小的分率)。因此，负箝位电路120用于将负dV/dt转变电压箝位在第一阈值电压下，这允许低侧振铃振幅传感器40采用分压器电路90，其不需要将在节点108处接收的输入电压分压为例如5V的极低值，这在振铃期间导致基本上低峰值AC振幅。因此，使用负箝位电路120会改善振幅传感器的总体分辨率。在一些实施例中，第二电容115可配置以产生振铃的所要峰值AC振幅。举例来说，如果用户希望具有20V或50V或者100V的峰值AC振铃振幅，那么用户可相应地改变第二电容而不必修改及/或添加任何额外电路。
图2进一步展示正箝位电路125，其一个端子连接到振铃节点101且另一端子连接到接地。当低侧开关140被关断时，发生从极低电压(例如，0V)到高电压(1000V)的电压转变且此转变随时间而发生，使得电压与时间曲线的斜率是正的(正dV/dt转变)。针对此情形，如下文进一步描述，正箝位电路125可经启用以将在振铃节点101处接收的振铃电压箝位在第二阈值电压。
图2进一步包含耦合到振铃节点101的峰值检测器130。当存储于寄生电感中的能量耗散时，发生振铃，这导致低侧开关140的漏极处的振铃电压及因此振铃节点101处的振铃电压产生阻尼高振荡信号。如下文进一步描述，峰值检测器130在此阻尼高振荡周期期间输出DC电压，从而捕获峰值AC振幅。峰值检测器130通过连接布线131进一步耦合到开关驱动器135，且开关驱动器135经配置以调整经断言去往低侧开关140的栅极141的控制信号。调整控制信号会致使低侧开关140的开关速度被调整以借此进一步调整(例如，降低)由峰值检测器130检测的峰值AC振幅。在一些实施例中，调整低侧开关140的栅极驱动强度的时序会调整由峰值检测器130检测的峰值AC振幅。
图3展示负箝位电路120的详细实例。如上文所描述，负箝位电路120限制振铃节点101处的电压下降到低于第一阈值电压。图2的说明性负箝位电路120包含开关M1及M2。开关M1可为具有阈值电压(VTH)M1的n型MOSFET。开关M2包含第一p型MOSFET 215及第二p型MOSFET 220，其中MOSFET 215的漏极端子217耦合到MOSFET 220的源极端子221。MOSFET215的栅极端子218可连接到开关M1的漏极端子201。开关M1的栅极端子203与MOSFET 220的栅极端子223耦合在一起且耦合到偏置节点102。开关M1的源极端子202在振铃节点101处连接到MOSFET 220的漏极端子222。开关M1的漏极端子201通过电阻器204连接到外部DC电压225以在箝位期间获得额外电流。类似地，MOSFET 215的源极端子216也连接到外部DC电压225以获得额外电流。
在负dV/dt转变期间，由于与第一电容器110电容性耦合，振铃节点101处的振铃电压的量值也开始下降。然而，当振铃节点101处的振铃电压下降到低于阈值电压(VTH)M1时，开关M1接通，且在外部DC电压225与振铃节点101之间形成第一电流路径，以便将振铃节点101处的振铃电压电平维持在第一阈值Vbias–(VTH)M1。外部DC电压225与振铃节点101之间的电流导致跨越电阻器204的电位降，这又导致开关M2也接通且形成额外电流路径以帮助对振铃节点101处的电压进行箝位。振铃节点101处的箝位将持续到在端子108(图2)处接收的输入电压增加超出第一阈值电压为止。
在端子108处接收的输入电压停止下降且开始增加。由于电容性耦合，在端子108处接收的输入电压的增加会使振铃节点101上的电压增加。当振铃节点101处的振铃电压变得高于偏置电压Vbias时，开关M1自动关断，因为栅极端子203与源极端子202之间的电压变得低于阈值。在一实施例中，这会关断负箝位电路120，同时峰值检测器130捕获到存在于振铃节点101处的振铃电压的峰值AC振幅。
图4展示实例性正箝位电路125的详细图式。如针对图2中的实例性系统所描述，正箝位电路125可将在振铃节点101处接收的振铃电压箝位在第二阈值电压。在一实施例中，正箝位电路125可进一步包含具有阈值电压(VTH)M3的开关M3，例如p型MOSFET。正箝位电路125可进一步包含额外开关M4。开关M4由第一n型MOSFET 315及第二n型MOSFET 320组成，其中MOSFET 315的源极端子317耦合到MOSFET 320的漏极端子321。
在一实施例中，开关M3的源极端子301连接到振铃节点101及开关315的漏极端子316。开关M3的栅极端子303连接到DC电压源325的正端子，且DC电压源325的负端子进一步连接到开关320的源极端子。开关M3的漏极端子302连接到开关320的栅极端子323且进一步通过电阻器304连接到源极端子322。DC电压源325的负端子、耦合到漏极端子302的电阻器304及源极端子322进一步耦合到接地。开关315的源极端子317连接到开关320的漏极端子，且开关315的栅极端子318连接到开关M3的栅极端子303。
在正dV/dt转变期间(即，当栅极端子303与源极端子301之间的电压变得高于阈值电压(VTH)M3时)，正箝位电路125接通。这导致形成从振铃节点101到接地的第一电流汇集路径，从而将振铃节点101处的电压维持在第二阈值。第一电流汇集路径进一步导致电阻器304处的电位降，这可接通开关M4，从而进一步形成从振铃节点101到接地的第二电流汇集路径。
图5展示图2的说明性开关驱动器135的详细图式。在此实施例中，开关驱动器135包括放大器205、耦合到放大器205的滞后比较器210及耦合到滞后比较器210的数字控制器220。开关驱动器135进一步包括驱动高侧分段开关235的上拉电平移位器驱动器225及驱动低侧分段开关240的下拉电平移位器驱动器230。上拉电平移位器驱动器225及下拉电平移位器驱动器230耦合到数字控制器220。
放大器205接收由峰值检测器130捕获的振铃电压的峰值AC振幅。在一实施例中，放大器205可为可参考一参考电压放大振铃电压的峰值振幅的差分输入差分输出取样与保持放大器。举例来说，放大器205经由连接131、132接收两个输入且通过两个连接206、207提供输出。连接131接收由峰值检测器130捕获的振铃电压的峰值振幅，且连接132接收参考电压，例如在偏置节点102处接收的偏置电压。分别在连接206及连接207处产生与由峰值检测器130检测的峰值AC振幅成比例的第一输出电压及第二输出电压。
在一些实施例中，来自放大器205的连接206、207的输出信号被提供到滞后比较器210。滞后比较器210经配置以产生用以指示所捕获峰值振铃振幅是高还是低(例如，正还是负)的两个输出位，本文中称为HB及LB。响应于输出位HB及LB，数字控制器220确定待对控制信号做出的调整。此外，数字控制器220通过激活特定数目个高侧分段开关235及低侧分段开关240而调整控制信号。举例来说，在滞后控制器210的输出指示所捕获振铃为高时的情形中，数字控制器220调整(例如，降低)由低侧开关140接收的控制信号的量。在此实例中，可通过降低经接通以将低侧开关140的栅极端子141充电的高侧分段开关235的数目而调整控制信号的量。被接通的高侧分段开关235的数目越高，去往栅极端子141的控制信号的电流越高且低侧开关140接通的速度越快。相反地，降低被接通的高侧分段开关235的数目会导致低侧开关140接通的速度较缓慢。
如上文在图1中所论述，当低侧开关140被接通时，可存在从1000V的极高电压到接地的转变，并且此转变并非瞬间的，而是随时间而发生。在一些实施例中，低侧开关140的接通时间可划分成三个阶段--负dV/dt转变时间T1作为阶段1，振铃减轻时间T2作为阶段2及完全接通时间T3作为阶段3。举例来说，时间T1可定位为低侧开关140在负dV/dt转变期间所花费的时间。时间T2可为高振荡信号(振铃)被阻尼期间的时间，且时间T3可为低侧开关140被驱动为完全接通时的时间。
在一些实施例中，数字控制器220可进一步通过激活特定数目个高侧分段开关235而调整控制信号，以便调整阶段2的时间T2的开始，从而产生经调整(例如，经降低)峰值AC振铃振幅。举例来说，假设低侧开关140从时间0以来花费20ns来完成负dV/dt阶段(转变时间T1)，而振铃减轻阶段持续30ns，由于系统寄生性导致50V的峰值AC振铃振幅。为了降低振铃的振幅，数字控制器220可经配置以甚至在负dV/dt阶段完成之前开始阶段2，借此有效地降低时间T1，同时使T2保持恒定。这因此导致较小峰值AC振铃振幅。
图6展示根据各种实施例的滞后比较器210的详细图式。在一些实施例中，滞后比较器210包含参考产生器530、产生“HB”位的高侧比较器500及产生“LB”位的低侧比较器510。高侧比较器500通过将输入电压与参考值进行比较而产生HB。举例来说，高侧比较器500可将通过端子206接收的第一放大器输出减去正参考电压以形成第一输入，且将通过端子207接收的第二放大器输出减去负高侧参考值以形成第二输入。高侧比较器进一步将第一输入与第二输入的相加值与当前参考值(例如，0)进行比较。如果相加值为正(即，高于0)，那么HB将为1以指“过高”峰值AC振幅。
类似地，低侧比较器510通过将输入电压与参考值进行比较而产生LB。举例来说，低侧比较器510将通过端子206接收的第一放大器输出减去正参考电压且将通过端子207接收的第二放大器输出减去负低侧参考值以产生第一输入及第二输入。此外，低侧比较器进一步将第一输入与第二输入相加且将相加值与当前参考值(例如，0)进行比较。如果相加值为负(即，低于0)，那么LB将为1以指“过低”峰值AC振幅。
图7是通过数字控制器220响应于由滞后比较器210产生的HB及LB而调整控制信号的实例性流程图。流程图通过核实HB及LB两者是否均为低(即，0)而以框610开始。举例来说，数字控制器220接收HB及LB。如果所接收位为低，那么流程图进行到框620且使控制信号维持驱动低侧开关140。然而，如果HB或LB中的任一者为高(即，1)，那么控制流动到630且由数字控制器220做出关于是否HB为高且LB为低的确定。如果情形如所述，那么在640处，数字控制器220降低控制信号(例如，通过降低经激活高侧分段开关235的数目)。否则，HB为低且LB为高，且数字控制器在650处通过增加控制信号(例如，通过增加经激活高侧分段开关235的数目)而做出响应。
图8展示图解说明可在振铃期间执行以降低峰值AC振幅的操作方面的流程图。尽管为了方便起见而顺序地进行描述，但所展示动作中的至少一些可以不同次序执行及/或并行执行。另外，一些实施例可仅执行所展示动作中的一些。在一些实施例中，方法700的操作中的至少一些可由图2中所描述的闭环振铃振幅传感器系统执行，且因此现在参考图2描述方法700中所描述的操作。
方法700在框710中以从开关接收第一电压开始。举例来说，分压器电路90从低侧开关140接收输入电压(低侧开关140的漏极到源极电压)。方法700在框720中以将振铃电压箝位在第一阈值下而继续。由于电容性耦合，振铃电压沿循在输入端子108处接收的输入电压，且在振铃电压下降到低于第一阈值时的情形中，负箝位电路120将振铃电压箝位在第一阈值。
方法700在框730处以检测振铃电压的峰值AC振幅而继续。举例来说，如上文所描述，当存储于寄生电感中的能量耗散时，发生振铃，借此致使振铃节点101处的振铃电压产生阻尼高振荡信号，且这些振荡可具有峰值AC振幅，且框730检测峰值AC振幅。方法700进一步在框740处以调整去往低侧开关140的控制信号而继续。举例来说，取决于在框730中检测的峰值AC振幅，开关驱动器135调整经断言去往低侧开关140的控制信号。调整控制信号会调整低侧开关140的开关速度，且因此，可进一步调整由峰值检测器130检测的峰值AC振幅。
遍及以上描述及权利要求书使用特定术语来指特定系统组件。不同公司可将组件称为不同名称。本文档并不打算区别在名称上不同但在功能上相同的组件。在以上论述中及权利要求书中，术语“包含”及“包括”是以开端方式使用且因此应解释为意指“包含但不限于…”。而且，术语“耦合(couple或couples)”打算意指间接或直接有线或无线连接。因此，如果第一装置耦合到第二装置，那么所述连接可通过直接连接或通过经由其它装置及连接的间接连接。以上论述意在说明本发明的原理及各种实施例。一旦完全了解以上揭示内容，所属领域的技术人员便将明了众多变化及修改。打算将所附权利要求书解释为囊括所有此类变化及修改。

Claims (20)

1.一种闭环振铃振幅调整电路，其包括：
分压器电路，其包括多个串联连接的电容器，且包含所述电容器中的一者的经配置以从开关接收第一电压的输入端子及包括所述串联连接的电容器中的至少两者之间的连接的振铃节点；
负箝位电路，其耦合到所述分压器电路的所述振铃节点及偏置电压节点，其中所述偏置电压节点经配置以接收偏置电压，其中响应于所述振铃节点上的振铃电压小于所述偏置电压，所述负箝位电路经配置以将所述振铃电压箝位在第一阈值电压；
峰值检测器电路，其耦合到所述分压器电路的所述振铃节点且经配置以检测所述振铃电压的峰值振幅；及
开关驱动器，其耦合到所述峰值检测器电路且经配置以响应于所述所检测峰值振幅而调整去往所述开关的控制信号。
2.根据权利要求1所述的振铃振幅调整电路，其进一步包括正箝位电路，所述正箝位电路耦合到所述分压器电路的所述振铃节点且经配置以响应于所述振铃电压大于第二阈值电压而将所述振铃电压箝位在所述第二阈值电压。
3.根据权利要求2所述的振铃振幅调整电路，其中所述正箝位电路包括：
第一开关，其可配置以响应于所述振铃电压大于所述第二阈值电压而在所述振铃节点与接地之间形成第一汇集电流的第一电流汇集路径；及
第二开关，其可配置以响应于所述第一汇集电流而在所述振铃节点与所述接地之间形成第二汇集电流的第二电流路径。
4.根据权利要求1所述的振铃振幅调整电路，其中所述开关驱动器包含：
放大器，其耦合到所述峰值检测器，其中响应于所述振铃电压的所述所检测峰值振幅，所述放大器经配置以输出第一放大器输出信号及第二放大器输出信号；
比较器，其耦合到所述放大器且经配置以将所述第一放大器输出信号及所述第二放大器输出信号与参考电压进行比较并产生比较器输出信号；及
数字控制器，其耦合到所述比较器，且其中响应于所述比较器输出信号，所述数字控制器经配置以调整在高侧开关及低侧开关中流动的电流，其中所述高侧开关及所述低侧开关的输出端子耦合到所述开关。
5.根据权利要求4所述的振铃振幅调整电路，其中所述比较器包含：
高侧比较器，其经配置以将所述第一放大器输出与正参考值进行比较且将所述第二放大器输出与负高侧参考值进行比较以产生第一比较器输出信号；及
低侧比较器，其经配置以将所述第一放大器输出与所述正参考值进行比较且将所述第二放大器输出与负低侧参考值进行比较以产生第二比较器输出信号，其中所述比较器输出信号包括所述第一比较器输出信号及所述第二比较器输出信号。
6.根据权利要求1所述的振铃振幅调整电路，其中所述负箝位电路包括：
第一开关，其可配置以响应于所述振铃电压小于所述偏置电压而在第一电压源与所述振铃节点之间形成第一箝位电流的第一电流路径；及
第二开关，其可配置以响应于所述第一箝位电流而在所述第一电压源与所述振铃节点之间形成第二箝位电流的第二电流路径。
7.根据权利要求1所述的振铃振幅调整电路，其中所述开关驱动器进一步经配置以调整所述开关从第一状态转变到第二状态所花费的总时间的时间值。
8.根据权利要求1所述的振铃振幅调整电路，其中所述串联连接的电容器中的至少一者是可配置的。
9.一种振铃振幅调整电路，其包括：
分压器电路，其包含多个串联连接的阻抗，且包含所述阻抗中的一者的经配置以从开关接收第一电压的输入端子及包括所述串联连接的阻抗中的至少两者之间的连接的振铃节点；
负箝位电路，其耦合到所述分压器电路的所述振铃节点及偏置电压节点，所述负箝位电路经配置以将所述振铃节点的振铃电压箝位在第一阈值电压；
峰值检测器电路，其耦合到所述分压器电路的所述振铃节点且经配置以检测所述振铃电压的峰值振幅；
比较器，其经配置以将所述所检测峰值振幅与参考电压进行比较且产生比较器输出信号；及
数字控制器，其耦合到所述比较器，且响应于所述比较器输出信号，所述数字控制器经配置以致使去往所述开关的控制信号被调整。
10.根据权利要求9所述的振铃振幅调整电路，其进一步包括正箝位电路，所述正箝位电路耦合到所述分压器电路的所述振铃节点且经配置以将所述振铃电压箝位在第二阈值电压。
11.根据权利要求9所述的振铃振幅调整电路，其进一步包括：
放大器，其耦合到所述峰值检测器，其中响应于所述振铃电压的所述所检测峰值振幅，所述放大器经配置以输出第一放大器输出及第二放大器输出；及
比较器，其经配置以：
将所述第一放大器输出与正参考值进行比较且将所述第二放大器输出与负高侧参考值进行比较；及
将所述第一放大器输出与所述正参考值进行比较且将所述第二放大器输出与负低侧参考值进行比较。
12.根据权利要求9所述的振铃振幅调整电路，其中所述负箝位电路包括开关，所述开关可配置以响应于所述振铃电压小于偏置电压而在第一电压源与所述振铃节点之间形成第一箝位电流的电流路径。
13.根据权利要求12所述的振铃振幅调整电路，其中所述第一阈值电压基于所述偏置电压及所述第一开关的阈值电压。
14.根据权利要求9所述的振铃振幅调整电路，其中所述正箝位电路包括：
第一开关，其可配置以响应于所述振铃电压大于所述第二阈值电压而在所述振铃节点与接地之间形成第一汇集电流的第一电流汇集路径；及
第二开关，其可配置以响应于所述第一汇集电流而在所述振铃节点与所述接地之间形成第二汇集电流的第二电流路径。
15.根据权利要求9所述的振铃振幅调整电路，其中所述串联连接的阻抗中的至少一者可配置以获得所要峰值振幅。
16.一种方法，其包括：
由分压器电路从开关接收第一电压；
响应于从所述第一电压衍生出的振铃电压小于偏置电压而将所述振铃电压箝位在第一阈值电压；
检测所述振铃电压的峰值振幅；及
响应于所述所检测峰值振幅而调整去往所述开关的控制信号。
17.根据权利要求16所述的方法，其进一步包括将所述振铃电压箝位在第二阈值电压。
18.根据权利要求16所述的方法，其进一步包括：
放大所检测峰值电压以产生第一放大器输出及第二放大器输出；及
将所述第一放大器输出及所述第二放大器输出与参考电压进行比较且产生比较器输出信号。
19.根据权利要求16所述的方法，其进一步包括：
响应于所述振铃电压小于偏置电压而在第一电压源与振铃节点之间形成第一箝位电流的第一电流路径；及
响应于所述第一箝位电流，形成第二箝位电流的第二电流路径。
20.根据权利要求16所述的方法，其进一步包括：
在振铃节点与接地之间形成第一汇集电流的第一电流汇集路径；及
响应于所述第一汇集电流，在所述振铃节点与所述接地之间形成第二汇集电流的第二电流汇集路径。
CN201810094296.6A 2017-02-01 2018-01-30 振铃振幅调整电路及方法 Active CN108377095B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762453181P 2017-02-01 2017-02-01
US62/453,181 2017-02-01
US15/636,365 2017-06-28
US15/636,365 US10181847B2 (en) 2017-02-01 2017-06-28 Ring amplitude measurement and mitigation

Publications (2)

Publication Number Publication Date
CN108377095A true CN108377095A (zh) 2018-08-07
CN108377095B CN108377095B (zh) 2021-08-31

Family

ID=62980335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810094296.6A Active CN108377095B (zh) 2017-02-01 2018-01-30 振铃振幅调整电路及方法

Country Status (2)

Country Link
US (2) US10181847B2 (zh)
CN (1) CN108377095B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109842279A (zh) * 2019-02-22 2019-06-04 湖南大学 一种SiC MOSFET开环主动驱动电路
US11804834B2 (en) 2021-08-03 2023-10-31 Potens Semiconductor Corp. Electromagnetic interference regulator by use of capacitive parameters of field-effect transistor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050025B2 (en) * 2016-02-09 2018-08-14 Texas Instruments Incorporated Power converter monolithically integrating transistors, carrier, and components
US10181847B2 (en) * 2017-02-01 2019-01-15 Texas Instruments Incorporated Ring amplitude measurement and mitigation
TWI707528B (zh) * 2019-06-17 2020-10-11 瑞昱半導體股份有限公司 開關控制電路
JP2021069183A (ja) * 2019-10-23 2021-04-30 株式会社東芝 リンギング検出回路及び電力変換器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070103005A1 (en) * 2005-11-08 2007-05-10 Toshio Nagasawa Switching power supply device, semiconductor integrated circuit device and power supply device
CN101944851A (zh) * 2009-05-07 2011-01-12 弗莱克斯电子有限责任公司 功率变换器的能量恢复缓冲电路
CN104052270A (zh) * 2013-03-15 2014-09-17 凌力尔特有限公司 一种控制直流-直流转换器的方法和系统
CN104811040A (zh) * 2010-04-29 2015-07-29 电力集成公司 功率转换器、用于其中的控制器及控制功率转换器的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857931A (en) 1987-07-20 1989-08-15 Zdzislaw Gulczynski Dual flash analog-to-digital converter
DE19829837A1 (de) 1998-07-03 2000-01-05 Siemens Ag Steuervorrichtung zum Schalten eines elektrischen Verbrauchers
JP4823470B2 (ja) 2000-07-13 2011-11-24 シーティー−コンセプト・ホールディング・アクチェンゲゼルシャフト 電力半導体スイッチの過渡状態を状態に応じて制御する方法と装置
US6429638B1 (en) 2000-08-31 2002-08-06 Nortel Networks Limited N-diode peak detector
US20080106297A1 (en) 2006-11-03 2008-05-08 Mediatek Inc. Slew rate controlled circuits
GB2449063A (en) 2007-04-27 2008-11-12 Cambridge Semiconductor Ltd A saturation control loop for a BJT or IGBT in a switching power supply
US8193797B2 (en) 2008-04-16 2012-06-05 Nxp B.V. Self-oscillating switched mode converter with valley detection
US7928774B2 (en) 2008-09-29 2011-04-19 Infineon Technologies Ag Adaptive drive signal adjustment for bridge EMI control
EP2693640B1 (en) 2011-03-31 2017-09-13 Renesas Electronics Corporation Serial communication device
US8823357B2 (en) * 2011-08-24 2014-09-02 Spectralux Corporation Radio frequency power amplifier protection system
US9172365B2 (en) 2013-08-31 2015-10-27 Freescale Semiconductor, Inc. Method and circuit for controlling turnoff of a semiconductor switching element
TWI595735B (zh) 2015-03-24 2017-08-11 立錡科技股份有限公司 可降低電流漣波之電流調節電路及降低電流漣波的方法
US9614517B2 (en) 2015-07-10 2017-04-04 Texas Instruments Incorporated Adaptive slew rate control for switching power devices
US9759750B2 (en) 2015-08-03 2017-09-12 Alex C. H. MeVay Low loss current sensor and power converter using the same
DE102016111036B4 (de) * 2016-06-16 2017-12-28 Infineon Technologies Ag Schaltkreis und Verfahren zum Betreiben des Schaltkreises
US10594315B2 (en) * 2017-02-01 2020-03-17 Texas Instruments Incorporated Switching rate monitoring and control
US10181847B2 (en) * 2017-02-01 2019-01-15 Texas Instruments Incorporated Ring amplitude measurement and mitigation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070103005A1 (en) * 2005-11-08 2007-05-10 Toshio Nagasawa Switching power supply device, semiconductor integrated circuit device and power supply device
CN101944851A (zh) * 2009-05-07 2011-01-12 弗莱克斯电子有限责任公司 功率变换器的能量恢复缓冲电路
CN104811040A (zh) * 2010-04-29 2015-07-29 电力集成公司 功率转换器、用于其中的控制器及控制功率转换器的方法
CN104052270A (zh) * 2013-03-15 2014-09-17 凌力尔特有限公司 一种控制直流-直流转换器的方法和系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109842279A (zh) * 2019-02-22 2019-06-04 湖南大学 一种SiC MOSFET开环主动驱动电路
CN109842279B (zh) * 2019-02-22 2021-07-02 湖南大学 一种SiC MOSFET开环主动驱动电路
US11804834B2 (en) 2021-08-03 2023-10-31 Potens Semiconductor Corp. Electromagnetic interference regulator by use of capacitive parameters of field-effect transistor

Also Published As

Publication number Publication date
CN108377095B (zh) 2021-08-31
US10181847B2 (en) 2019-01-15
US20180219547A1 (en) 2018-08-02
US10651841B2 (en) 2020-05-12
US20190149150A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
CN108377095A (zh) 振铃振幅测量及减轻
JP6787348B2 (ja) 半導体素子の過電流保護装置
US9614517B2 (en) Adaptive slew rate control for switching power devices
US8537515B2 (en) Driving circuit and semiconductor device with the driving circuit
CN110741542B (zh) 半导体元件的驱动电路
JP4874665B2 (ja) ゲート駆動回路
CN105009452B (zh) 负载驱动控制装置
JP5157959B2 (ja) Ｄ級増幅器
US10594315B2 (en) Switching rate monitoring and control
JP5056955B2 (ja) 電圧駆動型素子を駆動する駆動装置
JP2009207242A (ja) 電源装置
JP2012050300A (ja) スイッチング素子補償回路
WO1998016003A1 (fr) Bloc d'alimentation et transformateur de tension
US10205449B2 (en) Switching circuit
US20090212840A1 (en) Dc current reduction circuit
Tang et al. Adaptive level-shift gate driver with indirect gate oxide health monitoring for suppressing crosstalk of SiC MOSFETs
US20220094309A1 (en) Signal detection circuit
WO2020255640A1 (ja) 電力変換装置
JP2004119842A (ja) 電力用半導体素子の駆動回路
CN102570805A (zh) 降压转换器
CN115102372B (zh) 一种用于串联均压的有源驱动系统
US11946956B2 (en) Signal detection circuit
JP2020048361A (ja) 電力変換装置
WO2022255009A1 (ja) ゲート駆動装置
CN101771401A (zh) 振荡器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant