CN108364947A - 一种半导体电压浪涌保护器件 - Google Patents
一种半导体电压浪涌保护器件 Download PDFInfo
- Publication number
- CN108364947A CN108364947A CN201810111097.1A CN201810111097A CN108364947A CN 108364947 A CN108364947 A CN 108364947A CN 201810111097 A CN201810111097 A CN 201810111097A CN 108364947 A CN108364947 A CN 108364947A
- Authority
- CN
- China
- Prior art keywords
- surge
- commutation diode
- protection unit
- reverse
- voltage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001012 protector Effects 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 230000002441 reversible effect Effects 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 30
- 238000005516 engineering process Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000003750 conditioning effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种半导体电压浪涌保护器件，包括：至少一组在结构上呈正、反向对称的正向保护单元和反向保护单元，其中所述正向保护单元由二极管101、103和主浪涌保护单元105组成，用于对正向浪涌进行保护；反向保护单元由二极管104、102和主浪涌保护单元105组成，用于对反向浪涌进行保护。换向二极管和主浪涌保护单元采用多组重复单元结构，并且横向形成。二极管P型扩区内形成P++扩散区。主浪涌保护单元多层结构的Pwell和Nwell都有短路结构，采用了“snap‑back”技术。本发明器件采用“深槽”隔离技术，器件表面金属采用“叉指”结构，其正、反向过压防护能力均衡、泄流速度快、体积小。
Description
技术领域
本发明涉及过压保护器件技术领域，具体地是涉及一种半导体电压浪涌保护器件，具体应用领域包括手机、平板电脑、USB3.0接口等。
背景技术
当今世界，信息传递量的增加、信息传输速度的加快，一些敏感的电子设备和整机系统对外部电压的波动要求越来越严苛。但是经常会有意外的电压瞬变和浪涌电流使整机系统的性能下降，出现误动作甚至损坏，所以抗浪涌保护器件的性能优劣变得尤为重要。
因此，本发明的发明人亟需构思一种新技术以改善其问题。
发明内容
本发明旨在提供一种正、反向浪涌保护能力均衡，泄流速度快，体积小的半导体电压浪涌保护器件。
为解决上述技术问题，本发明的技术方案是：
一种半导体电压浪涌保护器件，包括：至少一组在结构上呈正、反向对称的正向保护单元和反向保护单元，其中所述正向保护单元用于对正向浪涌进行保护，所述反向保护单元用于对反向浪涌进行保护。
优选地，每一组中所述正向保护单元和所述反向保护单元共用一主浪涌保护单元105，所述正向保护单元还包括换向二极管101、换向二极管103，所述反向保护单元还包括换向二极管104、换向二极管102；其中所述换向二极管101、所述换向二极管102、所述换向二极管103、所述换向二极管104和所述主浪涌保护单元105做在同一衬底的外延层上，并通过深槽分隔成独立单元。
优选地，所述换向二极管101、所述换向二极管102、所述换向二极管103、所述换向二极管104和所述主浪涌保护单元105采用多组重复单元结构，并且横向形成。
优选地，所述主浪涌保护单元105是由多组PNPN多层结构重复组合而成，并采用“snap-back”技术。
优选地，所述换向二极管101、所述换向二极管102、所述换向二极管103、所述换向二极管104是由多组横向形成的P型扩区和N型扩区重复组合而成。
优选地，在所述P型扩区内形成P++扩散区。
优选地，所述主浪涌保护单元105的PNPN多层结构包括横向形成的Pwell区和Nwell区。
优选地，所述Pwell区和所述Nwell区都采用了短路结构。
优选地，还包括若干用于互联的表面金属，表面金属采用“叉指”结构。
优选地，还包括一采用倒装封装技术的封装外壳。
采用上述技术方案，本发明至少包括如下有益效果：
1.本发明所述的半导体电压浪涌保护器件，将4个浪涌等级的换向二极管和带有“snap-back”技术的主浪涌保护单元做在同一外延层上，并通过深槽将它们独立开。提高了芯片的集成度，降低了芯片成本和封装难度，增大了单位面积的电流泄放能力。
2.本发明所述的半导体电压浪涌保护器件，换向二极管和主浪涌保护单元都采用多组重复结构组成，可以根据不同的浪涌保护需求，设置不同的组数，保证了设计的灵活性，避免性能过剩，而造成成本增加。
3.本发明所述的半导体电压浪涌保护器件，换向二极管和主浪涌保护单元都采用横向结构，有利于各扩散区大小、浓度、位置等参数的控制，便于后续工艺方案调整。另一方面，此款芯片采用倒装的封装形式，PAD点需要分布在芯片表面，所以横向结构更有利于芯片表面金属的布置，降低芯片工艺开发难度。
4.本发明所述的半导体电压浪涌保护器件，在二极管P型扩区内形成P++扩散区，由于没有明显降低PN结两侧的浓度梯度，保证了PN结的击穿电压和电容值不会剧烈增加，同时P扩散区总的载流子浓度提高，会使得电流泄放能力提高，解决了泄放电流能力与结击穿电压、电容的矛盾。
5.本发明所述的半导体电压浪涌保护器件，主浪涌保护单元采用多层结构构成，电路在正常电压运行状态时，此保护单元呈现高阻态；当电路受到浪涌、静电放电电压冲击时，将超过电路正常工作电压，此保护单元内发生雪崩击穿，由于“snap-back”技术的应用，使得保护器件芯片被钳位到低电压等级，并对电路中的大电流进行泄放，以保护电路免受大电流的冲击，当浪涌、静电放电电流退去，此保护单元重新恢复到高阻态。
6.本发明所述的半导体电压浪涌保护器件，主浪涌保护单元多层结构的Pwell和Nwell都采用了短路结构，，在小电流状态下，PNPN多层结构不易发生转折，而当大电流状态下，不会影响器件的正常导通，避免了芯片不动作而给后续电路造成影响，提高系统运行的稳定性。
7.本发明所述的半导体电压浪涌保护器件，表面金属采用“叉指”结构，由于此款芯片是正、反向对称的芯片，并且内部包含有4个换向二极管和1个主浪涌保护单元，芯片的电气连接是这款芯片开发的难点。“叉指”结构可以解决金属布线交叉的问题，简化了金属互连的复杂性，避免了使用工艺复杂的二层金属工艺。
附图说明
图1示出本发明浪涌保护器件电路原理示意图；
图2示出现有浪涌保护器件正、反向过压泄流I-V曲线；
图3示出本发明浪涌保护器件换向二极管剖面结构示意图；
图4示出本发明浪涌保护器件主浪涌保护单元剖面结构示意图；
图5示出本发明浪涌保护器件形成的深槽结构示意图；
图6示出本发明浪涌保护器件表面金属俯视图；
图7a示出本发明正向浪涌电流流通路径图；
图7b示出本发明反向浪涌电流流通路径图；
图8示出现有浪涌保护器件芯片的俯视图；
图9为图8所示的芯片沿着A1-A1线的纵向剖面结构示意图；
图10为表面PAD点俯视图；
101(102、103、104)：换向二极管；
105：多层结构的主浪涌保护单元；
IO1(IO2):输入输出端口；
IO3:接地端口；
901：P型衬底基片；
902：N型外延层；
903：多层结构的主浪涌保护单元的Pwell区；
904：换向二极管101、102、103、104的阳极扩散区；
905：换向二极管阳极扩散区内的P++结构；
906：多层结构的主浪涌保护单元的Nwell区；
907：换向二极管101、102、103、104的阴极扩散区；
908：多层结构的主浪涌保护单元的发射区；
909：多层结构的主浪涌保护单元的Pwell区短路点；
910：多层结构的主浪涌保护单元另一发射区；
911：多层结构的主浪涌保护单元的Nwell区短路点；
912(913、914、915、916、917、919、920)：互连金属；
918：隔离槽。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1至图10所示，为符合本发明的一种半导体电压浪涌保护器件，包括：至少一组在结构上呈正、反向对称的正向保护单元和反向保护单元，其中所述正向保护单元用于对正向浪涌进行保护，所述反向保护单元用于对反向浪涌进行保护。
优选地，每一组中所述正向保护单元和所述反向保护单元共用一主浪涌保护单元105，所述正向保护单元还包括换向二极管101、换向二极管103，所述反向保护单元还包括换向二极管104、换向二极管102；其中所述换向二极管101、所述换向二极管102、所述换向二极管103、所述换向二极管104和所述主浪涌保护单元105做在同一衬底的外延层上，并通过深槽分隔成独立单元。
优选地，所述换向二极管101、所述换向二极管102、所述换向二极管103、所述换向二极管104和所述主浪涌保护单元105采用多组重复单元结构，并且横向形成。
优选地，所述主浪涌保护单元105是由多组PNPN多层结构重复组合而成，并采用“snap-back”技术。
优选地，所述换向二极管101、所述换向二极管102、所述换向二极管103、所述换向二极管104是由多组横向形成的P型扩区和N型扩区重复组合而成。
优选地，在所述P型扩区内形成P++扩散区。
优选地，所述主浪涌保护单元105的PNPN多层结构包括横向形成的Pwell区和Nwell区。
优选地，所述Pwell区和所述Nwell区都采用了短路结构。
优选地，还包括若干用于互联的表面金属，表面金属采用“叉指”结构。
优选地，还包括一采用倒装封装技术的封装外壳。
具体地：在P型衬底基片上，做N型外延层，将4个浪涌等级的换向二极管和带有“snap-back”技术的主浪涌保护单元做在同一外延层上，并通过深槽将它们独立开。如图1所示，换向二极管101、换向二极管103和主浪涌保护单元105共同对正向浪涌进行保护；换向二极管104、换向二极管102和主浪涌保护单元105共同对反向浪涌进行保护。由于芯片结构的对称性，形成了一个具有正、反向浪涌保护能力对称的浪涌保护器件，如图2所示。
本发明器件采用的浪涌等级的换向二极管是由多组P型和N型扩区组合而成，如图3所示，可以通过设置不同组数的PN扩区，适应不同浪涌等级电流防护的需要。
如图3所示，在P型扩区内形成P++扩散区，解决了泄放电流能力与结击穿电压、电容的矛盾。
如图3所示,横向形成P、N二极管，一方面可以更好地控制P型扩散区和N型扩散区的大小、浓度等参数；另一方面适应金属需要布置在表面的要求，利于后续封装。
本发明器件采用的主浪涌保护单元是由多组PNPN多层结构组成的，如图4所示，可以通过设置不同组数的PNPN多层结构，适应不同浪涌等级电流防护的需要。
如图4所示，横向形成主浪涌保护单元的的PNPN多层结构，一方面可以更好地控制P型扩散区和N型扩散区的大小、浓度等参数；另一方面适应金属需要布置在表面的要求，利于后续封装。
如图4所示，PNPN多层结构运用了“snap-back”技术，当浪涌通过时，可以把线路电压箝位在一个低电压等级，保证后续电路的正常工作状态。
如图4所示，PNPN多层结构的Pwell和Nwell都采用了短路结构，在小电流状态下，PNPN多层结构不易发生转折，而当大电流状态下，不会影响器件的正常导通，避免了芯片不动作而给后续电路造成影响，提高系统运行的稳定性。
如图5所示，采用“深槽”隔离技术，将做在外延层上的换向二极管和主浪涌保护单元分隔成独立单元，保证电气连接的正确性。
如图6所示，表面金属采用“叉指”结构，由于此款芯片是正、反向对称的芯片，并且内部包含有4个换向二极管和1个主浪涌保护单元，芯片的电气连接是这款芯片开发的难点。“叉指”结构可以解决金属布线交叉的问题，简化了金属互连的复杂性，避免了使用工艺复杂的二层金属工艺。
优选地，将4个浪涌等级的换向二极管和带有“snap-back”技术的主浪涌保护单元做在同一外延层上，并通过深槽将它们独立开。深槽隔离技术的应用是可以将多个独立器件整合到同一衬底外延片上的技术保证，提高了芯片的集成度，降低了芯片成本和封装难度，增大了单位面积的电流泄放能力。
优选地，换向二极管和主浪涌保护单元都采用多组重复结构组成，可以根据不同的浪涌保护需求，设置不同的组数，保证了设计的灵活性，避免性能过剩，而造成成本增加。主浪涌保护单元采用多层结构构成，电路在正常电压运行状态时，此保护单元呈现高阻态；当电路受到浪涌、静电放电电压冲击时，将超过电路正常工作电压，此保护单元内发生雪崩击穿，由于“snap-back”技术的应用，使得保护器件芯片被钳位到低电压等级，并对电路中的大电流进行泄放，以保护电路免受大电流的冲击，当浪涌、静电放电电流退去，此保护单元重新恢复到高阻态。
优选地，换向二极管和主浪涌保护单元都采用横向结构，有利于各扩散区大小、浓度、位置等参数的控制，便于后续工艺方案调整。另一方面，此款芯片采用倒装的封装形式，PAD点需要分布在芯片表面，所以横向结构更有利于芯片表面金属的布置，降低芯片工艺开发难度。
优选地，在二极管P型扩区内形成P++扩散区，由于没有明显降低PN结两侧的浓度梯度，保证了PN结的击穿电压和电容值不会剧烈增加，同时P扩散区总的载流子浓度提高，会使得电流泄放能力提高，解决了泄放电流能力与结击穿电压、电容的矛盾。
图7a所示，浪涌等级的换向二极管101、103和主浪涌保护单元105共同组成正向浪涌保护通路，二极管101的阳极与输入端IO1相连，阴极与主浪涌保护单元105相连，主浪涌保护单元105一端连接二极管101的阴极，一端与电极IO3(接地端)相连，二极管103的阳极与电极IO3(接地端)相连，阴极与电极IO2相连，当正向浪涌经过时，浪涌电流由IO1经过二极管101、主浪涌保护单元105、二极管103达到电极IO2。
图7b所示，浪涌等级的换向二极管104、102和主浪涌保护单元105共同组成反向浪涌保护通路，二极管104的阳极与输入端IO2相连，阴极与主浪涌保护单元105相连，主浪涌保护单元105一端连接二极管104的阴极，一端与电极IO3(接地端)相连，二极管102的阳极与电极IO3(接地端)相连，阴极与电极IO1相连，当反向浪涌经过时，浪涌电流由IO2经过二极管104、主浪涌保护单元105、二极管102达到电极IO1。
下面参照图8和图9具体描述本发明浪涌保护器件的芯片结构(二极管和主浪涌保护单元内部均采用一组重复单元的结构。
图8为本发明浪涌保护器件的俯视图，图9为图8所示的芯片俯视图沿着A1-A1线的纵向剖面图。图9所示，在P型衬底基片901上形成N型外延层902；
在N型外延902上形成P型扩散区903，作为多层结构的主浪涌保护单元105的Pwell区；
下一步，在N型外延902上形成P型扩散区904，作为换向二极管101、102、103、104的阳极扩散区，并与金属912(916)相连；
下一步，在N型外延902上形成N型扩散区906，作为多层结构的主浪涌保护单元105的Nwell区
而后，在N型外延902上形成N型扩散区907，作为换向二极管101、102、103、104的阴极扩散区，并与金属913(917)连接。
同时，利用同一次光刻、注入，在Pwell区903上形成N型扩散区908，作为多层结构的主浪涌保护单元105的发射区，并与金属915连接；
下一步，在Pwell区903上形成P型扩散区909，与金属915连接，形成Pwell区903的短路结构；
同时，利用同一次光刻、注入，在Nwell区906上形成P型扩散区910，作为多层结构的主浪涌保护单元105的另一发射区，与金属914连接；
同时，利用同一次光刻、注入，在换向二极管101、102、103、104的阳极扩散区904上形成P型扩散区905，与金属912(916)相连
下一步，在Nwell区906上形成N型扩散区911，与金属914连接，形成Nwell区906的短路结构；
而后，在N型外延902上形成深槽结构918，将换向二极管101、102、103、104与主浪涌保护单元105分隔成独立单元。
金属919将金属913与金属914相连。
金属920将金属915与金属916相连。
图6表面金属俯视图所示，图中金属标号与图9纵向剖面结构示意图的金属标号一一对应，正向浪涌电流由IO1的金属流入，流经金属912、913、919、914、915、920、916、917到达IO2，也就是电流流经换向二极管101、主浪涌保护单元105和换向二极管103，实现对正向浪涌保护。由于芯片的对称性，反向电流流经换向二极管102、主浪涌保护单元105和换向二极管104，实现对反向浪涌保护。
所述浪涌保护器件采用倒装的封装形式，基片的正面金属需要做出PAD点，与封装框架的金属贴合，如图10所示。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种半导体电压浪涌保护器件，其特征在于，包括：至少一组在结构上呈正、反向对称的正向保护单元和反向保护单元，其中所述正向保护单元用于对正向浪涌进行保护，所述反向保护单元用于对反向浪涌进行保护。
2.如权利要求1所述的半导体电压浪涌保护器件，其特征在于：每一组中所述正向保护单元和所述反向保护单元共用一主浪涌保护单元(105)，所述正向保护单元还包括换向二极管(101)、换向二极管(103)，所述反向保护单元还包括换向二极管(104)、换向二极管(102)；其中所述换向二极管(101)、所述换向二极管(102)、所述换向二极管(103)、所述换向二极管(104)和所述主浪涌保护单元(105)做在同一衬底的外延层上，并通过深槽分隔成独立单元。
3.如权利要求2所述的半导体电压浪涌保护器件，其特征在于：所述换向二极管(101)、所述换向二极管(102)、所述换向二极管(103)、所述换向二极管(104)和所述主浪涌保护单元(105)采用多组重复单元结构，并且横向形成。
4.如权利要求2或3所述的半导体电压浪涌保护器件，其特征在于：所述主浪涌保护单元(105)是由多组PNPN多层结构重复组合而成，并采用“snap-back”技术。
5.如权利要求2-4任一所述的半导体电压浪涌保护器件，其特征在于：所述换向二极管(101)、所述换向二极管(102)、所述换向二极管(103)、所述换向二极管(104)是由多组横向形成的P型扩区和N型扩区重复组合而成。
6.如权利要求5所述的半导体电压浪涌保护器件，其特征在于：在所述P型扩区内形成P++扩散区。
7.如权利要求4所述的半导体电压浪涌保护器件，其特征在于：所述主浪涌保护单元(105)的PNPN多层结构包括横向形成的Pwell区和Nwell区。
8.如权利要求7所述的半导体电压浪涌保护器件，其特征在于：所述Pwell区和所述Nwell区都采用了短路结构。
9.如权利要求1-8任一所述的半导体电压浪涌保护器件，其特征在于：还包括若干用于互联的表面金属，表面金属采用“叉指”结构。
10.如权利要求1-9任一所述的半导体电压浪涌保护器件，其特征在于：还包括一采用倒装封装技术的封装外壳。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810111097.1A CN108364947A (zh) | 2018-02-02 | 2018-02-02 | 一种半导体电压浪涌保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810111097.1A CN108364947A (zh) | 2018-02-02 | 2018-02-02 | 一种半导体电压浪涌保护器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108364947A true CN108364947A (zh) | 2018-08-03 |
Family
ID=63004489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810111097.1A Pending CN108364947A (zh) | 2018-02-02 | 2018-02-02 | 一种半导体电压浪涌保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108364947A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668211A (zh) * | 2020-07-13 | 2020-09-15 | 北京时代华诺科技有限公司 | 一种半导体结构、浪涌保护器件和制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385028B1 (en) * | 1998-06-19 | 2002-05-07 | Denso Corporation | Surge preventing circuit for an insulated gate type transistor |
| CN1457097A (zh) * | 2002-05-06 | 2003-11-19 | 财团法人工业技术研究院 | 用于静电放电保护的双向可控硅整流器 |
| CN1582497A (zh) * | 2001-11-07 | 2005-02-16 | 新电元件工业株式会社 | 浪涌保护半导体装置 |
| CN101286510A (zh) * | 2007-04-11 | 2008-10-15 | 快捷半导体有限公司 | 无辅助、低触发电压和高维持电压的scr |
| CN101436592A (zh) * | 2007-11-12 | 2009-05-20 | 恩益禧电子股份有限公司 | 半导体集成电路 |
| CN101878570A (zh) * | 2007-08-28 | 2010-11-03 | 力特保险丝有限公司 | 外延浪涌保护器件 |
-
2018
- 2018-02-02 CN CN201810111097.1A patent/CN108364947A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385028B1 (en) * | 1998-06-19 | 2002-05-07 | Denso Corporation | Surge preventing circuit for an insulated gate type transistor |
| CN1582497A (zh) * | 2001-11-07 | 2005-02-16 | 新电元件工业株式会社 | 浪涌保护半导体装置 |
| CN1457097A (zh) * | 2002-05-06 | 2003-11-19 | 财团法人工业技术研究院 | 用于静电放电保护的双向可控硅整流器 |
| CN101286510A (zh) * | 2007-04-11 | 2008-10-15 | 快捷半导体有限公司 | 无辅助、低触发电压和高维持电压的scr |
| CN101878570A (zh) * | 2007-08-28 | 2010-11-03 | 力特保险丝有限公司 | 外延浪涌保护器件 |
| CN101436592A (zh) * | 2007-11-12 | 2009-05-20 | 恩益禧电子股份有限公司 | 半导体集成电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668211A (zh) * | 2020-07-13 | 2020-09-15 | 北京时代华诺科技有限公司 | 一种半导体结构、浪涌保护器件和制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102290419B (zh) | 一种基于齐纳二极管的瞬态电压抑制器 | |
| US8232601B1 (en) | Transient voltage suppressors | |
| US8653557B2 (en) | High holding voltage electrostatic discharge (ESD) device | |
| US7989923B2 (en) | Bi-directional transient voltage suppression device and forming method thereof | |
| US9171833B2 (en) | Semiconductor structure for enhanced ESD protection | |
| TW202017143A (zh) | 低電容瞬態電壓抑制器 | |
| CN102306649A (zh) | 一种双向双通道的瞬态电压抑制器 | |
| CN104576638B (zh) | Esd保护器件 | |
| CN103701442A (zh) | 用于高频切换的功率半导体器件的有源钳位保护电路 | |
| CN108807376B (zh) | 一种低压mos辅助触发scr的双向瞬态电压抑制器 | |
| CN111048508B (zh) | 一种双向lvtscr的esd或浪涌防护方法 | |
| CN112864149B (zh) | 一种用于esd保护的低压scr器件 | |
| CN106057781A (zh) | 静电放电保护器件的制造方法 | |
| CN105552873A (zh) | 一种浪涌防护器件 | |
| CN102593155B (zh) | 一种基于多孔道均流的瞬态电压抑制器 | |
| US9385115B2 (en) | Electrostatic discharge protection device | |
| CN108878417B (zh) | 一种高维持mos辅助触发scr结构的瞬态电压抑制器 | |
| CN114497032B (zh) | 适用于消费电子的紧凑型静电防护器件及静电防护电路 | |
| CN114823656A (zh) | 静电放电保护装置及其操作方法 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN108364947A (zh) | 一种半导体电压浪涌保护器件 | |
| CN103872038B (zh) | 双向三极栅流体装置及其制造方法以及包含该装置的电路 | |
| CN113838847B (zh) | 一种用于低压esd防护的双向dcscr器件 | |
| CN107546223B (zh) | 一种华夫饼型小岛式二极管触发可控硅静电防护器件 | |
| TWI777880B (zh) | 具有高保持電壓的低電容瞬態電壓抑制器及設備 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180803 |