CN108352842B - 传感器装置 - Google Patents

传感器装置 Download PDF

Info

Publication number
CN108352842B
CN108352842B CN201680067634.6A CN201680067634A CN108352842B CN 108352842 B CN108352842 B CN 108352842B CN 201680067634 A CN201680067634 A CN 201680067634A CN 108352842 B CN108352842 B CN 108352842B
Authority
CN
China
Prior art keywords
sensor device
capacitor
adder
connection point
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680067634.6A
Other languages
English (en)
Other versions
CN108352842A (zh
Inventor
高濑恭英
松谷康之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN108352842A publication Critical patent/CN108352842A/zh
Application granted granted Critical
Publication of CN108352842B publication Critical patent/CN108352842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/208—Increasing resolution using an n bit system to obtain n + m bits by prediction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供一种无需设置阻抗变换电路、还不需要放大器、小型且低耗电的、具备进行Δ调制或混合型调制的A/D变换器的传感器装置。为此，在A/D变换器(21A)中，运算模拟输入信号与预测值的差分的加法器由包括作为输入信号源的电容性电荷输出元件(22)与电容器(23)的串联电路的电容型加法器(24)构成，电荷输出元件(22)自身所具有的电容分量被用于构成电容型加法器(24)的电容的一部分。由数字预测滤波器(25)根据量化器(27)的输出来生成预测值，利用电容型加法器(24)来运算在电荷输出元件(22产生的模拟输入信号与预测值的差分。通过量化器(27)对该差分进行量化并进行编码，因此模拟输入信号通过A/D变换器(21A)而被进行Δ调制，被变换为数字信号(dout)。

Description

传感器装置
技术领域
本发明涉及具备A/D变换器的传感器装置，其中通过加法器来运算模拟输入信号与从预测滤波器输出的预测值的差分，并通过量化器将该差分量化后将模拟输入信号变换为数字信号。
背景技术
以往，作为这种A/D变换器，例如有被专利文献1公开的过采样型A/D变换器。该过采样型A/D变换器是将进行Δ(Delta)调制的Δ调制器和进行Δ∑(Delta-Sigma)调制的Δ∑调制器并用的混合型调制器，针对基于Δ调制的输入信号和预测值的差分，进行Δ∑调制。
图1(a)表示Δ调制器1的结构。量化器2的输出通过延迟器3而被延迟1个采样时间，由预测滤波器4积分后作为预测值而向加法器5输出。加法器5对输入信号与预测值的差分进行运算并向量化器2输出。量化器2每当输入采样时钟就根据阈值的值对输入信号进行编码。再有，该图1(b)表示Δ∑调制器11的结构。Δ∑调制器11通过加法器5来运算使量化器2的输出延迟了1个采样时间的信号和输入信号的差分。该差分由积分器6进行离散时间积分，由此被噪声成型为在较高的频率区域内量化噪声频谱增加的形态，由量化器2进行量化。该图1(c)表示混合型调制器12的结构。混合型调制器12通过预测滤波器4对利用延迟器3使量化器2的输出延迟后的信号进行积分，由此生成预测值，利用加法器5来运算输入信号与预测值的差分。而且，针对该差分进行上述的Δ∑调制。也就是说，利用加法器7来运算通过延迟器3使量化器2的输出延迟后的信号与加法器5的输出的差分，并通过积分器6对该差分进行噪声成型，通过量化器2进行量化。
这种混合型调制器12兼具Δ调制器1的长处和Δ∑调制器11的长处，通过Δ调制来扩大输入电压范围，并且通过Δ∑调制使量化噪声趋向高频侧，降低所需要的信号频带中的量化噪声。
在先技术文献
专利文献
专利文献1：JP特开2003-318736号公报
发明内容
-发明所要解决的技术问题-
在具备上述以往的A/D变换器的传感器装置中，必须使加法器5的输入阻抗与输入信号源的输出阻抗相比非常高。为此，在将电容性的电荷输出元件作为输入信号源的情况下，由于电荷输出元件自身的阻抗较高，故需要在电荷输出元件与加法器5之间设置阻抗变换电路。
再有，为了检测电容性的电荷输出元件的输出，在积分器6中为了进行电荷的复制、相加而需要放大器，但为了驱动该放大器，A/D变换器的耗电会增大。
-用于解决技术问题的手段-
本发明正是为了解决这种课题而进行的，构成了一种传感器装置，其具备A/D变换器，该A/D变换器包括：对模拟输入信号与预测值的差分进行运算的加法器；对从加法器输出的差分进行量化并将模拟输入信号变换为数字信号并输出的量化器；和根据从量化器输出的数字信号来生成预测值并向加法器输出的数字预测滤波器，加法器由包括电容性电荷输出元件与电容器的串联电路的电容型加法器构成，电容性电荷输出元件与电容器的连接点连接于量化器的输入。
根据本结构，由数字预测滤波器根据量化器的输出来生成预测值，利用加法器来运算模拟输入信号与预测值的差分。由于该差分通过量化器进行量化并进行编码，故模拟输入信号通过包括加法器、量化器和数字预测滤波器的A/D变换器而被进行Δ调制，并被变换为数字信号。在本结构的传感器装置中，对模拟输入信号与预测值的差分进行运算的加法器由包括作为输入信号源的电容性电荷输出元件和电容器的串联电路的电容型加法器构成，电容性电荷输出元件自身所具有的电容分量被用于构成电容型加法器的电容的一部分。为此，电容性电荷输出元件构成对模拟输入信号与预测值的差分进行运算的加法器的一部分，电容性电荷输出元件的输出本身未被放大就被采用，能进行电容型加法器中的相加运算。因此，由于在设置于A/D变换器的输入的加法器和作为输入信号源的阻抗高的电容性电荷输出元件之间无需如以往那样设置阻抗变换电路，也不需要放大器，故能够以低耗电化及小型化提供具备进行Δ调制的A/D变换器的传感器装置。
再有，本发明的特征在于，多个电容器被并联地连接，数字预测滤波器选择向各电容器的施加电压，并将由电容器施加于连接点的电压值D/A变换为预测值所对应的模拟电压值。
根据本结构，通过利用数字预测滤波器根据预测值来选择向构成电容型加法器的各电容器的施加电压，从而能将从数字预测滤波器输出的预测值从数字值变换为模拟电压值。为此，在电容型加法器中，可进行电容性电荷输出元件输出的模拟信号电压值和从数字预测滤波器输出的预测值的相加运算。
还有，本发明的特征在于，通过向与各电容器连接的各开关提供各控制信号来进行各所述开关的切换控制，由此进行向各所述电容器的施加电压的选择，各所述控制信号将使所述连接点的电压下降的定时延迟于使所述连接点的电压上升的定时到来。
有时在电容性电荷输出元件与电容器的连接点附加寄生二极管。例如，考虑寄生二极管的阳极连接于接地、阴极连接于所述连接点的情况。再有，关于各开关的切换控制，设为在控制信号为高电平时所述连接点的电压上升、在为低电平时所述连接点的电压下降。该情况下，若通过向各开关提供上升沿定时与下降沿定时相同的各控制信号来进行各电容器所连接的各开关的切换控制，则根据各控制信号的生成定时，控制信号的下降沿定时要比其他控制信号的上升沿定时超前，在所述连接点产生负的尖峰脉冲。若产生负的尖峰脉冲，则会向寄生二极管施加正向的电压，寄生二极管导通，电容型加法器所蓄积的电荷缺失，电容型加法器的相加运算产生误差。可是，根据本结构，由于通过向各开关提供使下降沿定时延迟于上升沿定时而到来的各控制信号从而进行各电容器所连接的各开关的切换控制，故在控制信号的下降沿定时，超过其他控制信号的上升沿定时，在所述连接点产生的尖峰脉冲不会在负的一侧产生而必定在正的一侧产生。为此，不会向寄生二极管施加正向电压，寄生二极管不会导通，电容型加法器所蓄积的电荷也不会缺失。结果，电容型加法器中的相加运算也不会产生误差。
再有，本发明的特征在于，电容性电荷输出元件经由电阻而与所述连接点连接。
根据本结构，在电容性电荷输出元件中无意地产生了大电荷的情况下，由于通过电阻来防止大电流向电容型加法器的流入，故能够保护电容型加法器。
还有，本发明的特征在于，具备电容型加法器由无源元件构成的环路滤波器、例如滞后超前滤波器。
根据本结构，通过由电容性电荷输出元件与电容器构成的电容型加法器来运算模拟输入信号与预测值的差分，并通过环路滤波器对该差分进行积分。由于量化器对已被积分的差分进行量化，故能进行并用了Δ调制与Δ∑调制的混合型调制，能够改善信号对量化噪声比(SQNR)。由于该环路滤波器由无源元件构成，而且与电容型加法器一体化，故不需要如以往那样为了利用积分器复制输入信号所需的放大器，能够以低耗电化及小型化提供具备进行混合型调制的A/D变换器的传感器装置。
上述滞后超前滤波器例如由被连接于电容性电荷输出元件及所述连接点间的电阻、被连接于所述连接点及所述电容器间的电阻、被连接于该电阻及数字预测滤波器间的所述电容器、和被连接于所述量化器的输入端子及基准电压间的电阻与电容器的串联电路构成。
另外，上述滞后超前滤波器例如由被连接于所述连接点及量化器间的电阻、被连接于所述连接点及数字预测滤波器间的所述电容器、和被连接于所述量化器的输入端子及基准电压间的电阻与电容器的串联电路构成。
滞后超前滤波器的前者的上述结构中的、被连接于电容性电荷输出元件及所述连接点间的电阻和被连接于所述连接点及所述电容器间的电阻这两个电阻，根据滞后超前滤波器的后者的上述结构，能够汇总为被连接于所述连接点及量化器间的一个电阻。因此，根据滞后超前滤波器的后者的上述结构，与前者的上述结构相比，能够减少电阻的个数，能够缩小部件的安装面积。
再有，本发明的特征在于，量化器由比较器构成，且本发明具备：被连接于比较器中的一对输入端子的一个输入端子及基准电压间的所述串联电路；和被连接于一对输入端子的另一个输入端子及基准电压间且具有与所述串联电路相同的阻抗的电阻与电容器的串联电路。
根据本结构，对于构成量化器的比较器中的一对各输入端子而言，与基准电压之间分别平衡地连接具有相同的阻抗的电阻与电容器的串联电路。为此，在向量化器的一对各输入端子加载了相同的噪声的情况下，通过构成量化器的比较器的一对输入信号所对应的差动动作，能够除去噪声。
此外，本发明的特征在于，具备将所述一对输入端子分别连接于基准电压的开关。
根据本结构，在超过了构成A/D变换器的电路正常动作的范围的电荷流入到电容型加法器之际等，通过使开关导通并将量化器的一对输入端子分别连接于基准电压，使电容型加法器所积存的电荷经由开关放电，从而能够将电路复位。
再有，本发明的特征在于，具备将电容性电荷输出元件的两端子间短路的开关。
根据本结构，在电容性电荷输出元件产生了大电荷的情况下，通过利用开关将电容性电荷输出元件的两端子间短路，从而能够将电容性电荷输出元件复位。为此，能够提高传感器装置的输出的稳定性。
-发明效果-
根据本发明，能够提供一种无需设置阻抗变换电路、另外不需要放大器、小型且低耗电的、具备进行Δ调制或混合型调制的A/D变换器的传感器装置。
附图说明
图1(a)是表示Δ调制器的结构的电路框图，图1(b)是表示Δ∑调制器的结构的电路框图，图1(c)是表示并用了Δ调制器与Δ∑调制器的混合型调制器的结构的电路框图。
图2是表示本发明的第1实施方式的传感器装置的概略结构的电路图。
图3是表示本发明的第2实施方式的传感器装置的概略结构的电路图。
图4(a)是表示本发明的第3实施方式的传感器装置的概略结构的电路图，图4(b)是表示第3实施方式的变形例的传感器装置的概略结构的电路图。
图5(a)是表示本发明的第4实施方式的传感器装置的概略结构的电路图，图5(b)是表示第4实施方式的变形例的传感器装置的概略结构的电路图。
图6是表示本发明的第4实施方式的第2变形例的传感器装置的概略结构的电路图。
图7是表示本发明的第5实施方式的传感器装置的概略结构的电路图。
图8是表示本发明的第6实施方式的传感器装置的概略结构的电路图。
图9是表示本发明的第7实施方式的传感器装置的概略结构的电路图。
图10(a)是表示本发明的第8实施方式的传感器装置的概略结构的电路图，图10(b)是表示构成图1(a)所示的传感器装置的模式依赖延迟器的结构的电路图，图10(c)是表示构成图10(b)所示的模式依赖延迟器的延迟电路的结构的电路图。
图11(a)是向第1～第7实施方式的各传感器装置中的各开关提供的脉冲信号及向量化器输入的电压的定时图表，图11(b)是向第8实施方式的传感器装置中的各开关提供的脉冲信号及向量化器输入的电压的定时图表。
具体实施方式
接下来，对用于实施本发明的传感器装置的方式进行说明。
图2是表示本发明的第1实施方式的传感器装置21A的概略结构的电路图。
传感器装置21A具备电容性的电荷输出元件22，以作为传感器，将由在电荷输出元件22产生的电荷而形成的模拟输入信号变换为数字信号dout。作为这种电容性的电荷输出元件2，例如有根据元件的温度变化引起的热电效应而产生电荷的热电型红外传感器、若对压电元件施加应力则产生与应力成比例的电荷的压电陶瓷型压力/振动/冲击传感器等。
电荷输出元件22与电容器23的串联电路构成电容型加法器24，电荷输出元件22与电容器23的连接点Q连接于量化器27的输入。电容器23由被并联地连接的多个电容器23a、23b、...23n构成。电容型加法器24对在电荷输出元件22产生的模拟输入信号和从数字预测滤波器25输出的预测值的差分进行运算。即，电容型加法器24根据电荷输出元件22及电容器23的各电容所蓄积的电荷将在电荷输出元件22产生的模拟输入信号电压值和从数字预测滤波器25输出并被反相的预测值所对应的模拟电压值相加，由此来运算模拟输入信号与预测值的差分。
预测值所对应的模拟电压值是通过数字预测滤波器25选择向各电容器23a、23b、...23n的施加电压、并将由电容器23施加于连接点Q的电压值D/A变换为数字的预测值所对应的模拟的电压值而得到的。在各电容器23a、23b、...23n和数字预测滤波器25之间设置开关26a、26b、...26n，通过开关26a、26b、...26n的切换，向各电容器23a、23b、...23n的与连接点Q相反侧的端子施加Vrefp电压或Vrefn电压。Vrefp电压例如被设定为1[V]、Vrefn电压例如被设定为0[V]。再有，各电容器23a、23b、...23n的电容值被设定为20×C[F]、20×C[F]、21×C[F]、...2n×C[F]。因此，数字预测滤波器25根据自身运算出的数字值的预测值来控制各开关26a、26b、...26n的切换状态，由此选择对各电容器23a、23b、...23n的施加电压，以使得各电容器23a、23b、...23n的合成电压值成为预测值所对应的模拟电压值。
量化器27每当输入采样时钟clk就对从电容型加法器24输出的差分进行量化并编码，将模拟输入信号变换为数字信号dout并输出。数字预测滤波器25根据从量化器27输出的数字信号dout来生成数字的预测值，并向电容型加法器24输出。
根据这种第1实施方式的传感器装置21A，根据量化器27的输出由数字预测滤波器25生成预测值，利用电容型加法器24来运算在电荷输出元件22产生的模拟输入信号和预测值的差分。该差分由量化器27进行量化并编码，因此模拟输入信号通过包括电容型加法器24、量化器27和数字预测滤波器25的A/D变换器而被进行Δ调制，由此变换为数字信号dout。
在本实施方式的传感器装置21A中，对模拟输入信号与预测值的差分进行运算的加法器由包括作为输入信号源的电容性电荷输出元件22和电容器23的串联电路的电容型加法器24构成，电容性电荷输出元件22自身所具有的电容分量被用于构成电容型加法器24的电容的一部分。为此，电容性电荷输出元件22构成对模拟输入信号与预测值的差分进行运算的加法器的一部分，电容性电荷输出元件22的输出本身未被放大就被采用，能进行电容型加法器24中的相加运算。因此，无需如以往那样在被设置于A/D变换器的输入的加法器和作为输入信号源的阻抗较高的电容性电荷输出元件22之间设置阻抗变换电路，也不需要放大器，因此能够以低耗电化及小型化提供具备进行Δ调制的A/D变换器的传感器装置21A。
再有，根据本实施方式的传感器装置21A，对于从数字预测滤波器25输出的预测值而言，通过由数字预测滤波器25根据预测值来选择对构成电容型加法器24的各电容器23a、23b、...23n的施加电压，从而能从数字值变换为模拟电压值。为此，在电容型加法器24中，可进行电容性电荷输出元件22输出的模拟信号电压值和从数字预测滤波器25输出的预测值的相加运算。
图3是表示本发明的第2实施方式的传感器装置21B的概略结构的电路图。其中，针对该图中与图2相同或相应的部分赋予相同符号并省略其说明。
第2实施方式的传感器装置21B仅在电容性电荷输出元件22经由电阻R1而与连接点Q连接的方面和第1实施方式的传感器装置21A相异。
根据该第2实施方式的传感器装置21B，在电容性电荷输出元件22中无意地产生了大的电荷的情况下，由于通过电阻R1来防止大电流向电容型加法器24的流入，故能达到能够保护电容型加法器24的效果。
图4(a)是表示本发明的第3实施方式的传感器装置21C的概略结构的电路图。其中，针对该图中与图3相同或相应的部分赋予相同符号并省略其说明。
第3实施方式的传感器装置21C仅在各电容器23a、23b、...23n分别串联地连接电阻Ra、Rb、...Rn、且具备电容型加法器24由无源元件构成的环路滤波器的方面，和第2实施方式的传感器装置21B相异。电阻R1、和各电容器23a、23b、...23n及各电阻Ra、Rb、...Rn构成滞后超前滤波器的一部分，其作为环路滤波器起作用。再有，电阻R1构成滞后超前滤波器的一部分，与此同时，和第2实施方式的传感器内置A/D变换器21B同样地通过防止大电流的流入来保护电容型加法器24。
根据第3实施方式的传感器装置21C，通过由电容性电荷输出元件22与电容器23构成的电容型加法器24来运算模拟输入信号与预测值的差分，由环路滤波器对该差分进行积分，并与Δ∑调制器同样地进行噪声成型。由于量化器27是对已被积分的差分进行量化，故能进行并用了Δ调制与Δ∑调制的混合型调制，能够改善信号对量化噪声比(SQNR)。该环路滤波器由电阻元件与电容器元件的无源元件构成、而且与电容型加法器24一体化，因此不需要如以往那样为了利用积分器6(参照图1)复制输入信号所需的放大器，能够以低耗电化及小型化提供具备进行混合型调制的A/D变换器的传感器装置21C。
图4(b)是表示第3实施方式的变形例的传感器装置21C’的概略结构的电路图。其中，针对该图中与图4(a)相同或相应的部分赋予相同符号并省略其说明。
该变形例的传感器装置21C’仅在电阻Ra串联地连接于电容器23的方面和第3实施方式的传感器装置21C相异。电阻R1、和各电容器23a、23b、...23n及电阻Ra构成滞后超前滤波器的一部分，其作为环路滤波器起作用。
即便根据该变形例的传感器装置21C’，也通过由电容性电荷输出元件22与电容器23构成的电容型加法器24对模拟输入信号与预测值的差分进行运算，并通过环路滤波器对该差分进行积分，因此能进行并用了Δ调制与Δ∑调制的混合型调制，能达到与第3实施方式的传感器装置21C同样的作用效果。
图5(a)是表示本发明的第4实施方式的传感器装置21D的概略结构的电路图。其中，针对该图中与图4(a)相同或相应的部分赋予相同符号并其省略说明。
第4实施方式的传感器装置21D仅在电阻R2与电容器28的串联电路连接于连接点Q、且该串联电路被接地的方面和第3实施方式的传感器装置21C相异。电阻R1、各电容器23a、23b、...23n及各电阻Ra、Rb、...Rn、和构成上述串联电路的电阻R2及电容器28构成滞后超前滤波器。
第4实施方式的传感器装置21D中，上述的滞后超前滤波器作为环路滤波器起作用。为此，即便根据第4实施方式的传感器装置21D，也能进行混合型调制，能够改善信号对量化噪声比。
图5(b)是表示第4实施方式的变形例的传感器装置21D’的概略结构的电路图。其中，针对该图中与图5(a)相同或相应的部分赋予相同符号并省略其说明。
该变形例的传感器装置21D’仅在电阻Ra串联地连接于电容器23的方面和第4实施方式的传感器装置21D相异。电阻R1、电容器23及电阻Ra、和电阻R2及电容器28的串联电路构成滞后超前滤波器。
即便根据该变形例的传感器装置21D’，上述的滞后超前滤波器也能作为环路滤波器起作用，因此能达到与第4实施方式的传感器装置21D同样的作用效果。
图6是表示第4实施方式的第2变形例的传感器装置21D”的概略结构的电路图。其中，针对该图中与图5(b)相同或相应的部分赋予相同符号并省略其说明。
该第2变形例的传感器装置21D”在以下方面和变形例的传感器装置21D’的相异：图5(b)所示的变形例的传感器装置21D’中的、连接于电容性电荷输出元件22及连接点Q间的电阻R1、连接于连接点Q及电容器23间的电阻Ra这两个电阻被汇总成连接于连接点Q及量化器27间的一个电阻R3。电容器23、电阻R3、和连接于量化器27的输入端子及接地电压间的电阻R2及电容器28的串联电路构成滞后超前滤波器。即便根据该第2变形例的传感器装置21D”，上述的滞后超前滤波器也能作为环路滤波器起作用，因此能达到与第4实施方式的传感器装置21D同样的作用效果。进而，根据该第2变形例的传感器装置21D”，与变形例的传感器装置21D’相比，能够减少电阻的个数，能够缩小部件的安装面积。
图7是表示本发明的第5实施方式的传感器装置21E的概略结构的电路图。其中，针对该图中与图6相同或相应的部分赋予相同符号并省略其说明。
该第5实施方式的传感器装置21E仅在以下方面和图6所示的第4实施方式的第2变形例的传感器装置21D”相异：量化器27’由比较器构成，在该比较器中的一对输入端子的一个输入端子及作为基准电压的接地电压间连接电阻R2与电容器28的串联电路，且在一对输入端子的另一个输入端子及接地电压间连接电阻R4与电容器30的串联电路。电阻R2与电容器28的串联电路、和电阻R4与电容器30的串联电路具有相同的阻抗。
即便根据第5实施方式的传感器装置21E，也能达到与第4实施方式的第2变形例的传感器装置21D”同样的作用效果。再者，根据该第5实施方式的传感器装置21E，具有相同阻抗的、电阻R2与电容器28的串联电路及电阻R4与电容器30的串联电路分别平衡地连接于构成量化器27’的比较器中的一对输入端子的各自与接地电压之间。为此，在向量化器27’的一对输入端子的各自加载了相同的噪声的情况下，能够通过构成量化器27’的比较器的一对输入信号所对应的差动动作来除去噪声。
图8是表示本发明的第6实施方式的传感器装置21F的概略结构的电路图。其中，针对该图中与图7相同或相应的部分赋予相同符号并省略其说明。
该第6实施方式的传感器装置21F仅在以下方面和图7所示的第5实施方式的传感器装置21E相异：电阻R2与电容器28的串联电路、及电阻R4与电容器30的串联电路各自并联地具备将构成量化器27’的比较器的一对输入端子分别连接于接地电压开关31、32。
即便根据第6实施方式的传感器装置21F，也能达到与第5实施方式的传感器装置21E同样的作用效果。再者，根据该第6实施方式的传感器装置21F，在超过构成A/D变换器的电路正常动作的范围的电荷流入到电容型加法器24之际、或传感器装置21F的使用开始时等，通过使开关31、32导通并将量化器27’的一对输入端子分别连接于接地电压，使电容型加法器24所积存的电荷经由开关31、32而放电，由此能够将电路复位。
另外，在本实施方式中，电阻R2与电容器28的串联电路及电阻R4与电容器30的串联电路各自并联地具备开关31、32，也可以构成为电容器28及电容器30各自并联地具备开关31、32。即便根据该结构，也能达到与上述实施方式同样的作用效果。
图9是表示本发明的第7实施方式的传感器装置21G的概略结构的电路图。其中，针对该图中与图2相同或相应的部分赋予相同符号并省略其说明。
第7实施方式的传感器装置21G仅在具备将电容性电荷输出元件22的两端子间短路的开关29的方面和第1实施方式的传感器装置21A相异。
根据第7实施方式的传感器装置21G，在电容性电荷输出元件22产生了大电荷的情况下，通过利用开关29将电容性电荷输出元件22的两端子间短路，从而能够在任意的定时将电容性电荷输出元件22复位。为此，能够提高传感器装置21E的输出的稳定性。再有，在上述的第2，第3，第4，第5，第6各实施方式及变形例的传感器装置21B、21C、21C’、21D、21D’、21D”、21E、21F中，也在电容性电荷输出元件22的两端子间同样地设置该开关29，由此能达到与该第7实施方式的传感器装置21G同样的作用效果。
图10(a)是表示本发明的第8实施方式的传感器装置21H的概略结构的电路图。其中，针对该图中与图9相同或相应的部分赋予相同符号并省略其说明。
该第8实施方式的传感器装置21H仅在预测滤波器25及开关26a、26b、...26n间具备模式依赖延迟器33的方面和图9所示的第7实施方式的传感器装置21G相异。第1～第7实施方式的传感器装置21A～21G中的、根据预测滤波器25的预测值的向模拟电压值的变换，能通过将图11(a)所示的脉冲信号Da、Db、...Dn作为控制信号提供给各电容器23a、23b、...23n所连接的各开关26a、26b、...26n，并对各开关26a、26b、...26n进行切换控制来进行。在脉冲信号Da、Db、...Dn为高电平时，电容性电荷输出元件22与电容器23的连接点Q的电压上升，在为低电平时，连接点Q的电压下降。模式依赖延迟器33将各脉冲信号Da、Db、...Dn如图11(b)所示地变换为使下降沿定时Td延迟于上升沿定时Tu而到来，并提供给各开关26a、26b、...26n。向各开关26a、26b、...26n提供这样变换后的各脉冲信号Da、Db、...Dn，能进行该第8实施方式的传感器装置21H中的、预测滤波器25进行的向各电容器23a、23b、...23n的施加电压的选择。
如图10(a)所示，有时在开关29的两端子间附加寄生二极管37。该寄生二极管37的阳极与接地连接、阴极与连接点Q连接，朝着连接点Q以正向寄生。再有，对刨除了电容性电荷输出元件22的电路部分进行IC(集成电路)化来形成传感器装置21H，即便在将未图示的ESD(Electro Static Discharge)保护元件连接到相连于连接点Q的IC的端子的情况下等，有时也将同样的寄生二极管37附加于连接点Q。
这种情况下，若通过向各开关26a、26b、...26n提供图11(a)所示的、上升沿定时与下降沿定时相同的各脉冲信号Da、Db、...Dn，来进行各电容器23a、23b、...23n所连接的各开关26a、26b、...26n的切换控制，则根据各脉冲信号Da、Db、...Dn的生成定时，例如脉冲信号Da的下降沿定时Td比与其反相的其他脉冲信号Db的上升沿定时Tu稍微超前，有时会在连接点Q的电压Vx产生图11(a)所示的负的尖峰脉冲N。若产生负的尖峰脉冲N且电压Vx自0[V]大幅度下降，在会向寄生二极管37施加正向的电压，寄生二极管37导通，电容型加法器24所蓄积的电荷缺失，电容型加法器24的相加运算产生误差。
可是，根据该第8实施方式的传感器装置21H的结构，通过将图11(b)所示的、使下降沿定时Td延迟于上升沿定时Tu而到来的各脉冲信号Da、Db、...Dn作为控制信号向各开关26a、26b、...26n提供，从而进行各电容器23a、23b、...23n所连接的各开关26a、26b、...26n的切换控制。因此，在脉冲信号Da的下降沿定时Td，超过其他脉冲信号Db的上升沿定时Tu，在量化器27的输入产生的尖峰脉冲如图11(b)所示的连接点Q中的电压Vx那样不会在负的一侧产生，必定在正的一侧产生。为此，不会向寄生二极管37施加正向电压，寄生二极管37不会导通、电容型加法器24所蓄积的电荷也不会缺失。结果，在电容型加法器24中的相加运算不会产生误差。
模式依赖延迟器33，例如图10(b)所示，通过利用延迟电路35使添加入OR电路34的一个输入的信号延迟而构成。延迟电路35例如图10(c)所示，通过多个逆变器36串联连接而构成。这样，通过构成模式依赖延迟器33，从而在从各脉冲信号Da、Db、...Dn的高电平向低电平下降时，通过延迟电路35将被输入OR电路34的一个输入的信号的高电平时间延迟，将OR电路34的输出降低至低电平为止的时间延迟。因此，通过该延迟，能够生成图11(b)所示那样的、使下降沿定时Td延迟于上升沿定时Tu而到来的各脉冲信号Da、Db、...Dn。另一方面，在从各脉冲信号Da、Db、...Dn的低电平向高电平上升时，虽然通过延迟电路35将被输入至OR电路34的一个输入的信号的低电平时间延迟，但输入至OR电路34的其他输入的信号并未被延迟，因此在OR电路34的输出中出现的信号，其上升沿定时并未延迟，而是立即从低电平向高电平变化。
在上述的第1，第2，第3，第4，第5，第6各实施方式及变形例的传感器装置21A、21B、21C、21C’、21D、21D’、21D”、21E、21F中，也通过在预测滤波器25及开关26a、26b、...26n间同样地设置模式依赖延迟器33，从而能达到与该第8实施方式的传感器装置21H同样的作用效果。
-产业上的可利用性-
上述各实施方式及变形例的传感器装置21A～21H，在将电容性电荷输出元件22设为热电型红外传感器的情况下被用作为人感应传感器，在将电容性电荷输出元件22设为压力/振动/冲击传感器的情况下，被利用为工业领域的各种各样的场所中的压力/振动/冲击的测定传感器。
-符号说明-
21A、21B、21C、21C’、21D、21D’、21D”、21E、21F、21G、21H...传感器装置
22...电容性电荷输出元件
23(23a、23b、...23n)、28、30...电容器24...电容型加法器
25...数字预测滤波器
26a、26b、...26n、29、31、32...开关27、27’...量化器
33...模式依赖延迟器
34...OR电路
35...延迟电路
36...逆变器
37...寄生二极管
Ra、Rb、...Rn、R1、R2、R3、R4...电阻
Q...连接点
Vx...连接点Q的电压。

Claims (11)

1.一种传感器装置，其特征在于，具备A/D变换器，
该A/D变换器包括：
电容型加法器，对模拟输入信号与预测值的差分进行运算；
量化器，对从所述电容型加法器输出的所述差分进行量化，并将模拟输入信号变换为数字信号并输出；和
数字预测滤波器，根据从所述量化器输出的数字信号来生成所述预测值并输出给所述电容型加法器，
所述电容型加法器包括串联电路和电容器，所述串联电路包括向连接点提供模拟输入信号的电容性电荷输出元件，所述电容器基于从所述数字预测滤波器输出的所述预测值而被充电以向所述连接点提供所述预测值所对应的模拟电压值，
所述连接点处于所述电容性电荷输出元件与所述电容器之间，并连接于所述量化器的输入，
所述电容性电荷输出元件为热电型红外传感器或者压电陶瓷型传感器。
2.根据权利要求1所述的传感器装置，其特征在于，
多个所述电容器被并联地连接，所述数字预测滤波器选择向各所述电容器施加的电压，并将由所述电容器施加于所述连接点的电压值D/A变换为所述模拟电压值。
3.根据权利要求2所述的传感器装置，其特征在于，
通过向与各所述电容器连接的各开关提供各控制信号来进行各所述开关的切换控制，由此进行向各所述电容器施加的电压的选择，各所述控制信号使所述连接点的电压下降的定时延迟于使所述连接点的电压上升的定时。
4.根据权利要求1～3中任一项所述的传感器装置，其特征在于，
所述电容性电荷输出元件经由电阻而与所述连接点连接。
5.根据权利要求1～3中任一项所述的传感器装置，其特征在于，
所述电容型加法器具备由无源元件构成的环路滤波器。
6.根据权利要求5所述的传感器装置，其特征在于，
所述环路滤波器是滞后超前滤波器。
7.根据权利要求6所述的传感器装置，其特征在于，
所述滞后超前滤波器由以下部件构成：
被连接于所述电容性电荷输出元件及所述连接点间的电阻；
被连接于所述连接点及所述电容器间的电阻；
被连接于该电阻及所述数字预测滤波器间的所述电容器；和
被连接于所述量化器的输入端子及基准电压间的电阻与电容器的串联电路。
8.根据权利要求6所述的传感器装置，其特征在于，
所述滞后超前滤波器由以下部件构成：
被连接于所述连接点及所述量化器间的电阻；
被连接于所述连接点及所述数字预测滤波器间的所述电容器；和
被连接于所述量化器的输入端子及基准电压间的电阻与电容器的串联电路。
9.根据权利要求7或8所述的传感器装置，其特征在于，
所述量化器由比较器构成，且所述传感器装置具备被连接于所述比较器中的一对输入端子的一个输入端子及基准电压间的所述串联电路、和被连接于所述一对输入端子的另一个输入端子及基准电压间且具有与所述串联电路相同的阻抗的电阻与电容器的串联电路。
10.根据权利要求9所述的传感器装置，其特征在于，
所述传感器装置具备将所述一对输入端子分别连接于基准电压的开关。
11.根据权利要求1～3中任一项所述的传感器装置，其特征在于，
所述传感器装置具备将所述电容性电荷输出元件的两端子间短路的开关。
CN201680067634.6A 2015-11-20 2016-11-04 传感器装置 Active CN108352842B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015228203 2015-11-20
JP2015-228203 2015-11-20
PCT/JP2016/082812 WO2017086188A1 (ja) 2015-11-20 2016-11-04 センサ装置

Publications (2)

Publication Number Publication Date
CN108352842A CN108352842A (zh) 2018-07-31
CN108352842B true CN108352842B (zh) 2022-03-04

Family

ID=58717425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680067634.6A Active CN108352842B (zh) 2015-11-20 2016-11-04 传感器装置

Country Status (4)

Country Link
US (1) US11196441B2 (zh)
JP (1) JP6525173B2 (zh)
CN (1) CN108352842B (zh)
WO (1) WO2017086188A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6562151B2 (ja) 2016-04-15 2019-08-21 株式会社村田製作所 Ａ／ｄ変換器およびそれを備えるセンサ装置
JP2021089157A (ja) * 2019-12-02 2021-06-10 アズビル株式会社 信号処理装置、測定装置、信号処理方法および信号処理プログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011491B2 (ja) * 1979-06-11 1985-03-26 日本電信電話株式会社 Ａｄ変換回路
JPS57124933A (en) * 1981-01-27 1982-08-04 Nippon Telegr & Teleph Corp <Ntt> Digital-to-analog converter
JP3328593B2 (ja) * 1998-02-25 2002-09-24 株式会社鷹山 マッチドフィルタおよび信号受信装置
JP3975111B2 (ja) * 2002-04-19 2007-09-12 松下電器産業株式会社 混合型変調器、オーバーサンプリング型ｄ／ａ変換器およびａ／ｄ変換器
FI114121B (fi) * 2002-11-04 2004-08-13 Rafsec Oy Menetelmä tuoteanturin valmistamiseksi sekä tuoteanturi
US9371032B2 (en) * 2006-01-10 2016-06-21 Guardian Industries Corp. Moisture sensor and/or defogger with Bayesian improvements, and related methods
US20100045308A1 (en) * 2006-07-21 2010-02-25 Juergen Hall Method for the early detection of damage to a capacitive sensor, and capacitive sensor featuring a diagnostic function
US7375666B2 (en) * 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
US7696913B2 (en) * 2007-05-02 2010-04-13 Cirrus Logic, Inc. Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
US8421483B2 (en) * 2008-06-13 2013-04-16 Sony Ericsson Mobile Communications Ab Touch and force sensing for input devices
EP2355358A1 (en) * 2010-02-04 2011-08-10 Nxp B.V. An ADC, a temperature sensor, a non-contact transponder, and a method of converting analog signals to digital signals
DE102010031034A1 (de) * 2010-07-07 2012-01-12 Robert Bosch Gmbh Erfassung eines dielektrischen Gegenstandes
US20140167995A1 (en) * 2011-04-11 2014-06-19 Agency For Science, Technology And Research Analog-to-digital converter
US9587964B2 (en) * 2013-06-12 2017-03-07 Microchip Technology Incorporated Capacitive proximity detection using delta-sigma conversion
CN104316087B (zh) * 2014-09-30 2017-01-18 广东合微集成电路技术有限公司 一种电容式传感器的测量电路
JP6562151B2 (ja) * 2016-04-15 2019-08-21 株式会社村田製作所 Ａ／ｄ変換器およびそれを備えるセンサ装置
US10581453B1 (en) * 2018-12-18 2020-03-03 Robert Bosch Gmbh Precision current-to-digital converter

Also Published As

Publication number Publication date
WO2017086188A1 (ja) 2017-05-26
US20180262204A1 (en) 2018-09-13
JPWO2017086188A1 (ja) 2018-09-20
CN108352842A (zh) 2018-07-31
US11196441B2 (en) 2021-12-07
JP6525173B2 (ja) 2019-06-05

Similar Documents

Publication Publication Date Title
KR101383978B1 (ko) 대상물 검출 장치
US9385747B1 (en) Capacitance-to-digital converter utilizing digital feedback and auxiliary DAC
US7696910B2 (en) Dither circuit and analog digital converter having dither circuit
EP2386143B1 (en) Wide range charge balancing capacitive-to-digital converter
US7408494B2 (en) Continuous-time delta-sigma analog digital converter
US20080297388A1 (en) Programmable sigma-delta analog-to-digital converter
US9791488B2 (en) Sensor and method of sensing a value of a parameter
US20120200440A1 (en) A/d converter and semiconductor device
CN108352842B (zh) 传感器装置
US6768436B1 (en) Method and circuit resetting delta sigma modulator
US8051711B2 (en) Electronic circuit for measuring a physical parameter supplying an analogue measurement signal dependent upon the supply voltage
JPH04233332A (ja) アナログ‐ディジタル変換器
US10523227B2 (en) A/D converter and sensor apparatus including the same
JP5198427B2 (ja) シグマデルタ変調器
US20140368367A1 (en) Continuous-time sigma-delta modulator and continuous-time sigma-delta modulating method
JP5895232B2 (ja) 赤外線検出装置
JP6808594B2 (ja) アナログ−デジタル変換器及び信号処理装置
EP2572454B1 (en) Duty ratio/voltage conversion circuit
CN113726328A (zh) 基于闭环振荡器的传感器接口电路
JP2013198253A (ja) Ｄｃ／ｄｃコンバータ
KR101624045B1 (ko) 저전압 스위치드 커패시터 적분기
JP6383272B2 (ja) 多入力積分回路、多入力δς変調器、およびａ／ｄ変換器
JP4856659B2 (ja) 半導体集積回路装置
KR101807990B1 (ko) 외부 클록에 관계없이 우수한 성능을 실현하는 디지털 아날로그 컨버터 및 이를 제어하는 방법
JP6132095B2 (ja) 信号変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant