CN108347168A - 一种时间宽度检测电路及其控制方法 - Google Patents

Abstract

本发明公开了一种时间宽度检测电路，通过对满足计时逻辑的信号进行采样，并根据其时间宽度输出对应的输出信号；该电路可用于开关电源中，与处理驱动波形的驱动调节电路并联使用，控制驱动电路输入的驱动信号；当输入信号Vin为计时信号逻辑且持续时间不超过设定时间，电容C1充电端电压将低于判定值，输出电路输出端将悬空，电路不会影响驱动调节电路是正常工作；当输入信号Vin为计时信号逻辑且充电时间超过设定时间，电容C1充电端电压将高于判定值，输出电路将输出低电平信号，关断驱动调节电路输出信号；电容C1充电端电压的判定值可调，设定时间可调；本发明电路损耗小，成本低，不会对电路正常设计造成负担。

Description

一种时间宽度检测电路及其控制方法

技术领域

本发明涉及一种时间宽度检测电路，特别涉及一种开关电源中处理驱动波形的驱动辅助电路。

背景技术

在非隔离式DC-DC降压变换器中，为了提高转换器的效率，通常采用同步整流管代替单向二极管。在电流经过同步整流管流向输出端时，同步整流管的导通能够代替单向二极管，消除单向二极管压降，起到同步整流的作用，但电流也能够经同步整流管从输出端反向流回变换器，即具有同步整流的降压变换器具有电流输出和电流消耗两种能力。

如图1所示为传统非隔离式DC-DC降压变换器，通常由输入端电容1、功率开关管2、储能电感3、续流二极管4及输出端电容5组成，这些器件以如图1所示的连接方式连接在输入电压Vin与输出电压Vo之间。功率开关管2为典型的电子开关，比如为一个MOSFET，该功率开关管受控于一个控制电路，比如为一个响应于输出电压Vo的PWM控制器(图中未给出)。当功率开关管2导通时，输出端电容5由输入电压Vin通过功率开关管2及储能电感3进行充电，得到低于输入电压Vin的输出电压Vo，当功率开关管2截止时，流经储能电感3的电流通过续流二极管4得以维持。

在储能电感3释放能量的过程中，由于续流二极管4存在二极管压降，为减小其损耗，通常采用功率MOS管代替二极管，在图1中如MOS管6所示，通常定义为同步整流管，其两端连接方式如图中虚线所示。在同步整流管6工作时，降低了续流二极管4两端的压降。与采用续流二极管4所不同的是，采用同步整流管6允许电流双向流动，即电流既可以从位置8流向位置7，又可以从位置7流向位置8，所以电路不允许功率开关管2与同步整流管6同时导通，这样会造成输入端对地短路。为了防止因功率开关管2与同步整流管6共通导致输入端Vin对地GND短路，同步整流管6通常采用与功率开关管2控制信号互补的控制信号进行驱动。

采用互补型驱动控制的DC-DC降压变换器中，通常在控制电路启动时，功率开关管2 驱动信号占空比从小增大，由于同步整流管6驱动电平与功率开关管驱动信号互补，在电路启动时同步整流管6的驱动信号会表现为持续较长时间的高电平。而通常应用于调节驱动电平的驱动调节电路典型电路如图2所示，图2电路主体结构是由电阻R与电容C构成的一个低通滤波器，通过延缓Vin驱动信号上升沿的爬升时间控制功率开关管2与同步整流管6不同时导通的时间，然而图2电路并未能去除同步整流管6的长时间高电平。当应用在给电池等储能设备供电场合中时，由于同步整流管6的驱动信号保持为持续的高电平，输出储能设备中的电压会经同步整流管6反向给储能电感3充电；由于持续时间长，持续增大的电流会烧坏同步整流管6，并在同步整流管6关断时，储能电感的电流会经功率开关管2反向流回至输入端Vin中，过大的电流会导致功率开关管2损坏。

当采用互补型驱动的具有同步整流功能的非隔离式DC-DC降压变换器应用在给电池、电容等储能设备充电场合，或在输出端电容5电压未下降为0V时重新启机，或因热插拔等任何能够导致同步整流管6持续导通状态现象存在时，都有导致电路损坏的风险。

发明内容

有鉴如此，本发明要解决的技术问题是：解决因同步整流管6持续导通引起的损坏问题，提供一种同步整流驱动电路，该电路能够限制同步整流管持续导通时间，即能够限制同步整流管反向电流的大小，以防止电路损坏。

本申请的发明构思为：提出一种时间宽度检测电路及其控制方法，应用框图如图3所示，并联于图2中的驱动调节电路，能够对驱动信号进行实时检测，并辅助驱动调节电路输出端的输出信号符合要求的驱动电压；当检测到驱动信号为超过设定时间的持续高电平时，输出电路输出低电平，将驱动信号拉低，使同步整流管关断；当检测到驱动信号为不超过设定时间的高电平时，输出电路悬空，驱动信号由驱动调节电路进行调节，控制同步整流管正常工作。

本发明本身只对启动过程或者其他情况下异常输出的长期高电平驱动信号或异常输出的大占空比驱动信号起关断作用，不影响正常工作时同步整流管的驱动信号。

本发明所述的一种时间宽度检测电路技术方案如下：

一种时间宽度检测电路，应用于包含有驱动调节电路的开关电源中，其特征在于：包括判断电路、充电电路、电容C1，放电电路及输出电路；

判断电路的输入端为时间宽度检测电路的输入端，判断电路的第一输出端连接充电电路的输入端，判断电路的第二输出端连接放电电路的输入端，充电电路的输出端、电容C1 的一端及放电电路的输出端相连接后连接至输出电路的输入端，电容C1的另一端接地，输出电路的输出端为时间宽度检测电路的输出端；

时间宽度检测电路的输入端连接驱动调节电路的输入端，时间宽度检测电路的输出端连接驱动调节电路的输出端；

判断电路对驱动调节电路输入端的输入信号进行电压采样，并判断输入信号是否为计时信号逻辑；

电容C1通过充电电路和放电电路实现在输入信号是计时信号逻辑时充电，在输入信号为非计时信号逻辑时放电；

电容C1同时还对输入信号是计时信号逻辑的持续时间进行计时；

输出电路依据电容C1一端电压的大小决定是否对驱动调节电路输出端的输出信号进行调节。

优选的，判断电路包括第一电阻、第二电阻及第一NPN三极管；第一电阻R1的一端为判断电路的输入端，第一电阻的另一端连接第一NPN三极管的基极；第二电阻的一端连接第一NPN三极管的集电极，连接点为判断电路的的第二输出端，第二电阻的另一端为判断电路的第一输出端；第一NPN三极管的发射极接地。

优选的，判断电路包括第一电阻、第二电阻及第一N-MOS管；第一电阻R1的一端为判断电路的输入端，第一电阻的另一端连接第一N-MOS管的栅极；第二电阻的一端连接第一N-MOS管的漏极，连接点为判断电路的的第二输出端，第二电阻的另一端为判断电路的第一输出端；第一N-MOS管的源极接地。

优选的，充电电路包括第一PNP三极管及第三电阻；第一PNP三极管的发射极连接供电电压，第一PNP三极管的基极为充电电路的输入端，第一PNP三极管的发射极连接第三电阻的一端；第三电阻的另一端为充电电路的输出端。

优选的，放电电路包括第一N-MOS管；第一N-MOS管的栅极为放电电路的输入端，第一N-MOS管的源极接地，第一N-MOS管的漏极为放电电路的输出端。

优选的，输出电路包括第四电阻、第五电阻及第二NPN三极管；第四电阻的一端为输出电路的输入端，第四电阻的另一端连接第二NPN三极管的基极；第五电阻的一端连接第二NPN三极管的基极，第五电阻的另一端接地；第二NPN三极管的发射极接地，第二NPN 三极管的集电极为时间宽度检测电路的输出端。

优选的，输出电路包括第四电阻、第五电阻、第六电阻、第七电阻、第一运放及第一二极管；第四电阻的一端为输出电路的输入端，第四电阻的另一端连接第一运放的反向输入端；第五电阻的一端连接第一运放的反向输入端，第五电阻的另一端接地；第六电阻的一端接地，第六电阻的另一端连接第一运放的同向输入端；第七电阻的一端连接供电电压，第七电阻的另一端连接第一运放的同向输入端；第一运放的输出端连接第一二极管的阴极；第一二极管的阳极为时间宽度检测电路的输出端。

优选的，时间宽度检测电路的地与外部供电装置、前后级电路共地。

本发明上述时间宽度检测电路的控制方法技术方案如下：

一种上述时间宽度检测电路的控制方法，其特征在于：

针对充电电路和放电电路的控制为：

当输入信号是计时信号逻辑时，控制充电电路工作，放电电路截止，此时电容C1处于充电状态；

当输入信号为非计时信号逻辑时，如果充电电路工作时的充电电流大于或等于放电电路工作时的放电电流，控制放电电路工作，充电电路截止，此时电容C1处于放电状态；如果充电电路工作时充电电流小于放电电路工作时的放电电流，控制放电电路工作，充电电路截止或继续工作均可，此时电容C1也处于放电状态；

针对输出电路的控制为：

当充电时间不超过设定时间时，电容C1一端的电压将低于判定值，控制输出电路不工作，输出电路无输出，从而不影响驱动调节电路的正常工作；

当充电时间超过设定时间，电容C1一端的电压将高于判定值，控制输出电路输出低电平信号，从而关断驱动调节电路输出端的输出信号。

与现有技术相比，本发明具有如下的显著效果：

1、本发明时间宽度检测电路当输入信号为计时信号逻辑且持续时间不超过设定时间，电容C1充电端电压将低于判定值，输出电路输出端将悬空，使得时间宽度检测电路不会影响驱动调节电路的正常工作；当输入信号为计时信号逻辑且充电时间超过设定时间，电容 C1充电端电压将高于判定值，输出电路将输出低电平信号，实现关断驱动调节电路输出端的输出信号。

2、当输入信号为计时信号逻辑时，本发明对信号的计时时间可调。

3、本发明本身损耗极低，成本低，不会对电路设计造成多余负担。

附图说明

图1为使用N-MOS管作同步整流管的传统非隔离式DC-DC降压变换器；

图2为传统的驱动调节电路；

图3为本发明的应用原理框图；

图4为本发明的原理框图；

图5为本发明第一实施例的应用原理图；

图6为本发明第一实施例的电路原理图；

图7为本发明第二实施例的电路原理图；

图8为本发明第三实施例的电路原理图；

图9为本发明第一实施例的电路测试波形图一；

图10为本发明第一实施例的电路测试波形图二；

图11为本发明第一实施例的电路测试波形图三。

具体实施方式

图4示出了原理框图，遵循上述初始的技术方案的连接关系。为了方便理解，将本发明时间宽度检测电路的控制方法的特征进行了重新梳理，针对输入信号Vin的不同信号逻辑及输入情况，本发明具有的3个特征如下：

特征1、供电装置正常工作，当输入信号Vin为计时信号逻辑，且充电时间超过设定时间时，电容C1充电端电压将高于判定值，输出电路将输出低电平信号，本发明时间宽度检测电路将实现关断驱动调节电路输出端的输出信号。

特征2、供电装置正常工作，当输入信号Vin为计时信号逻辑，且充电时间不超过设定时间时，电容C1充电端电压将低于判定值，输出电路输出端将悬空，本发明时间宽度检测电路将不会影响驱动调节电路的正常工作。

特征3、供电装置正常工作，输入信号Vin为计时信号逻辑时的计时时间可调。

第一实施例

本发明第一实施例的时间宽度检测电路应用原理图如图5，其中控制电路为互补型驱动控制的DC-DC降压变换器控制芯片，HD、LD分别为控制电路输出的对应功率开关管与同步整流管的驱动逻辑信号，在实施例中LD还为时间宽度检测电路与驱动调节电路并联电路的输入信号；驱动电路为增强控制电路驱动信号功率的功率放大电路，HI、LI为驱动电路的输入端，在实施例中LI为经过时间宽度检测电路与驱动调节电路并联电路处理后的输出信号，即为驱动电路输入端输入的驱动信号；HO、LO为驱动电路的输出端，分别为互补型驱动控制的DC-DC降压变换器中功率开关管与同步整流管的驱动信号。

针对每个电路模块，将图5中本发明的时间宽度检测电路单独绘制后如图6所示，包括判断电路、充电电路、电容C1、放电电路及输出电路，电路中各模块的组成及连接关系具体说明如下：

判断电路包括第一电阻R1、第二电阻R2及第一NPN三极管Q1；第一电阻R1的一端作为输入端连接输入信号Vin，第一电阻R1的另一端连接第一NPN三极管Q1的基极；第二电阻R2的一端连接第一NPN三极管Q1的集电极作为放电电路的输入端，第二电阻R2的另一端作为充电电路的输入端；第一NPN三极管Q1的发射极接地。

充电电路包括第一PNP三极管Q2及第三电阻R3；第一PNP三极管Q2的发射极连接供电电压Vcc，第一PNP三极管Q2的基极作为充电电路的输入端，第一PNP三极管Q2的发射极连接第三电阻R3的一端；第三电阻R3的另一端作为充电电路的输出端连接电容C1。

放电电路包括第一N-MOS管Q3；第一N-MOS管的栅极作为放电电路的输入端，第一N-MOS 管Q3的源极接地，第一N-MOS管Q3的漏极作为放电电路的输出端连接电容C1。

电容C1的一端连接充电电路的输出端及放电电路的输出端，电容C1的另一端接地。

输出电路包括第四电阻R4、第五电阻R5及第二NPN三极管Q4；第四电阻R4的一端作为输出电路的控制端，第四电阻R4的另一端连接第二NPN三极管Q4的基极；第五电阻R5 的一端连接第二NPN三极管Q4的基极，第五电阻R5的另一端接地；第二NPN三极管Q4的发射极接地，第二NPN三极管Q4的集电极作为时间宽度检测电路的输出端。

需要说明的是：在供电电源Vcc不变的情况下，本实施例中电容C1的充电时间基本由第三电阻R3与电容C1之间的时间常数决定；电容C1一端电压作为计时结果判断信号，输出电路通过判断电容充电端电压决定是否关断驱动调节电路输出。

图9是第一实施例启机过程时间宽度检测电路结合驱动调节电路对输入信号Vin进行调节的全过程波形图，当输入信号Vin为低电平信号，本发明的时间宽度检测电路不计时，电容C1不存储电能，时间宽度检测电路输出端悬空；当输入信号Vin持续高电平信号开始时，本发明的时间宽度检测电路开始计时，电容C1充电时间未到设定时间时，时间宽度检测电路输出端悬空无输出，驱动调节电路正常输出脉冲信号；当输入信号Vin持续高电平信号超过电容C1充电时间的设定时间时，本发明的时间宽度检测电路输出低电平，关断驱动调节电路输出；当输入信号恢复为正常脉宽的周期信号时，本发明的时间宽度检测电路不起作用，驱动调节电路正常工作。

下面结合图6、图10、图11对本发明的工作过程详细说明如下：

针对特征1：供电装置正常工作，当输入信号Vin为计时信号逻辑，且充电时间超过设定时间时，电容C1充电端电压将高于判定值，输出电路将输出低电平信号，本发明时间宽度检测电路将实现关断驱动调节电路输出端的输出信号。

供电装置正常工作，当输入信号Vin为高电平计时信号时，第一NPN三极管Q1饱和导通，将第一PNP三极管Q2基极电压被下拉，使得第一PNP三极管Q2饱和导通，充电电路工作；同时第一N-MOS管Q3截止，放电电路截止；电容C1开始充电；当计时信号持续时间(即电容C1的充电时间)超过设定时间，电容C1充电端电压将高于判定值，第二NPN 三极管Q4饱和导通，输出电路输出低电平信号，驱动调节电路输出端的输出信号电压被下拉，驱动调节电路输出端的输出信号被关断；如图10所示，当输入信号Vin(即LD波形显示信号)为高于设定时间的持续高电平时，超过设定时间的区间时间宽度检测电路持续输出低电平信号(如LI波形显示信号)，使得驱动电路输出端的输出信号为低电平信号(即 LO波形显示信号)。

当输入信号Vin为低电平非计时信号时，第一PNP三极管Q2截止，第一N-MOS管Q3饱和导通，充电电路截止，放电电路开始工作，电容C1放电，当放电能量远低于充电能量，第二NPN三极管Q4继续饱和导通，输出电路输出端电压持续被下拉，驱动调节电路输出端的输出信号继续关断；如图11前半部分波形所示，当输入信号Vin(即LD波形显示信号) 为异常大占空比的周期驱动信号，持续高电平时间高于设定时间，且低电平时间远远小于高电平时间时，当放电能量远低于充电能量，输出电路输出端的输出信号持续被下拉(如 LI波形显示信号)，使得后级驱动调节电路输出端的输出信号为低电平信号(即LO波形显示信号)。

针对特征2：供电装置正常工作，当输入信号Vin为计时信号逻辑，且持充电时间不超过设定时间时，电容C1充电端电压将低于判定值，输出电路输出端将悬空，本发明时间宽度检测电路将不会影响正常驱动调节电路的正常工作。

供电装置正常工作，当输入信号Vin为高电平计时信号时，第一NPN三极管Q1饱和导通，将第一PNP三极管Q2基极电压被下拉，使得第一PNP三极管Q2饱和导通，充电电路工作；同时第一N-MOS管Q3截止，放电电路截止；电容C1开始充电；当计时信号持续时间不超过设定时间，电容C1充电端电压低于判定值时，第二NPN三极管Q4截止，输出电路不动作，输出电路输出端悬空，不影响外接驱动调节电路正常工作；当输入信号Vin为低电平非计时信号，第一PNP三极管Q2截止，第一N-MOS管Q3饱和导通，充电电路截止，放电电路开始工作，电容C1放电，第二NPN三极管Q4继续截止，输出电路输出端继续悬空，外接驱动调节电路仍然正常工作。

如图11后半部分波形所示，当输入信号Vin(即LD波形显示信号)为持续高电平时间低于设定时间的周期信号，且低电平时间足够电容C1放电时间时，电容C1每个周期不存储能量，输出电路输出端持续悬空，不影响驱动调节电路正常输出信号(如LI波形显示信号)，使得后级驱动调节电路输出端正常输出信号(即LO波形显示信号)。

针对特征3：供电装置正常工作，输入信号Vin为计时信号逻辑时的计时时间可调。

当输入信号Vin为高电平计时信号，充电电路开始对电容C1充电，充电时间由第三电阻R3的阻值与第一电容C1的容值共同决定。

第二实施例

在第一实施例的基础上，将输出电路进行改动可得到本发明的第二实施例，下面附图7 对第二实施例与第一实施例的特征区别进行具体说明如下：

本发明所述的判断电路、充电电路、电容C1、放电电路组成及其连接情况与第一实施例一致。

输出电路包括第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第一运放U1A及第一二极管D1；第四电阻R4一端连接电容C1的一端，第四电阻R4另一端连接第一运放U1A反向输入端；第五电阻R5一端连接第一运放U1A反向输入端，第五电阻R5另一端接地；第六电阻R6一端接地，第六电阻R6另一端连接第一运放U1A同向输入端；第七电阻R7一端连接供电电压VCC，第七电阻R7另一端连接连接第一运放U1A同向输入端；第一运放U1A 输出端连接第一二极管D1的阴极；第一二极管D1的阳极作为时间宽度检测电路的输出端 Vo。

下面结合图7对本发明的工作过程差异说明如下：

电容C1一端的电压经过第四电阻R4及第五电阻R5分压后作为第一运放U1A反向输入端的输入信号，第七电阻R7及第六电阻R6对供电电压VCC进行分压作为第一运放U1A同向输入端的输入信号，当输入信号Vin为高电平计时信号时且持续时间超过设定时间时，第一运放U1A的反向输入信号高于同向基准电压，第一运放U1A输出低电平，将驱动调节电路输出端的输出信号电压拉低；当输入信号Vin为高电平计时信号且持续时间低于设定时间时，第一运放U1A的反向输入信号低于同向基准电压，第一运放U1A的输出高电平，第一二极管D1截止，输出端悬空。

第三实施例

在第一实施例的基础上，将输出电路进行改动可得到本发明的第二实施例，下面附图8 对第三实施例与第一实施例的特征区别进行具体说明如下：

本发明所述的判断电路、充电电路、电容C1及输出电路组成及其连接情况与第一实施例一致。

将第一实施例中放电电路所用的N-MOS管换为放大倍数β大于第一PNP三极管的NPN 三极管，可得到本专利的第三实施例。

下面结合图8对本发明的工作过程差异说明如下：

当判断电路判断输入信号Vin为非计时信号逻辑时，第一NPN三极管截止；由于放电电路换作NPN三极管，其基极在工作过程保持一定的基极电流，并且第一NPN三极管截止，第一PNP三极管的基极电流与放电电路所用的NPN三极管的基极电流一致，充电电路持续工作；由于所选取NPN三极管放大倍数β大于第一PNP三极管，充电电路工作时充电电流小于所述放电电路放电电流，电容C1放电，输出电路的输出电压Vo跟随电容C1一端的电压进行调节，电路性能与第一实施例一致。

此外，还可以将第一NPN三极管Q1直接换成N-MOS管，也可以实现采样计时信号的作用，这是本领域的技术人员容易实现的，在此不赘述。

以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为本发明的限制，在本发明图4原理框图的基础上，对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出另外的改进及润饰，这些改进及润饰也在本发明的保护范围，这里不再用实施例赘述，本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种时间宽度检测电路，应用于包含有驱动调节电路的开关电源中，其特征在于：包括判断电路、充电电路、电容C1，放电电路及输出电路；

判断电路的输入端为时间宽度检测电路的输入端，判断电路的第一输出端连接充电电路的输入端，判断电路的第二输出端连接放电电路的输入端，充电电路的输出端、电容C1的一端及放电电路的输出端相连接后连接至输出电路的输入端，电容C1的另一端接地，输出电路的输出端为时间宽度检测电路的输出端；

时间宽度检测电路的输入端连接驱动调节电路的输入端，时间宽度检测电路的输出端连接驱动调节电路的输出端；

判断电路对驱动调节电路输入端的输入信号进行电压采样，并判断输入信号是否为计时信号逻辑；

电容C1通过充电电路和放电电路实现在输入信号是计时信号逻辑时充电，在输入信号为非计时信号逻辑时放电；

电容C1同时还对输入信号是计时信号逻辑的持续时间进行计时；

输出电路依据电容C1一端电压的大小决定是否对驱动调节电路输出端的输出信号进行调节。

2.根据权利要求1所述的时间宽度检测电路，其特征在于：判断电路包括第一电阻、第二电阻及第一NPN三极管；第一电阻R1的一端为判断电路的输入端，第一电阻的另一端连接第一NPN三极管的基极；第二电阻的一端连接第一NPN三极管的集电极，连接点为判断电路的的第二输出端，第二电阻的另一端为判断电路的第一输出端；第一NPN三极管的发射极接地。

3.根据权利要求1所述的时间宽度检测电路，其特征在于：判断电路包括第一电阻、第二电阻及第一N-MOS管；第一电阻R1的一端为判断电路的输入端，第一电阻的另一端连接第一N-MOS管的栅极；第二电阻的一端连接第一N-MOS管的漏极，连接点为判断电路的的第二输出端，第二电阻的另一端为判断电路的第一输出端；第一N-MOS管的源极接地。

4.根据权利要求1所述的时间宽度检测电路，其特征在于：充电电路包括第一PNP三极管及第三电阻；第一PNP三极管的发射极连接供电电压，第一PNP三极管的基极为充电电路的输入端，第一PNP三极管的发射极连接第三电阻的一端；第三电阻的另一端为充电电路的输出端。

5.根据权利要求1所述的时间宽度检测电路，其特征在于：放电电路包括第一N-MOS管；第一N-MOS管的栅极为放电电路的输入端，第一N-MOS管的源极接地，第一N-MOS管的漏极为放电电路的输出端。

6.根据权利要求1所述的时间宽度检测电路，其特征在于：输出电路包括第四电阻、第五电阻及第二NPN三极管；第四电阻的一端为输出电路的输入端，第四电阻的另一端连接第二NPN三极管的基极；第五电阻的一端连接第二NPN三极管的基极，第五电阻的另一端接地；第二NPN三极管的发射极接地，第二NPN三极管的集电极为时间宽度检测电路的输出端。

7.根据权利要求1所述的时间宽度检测电路，其特征在于：输出电路包括第四电阻、第五电阻、第六电阻、第七电阻、第一运放及第一二极管；第四电阻的一端为输出电路的输入端，第四电阻的另一端连接第一运放的反向输入端；第五电阻的一端连接第一运放的反向输入端，第五电阻的另一端接地；第六电阻的一端接地，第六电阻的另一端连接第一运放的同向输入端；第七电阻的一端连接供电电压，第七电阻的另一端连接第一运放的同向输入端；第一运放的输出端连接第一二极管的阴极；第一二极管的阳极为时间宽度检测电路的输出端。

8.根据权利要求1所述的时间宽度检测电路，其特征在于：时间宽度检测电路的地与外部供电装置、前后级电路共地。

9.一种权利要求1至8任一项时间宽度检测电路的控制方法，其特征在于：

针对充电电路和放电电路的控制为：

当输入信号是计时信号逻辑时，控制充电电路工作，放电电路截止，此时电容C1处于充电状态；

当输入信号为非计时信号逻辑时，如果充电电路工作时的充电电流大于或等于放电电路工作时的放电电流，控制放电电路工作，充电电路截止，此时电容C1处于放电状态；如果充电电路工作时充电电流小于放电电路工作时的放电电流，控制放电电路工作，充电电路截止或继续工作均可，此时电容C1也处于放电状态；

针对输出电路的控制为：

当充电时间不超过设定时间时，电容C1一端的电压将低于判定值，控制输出电路不工作，输出电路无输出，从而不影响驱动调节电路的正常工作；

当充电时间超过设定时间，电容C1一端的电压将高于判定值，控制输出电路输出低电平信号，从而关断驱动调节电路输出端的输出信号。