CN108335681A - 一种用于薄膜晶体管的防静电单元、驱动电路及显示装置 - Google Patents

一种用于薄膜晶体管的防静电单元、驱动电路及显示装置 Download PDF

Info

Publication number
CN108335681A
CN108335681A CN201810148674.4A CN201810148674A CN108335681A CN 108335681 A CN108335681 A CN 108335681A CN 201810148674 A CN201810148674 A CN 201810148674A CN 108335681 A CN108335681 A CN 108335681A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
pole
antistatic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810148674.4A
Other languages
English (en)
Other versions
CN108335681B (zh
Inventor
杨海鹏
王登峰
戴珂
周茂秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810148674.4A priority Critical patent/CN108335681B/zh
Publication of CN108335681A publication Critical patent/CN108335681A/zh
Application granted granted Critical
Publication of CN108335681B publication Critical patent/CN108335681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Abstract

本发明公开了一种用于薄膜晶体管的防静电单元、驱动电路及显示装置，属于液晶显示相关技术领域。其中，所述用于薄膜晶体管的防静电单元中，所述薄膜晶体管的第一极与输入端之间或者所述薄膜晶体管的栅极与第一极或第二极之间设置有防静电单元，用于保护所述薄膜晶体管不受到静电破坏；其中，所述薄膜晶体管的第一极为源极或漏极，所述薄膜晶体管的第二极为对应的漏极或源极；所述输入端为静电发生端。本申请所述防静电单元能够消除静电对相应薄膜晶体管带来的损坏，进而保证显示质量、提高产品良率。

Description

一种用于薄膜晶体管的防静电单元、驱动电路及显示装置
技术领域
本发明涉及液晶显示相关技术领域，特别是指一种用于薄膜晶体管的防静电单元、驱动电路及显示装置。
背景技术
当前随着手机、平板等显示设备的飞速发展与普及，液晶显示技术也不断飞速发展，其控制的精细度也越来越精细，控制要求同时相应提高。其中，在液晶显示相关设备中较为常用的就是TFT(Thin Film Transistor，薄膜晶体管)，但是基于相关电路中所需要的位置、体积以及功能需求的不同，在同一设备中的薄膜晶体管的尺寸也各不相同，而基于相关设备在生产制备、组装或者使用的过程中某些位置容易出现静电，而对于尺寸较小的薄膜晶体管来说，难以抵抗大静电带来的冲击，容易使得薄膜晶体管烧穿进而造成相关设备的损毁。例如：目前使用的12T1C GOA架构，如图1所示，STV0(帧信号起始端或输入端)的长度是Panel(面板)宽带的大小，在这么长的线上工艺中很容易积累静电，而与STV0信号(即input信号)直接连接的薄膜晶体管只有M1或M13，而M13管设计值一般都很小，所以抗静电能力差，容易发生ESD(静电释放)，这样将会使得产品良率下降，使得产品出现显示异常。
因此，在实现本申请的过程中，发明人发现现有技术至少存在以下缺陷：当前设备中存在抗静电能力弱的薄膜晶体管，在设备出现静电尤其是大静电时，容易出现烧穿损毁现象，影响设备的显示或者产品良率。
发明内容
有鉴于此，本发明的目的在于提出一种用于薄膜晶体管的防静电单元、驱动电路及显示装置，能够消除静电对相应薄膜晶体管带来的损坏，进而保证显示质量、提高产品良率。
基于上述目的本发明提供的一种用于薄膜晶体管的防静电单元，所述薄膜晶体管的第一极与输入端之间或者所述薄膜晶体管的栅极与第一极或第二极之间设置有防静电单元，用于保护所述薄膜晶体管不受到静电破坏；其中，所述薄膜晶体管的第一极为源极或漏极，所述薄膜晶体管的第二极为对应的漏极或源极；所述输入端为静电发生端。
可选的，所述防静电单元包括第一薄膜晶体管；所述第一薄膜晶体管的栅极与所述第一薄膜晶体管的第一极连接；所述第一薄膜晶体管的第一极连接到输入端，所述第一薄膜晶体管的第二极连接到所述薄膜晶体管的第一极；其中，所述第一薄膜晶体管的第一极为源极或漏极，所述第一薄膜晶体管的第二极为对应的漏极或源极。
可选的，所述防静电单元还包括第二薄膜晶体管；所述第二薄膜晶体管的栅极与所述第二薄膜晶体管的第一极连接；所述第二薄膜晶体管的第一极与所述薄膜晶体管的第二极连接；所述第二薄膜晶体管的第二极连接到输出端；所述第二薄膜晶体管的第一极为源极或漏极，所述第二薄膜晶体管的第二极为对应的漏极或源极。
可选的，所述防静电单元设置有多个串联设置的第二薄膜晶体管。
可选的，所述防静电单元设置有多个串联设置的第一薄膜晶体管。
可选的，所述防静电单元包括第三薄膜晶体管；所述第三薄膜晶体管的栅极与所述薄膜晶体管的栅极连接；所述第三薄膜晶体管的第一极与所述薄膜晶体管的第一极或第二极连接；所述第三薄膜晶体管的第二极为浮接状态；所述第三薄膜晶体管的第一极为源极或漏极，所述第三薄膜晶体管的第二极为对应的漏极或源极。
可选的，所述防静电单元还包括第四薄膜晶体管；所述第四薄膜晶体管的栅极与所述薄膜晶体管的栅极连接；所述第四薄膜晶体管的第一极与所述薄膜晶体管对应的第二极或第一极连接；所述第四薄膜晶体管的第二极为浮接状态；所述第四薄膜晶体管的第一极为源极或漏极，所述第四薄膜晶体管的第二极为对应的漏极或源极。
可选的，所述防静电单元设置有多个并联设置的第三薄膜晶体管；
和/或，所述防静电单元设置有多个并联设置的第四薄膜晶体管。
本申请还提供了一种驱动电路，所述驱动电路包括至少一个如上述任一项所述的用于薄膜晶体管的防静电单元。
本申请还提供了一种显示装置，所述显示装置包括所述的驱动电路。
从上面所述可以看出，本发明提供的用于薄膜晶体管的防静电单元、驱动电路及显示装置，通过在薄膜晶体管于静电发生端之间设置防静电单元，使得静电首先通过防静电单元而不会直接对薄膜晶体管造成损害，同时又不影响薄膜晶体管的正常工作时的信号传输，或者在所述薄膜晶体管的栅极与源漏极中的一个连接防静电单元，使得通过栅极连接所述防静电单元能够给薄膜晶体管起到分散电厂强度的作用，进而提高抗静电能力，也即能够避免静电损害。因此，本申请所述防静电单元能够消除静电对相应薄膜晶体管带来的损坏，进而保证显示质量、提高产品良率。
附图说明
图1为现有技术中一种GOA架构示意图；
图2为本发明提供的防静电单元第二个实施例的结构示意图一；
图3为本发明提供的防静电单元第二个实施例的结构示意图二；
图4为本发明提供的防静电单元第三个实施例的结构示意图一；
图5为本发明提供的防静电单元第三个实施例的结构示意图二；
图6为本发明提供的防静电单元第三个实施例的结构示意图三。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
实施例一，
针对于当前技术中薄膜晶体管容易由于静电作用而产生损坏的问题，尤其是对于如图1所示的应用于GOA驱动电路中的薄膜晶体管来说，基于结构位置等考虑，薄膜晶体管的尺寸通常设计的比较小，一般是＜100nm，图1中的薄膜晶体管M13的一侧与Input信号连接，另一侧连接到PU(上拉节点)，栅极连在CLKB(时钟信号)上，由此，如果input输入端出现大静电导致该薄膜晶体管M13出现损坏，将会使得整个驱动电路无法工作，因此需要解决这一类抗静电能力弱的薄膜晶体管的抗静电问题。
需要说明的是，虽然本申请以图1中的薄膜晶体管M13引出相应的问题，但是实际上本申请所提出的防静电单元适用于任何具有防静电需求的薄膜晶体管，也即本申请并不限制薄膜晶体管的应用环境和位置关系。
基于以上分析，在本申请一个可选的实施例中，为了对目标薄膜晶体管进行防静电设计，需要针对静电的特点进行相应的设计，申请人经过研究认为，一方面可以基于静电的直接破坏性，在静电发送端与薄膜晶体管之间设置一个防静电单元，使得出现静电时将首先作用于防静电单元而不会对目标薄膜晶体管造成损坏，而防静电单元在正常工作时能够起到良好的导通作用，不影响目标薄膜晶体管正常工作。另一方面，还可以通过在目标薄膜晶体管的栅极位置与源漏极中的至少一个之间设置一个防静电单元使得通过栅极的传递，所述防静电单元能够为目标薄膜晶体管分散静电带来的电场强度，进而增强目标薄膜晶体管的抗静电能力，同时，所述防静电单元不影响目标薄膜晶体管正常工作。由此得到本申请的一个设计方案为，提出一种用于薄膜晶体管的防静电单元，所述薄膜晶体管的第一极与输入端之间或者所述薄膜晶体管的栅极与第一极或第二极之间设置有防静电单元，用于保护所述薄膜晶体管不受到静电破坏；其中，所述薄膜晶体管的第一极为源极或漏极，所述薄膜晶体管的第二极为对应的漏极或源极；所述输入端为静电发生端。
由上述实施例可知，本申请提出的用于薄膜晶体管的防静电单元通过在薄膜晶体管于静电发生端之间设置防静电单元，使静电首先通过防静电单元而不会直接对薄膜晶体管造成损害，同时又不影响薄膜晶体管的正常工作时的信号传输，或者在所述薄膜晶体管的栅极与源漏极中的一个连接防静电单元，使得通过栅极连接所述防静电单元能够给薄膜晶体管起到分散电厂强度的作用，进而提高抗静电能力，也即能够避免静电损害。因此，本申请所述防静电单元能够消除静电对相应薄膜晶体管带来的损坏，进而保证显示质量、提高产品良率。
需要说明的是，上述两种设计既可以单独使用，也可以同时使用，同时使用能够进一步提高防静电的效果。
实施例二，
参照图2所示，为本发明提供的防静电单元第二个实施例的结构示意图一。由图可知，目标薄膜晶体管，即所述薄膜晶体管1在正常情况下，所述薄膜晶体管1的第一极11对应连接到输入端，所述薄膜晶体管1的第二极12对应连接到输出端，所述薄膜晶体管1的栅极13对应连接到相应的控制端，例如，参考图1可知，所述薄膜晶体管的第一极11连接到input输入信号，所述薄膜晶体管的第二极12连接到上拉节点，所述薄膜晶体管的栅极13连接到CLKB时钟信号。基于input输入信号容易出现静电，所以需要对所述薄膜晶体管1进行改善。本申请通过在所述薄膜晶体管1的第一极与输入端之间增加防静电单元来实现防静电作用。具体的，所述防静电单元包括第一薄膜晶体管2；所述第一薄膜晶体管2的栅极23与所述第一薄膜晶体管2的第一极11连接；所述第一薄膜晶体管2的第一极21连接到输入端，所述第一薄膜晶体管的第二极22连接到所述薄膜晶体管的第一极11；其中，所述第一薄膜晶体管的第一极21为源极或漏极，所述第一薄膜晶体管的第二极22为对应的漏极或源极。这样，正常工作时，所述第一薄膜晶体管2作为一个二极管能够将输入端对应的信号输入到目标薄膜晶体管中，而当输入端出现大静电时，将会首先烧穿所述第一薄膜晶体管2，进而保护目标薄膜晶体管1不受损害，同时烧穿的所述第一薄膜晶体管2将会作为导线，进行正常的信号传递。
参照图3所示，为本发明提供的防静电单元第二个实施例的结构示意图二。由图可知，所述防静电单元还包括第二薄膜晶体管3；所述第二薄膜晶体管3的栅极33与所述第二薄膜晶体管3的第一极31连接；所述第二薄膜晶体管的第一极31与所述薄膜晶体管的第二极12连接；所述第二薄膜晶体管的第二极32连接到输出端；所述第二薄膜晶体管的第一极31为源极或漏极，所述第二薄膜晶体管的第二极32为对应的漏极或源极。这样，通过在目标薄膜晶体管的两端均增加具有防静电作用的薄膜晶体管，使得目标薄膜晶体管的输出端出现静电时，也能够起到防静电作用，更加全面的保护目标薄膜晶体管。
在本申请一些可选的实施例中，所述防静电单元设置有多个串联设置的第二薄膜晶体管，和/或，所述防静电单元设置有多个串联设置的第一薄膜晶体管。基于上述实施例中的第一薄膜晶体管或第二薄膜晶体管形成的防静电单元只能起到一次防静电作用，所以本申请提出还可以设置串联的多个第一薄膜晶体管或第二薄膜晶体管，实现多次防静电效果。
实施例三，
参照图4所示，为本发明提供的防静电单元第三个实施例的结构示意图一；图5为本发明提供的防静电单元第三个实施例的结构示意图二。由图可知，所述防静电单元包括第三薄膜晶体管4；所述第三薄膜晶体管的栅极43与所述薄膜晶体管的栅极13连接；所述第三薄膜晶体管的第一极41与所述薄膜晶体管的第一极11或第二极12连接；所述第三薄膜晶体管的第二极42为浮接状态；所述第三薄膜晶体管的第一极41为源极或漏极，所述第三薄膜晶体管的第二极42为对应的漏极或源极。这样，无论是目标薄膜晶体管的输入端还是输出端出现静电，通过所述薄膜晶体管的栅极13连接防静电单元均能够起到分散电场强度，提高抗静电能力的作用。
参照图6所示，为本发明提供的防静电单元第三个实施例的结构示意图三。所述防静电单元还包括第四薄膜晶体管5；所述第四薄膜晶体管的栅极53与所述薄膜晶体管的栅极13连接；所述第四薄膜晶体管的第一极51与所述薄膜晶体管对应的第二极12或第一极11连接；所述第四薄膜晶体管的第二极52为浮接状态；所述第四薄膜晶体管的第一极51为源极或漏极，所述第四薄膜晶体管的第二极52为对应的漏极或源极。这样，通过在目标薄膜晶体管的两端均设置具有防静电作用的薄膜晶体管，能够进一步提高防静电的效果。
在本申请一些可选的实施例中，所述防静电单元设置有多个并联设置的第三薄膜晶体管；和/或，所述防静电单元设置有多个并联设置的第四薄膜晶体管。这样，通过设置多个并联的第三薄膜晶体管或第四薄膜晶体管，能够使得给静电带来的电场更加分散，也即进一步提高防静电效果。
实施例四，
在本申请一些可选的实施例中，还提供了一种驱动电路，所述驱动电路包括至少一个上述任一项实施例所述的用于薄膜晶体管的防静电单元。
在本申请一些可选的实施例中，还提供了一种显示装置，所述显示装置包括所述驱动电路。
基于上述驱动电路或显示装置中同样包含有防静电单元，因此具有同样的防静电效果，本实施例不再重复赘述。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明它们没有在细节中提供。
另外，为简化说明和讨论，并且为了不会使本发明难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本发明难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本发明的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本发明的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本发明。因此，这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本发明的具体实施例对本发明进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。
本发明的实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本发明的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种用于薄膜晶体管的防静电单元，其特征在于，所述薄膜晶体管的第一极与输入端之间或者所述薄膜晶体管的栅极与第一极或第二极之间设置有防静电单元，用于保护所述薄膜晶体管不受到静电破坏；其中，所述薄膜晶体管的第一极为源极或漏极，所述薄膜晶体管的第二极为对应的漏极或源极；所述输入端为静电发生端。
2.根据权利要求1所述的防静电单元，其特征在于，所述防静电单元包括第一薄膜晶体管；所述第一薄膜晶体管的栅极与所述第一薄膜晶体管的第一极连接；所述第一薄膜晶体管的第一极连接到输入端，所述第一薄膜晶体管的第二极连接到所述薄膜晶体管的第一极；其中，所述第一薄膜晶体管的第一极为源极或漏极，所述第一薄膜晶体管的第二极为对应的漏极或源极。
3.根据权利要求2所述的防静电单元，其特征在于，所述防静电单元还包括第二薄膜晶体管；所述第二薄膜晶体管的栅极与所述第二薄膜晶体管的第一极连接；所述第二薄膜晶体管的第一极与所述薄膜晶体管的第二极连接；所述第二薄膜晶体管的第二极连接到输出端；所述第二薄膜晶体管的第一极为源极或漏极，所述第二薄膜晶体管的第二极为对应的漏极或源极。
4.根据权利要求3所述的防静电单元，其特征在于，所述防静电单元设置有多个串联设置的第二薄膜晶体管。
5.根据权利要求2-4任一项所述的防静电单元，其特征在于，所述防静电单元设置有多个串联设置的第一薄膜晶体管。
6.根据权利要求1所述的防静电单元，其特征在于，所述防静电单元包括第三薄膜晶体管；所述第三薄膜晶体管的栅极与所述薄膜晶体管的栅极连接；所述第三薄膜晶体管的第一极与所述薄膜晶体管的第一极或第二极连接；所述第三薄膜晶体管的第二极为浮接状态；所述第三薄膜晶体管的第一极为源极或漏极，所述第三薄膜晶体管的第二极为对应的漏极或源极。
7.根据权利要求6所述的防静电单元，其特征在于，所述防静电单元还包括第四薄膜晶体管；所述第四薄膜晶体管的栅极与所述薄膜晶体管的栅极连接；所述第四薄膜晶体管的第一极与所述薄膜晶体管对应的第二极或第一极连接；所述第四薄膜晶体管的第二极为浮接状态；所述第四薄膜晶体管的第一极为源极或漏极，所述第四薄膜晶体管的第二极为对应的漏极或源极。
8.根据权利要求7所述的防静电单元，其特征在于，所述防静电单元设置有多个并联设置的第三薄膜晶体管；
和/或，所述防静电单元设置有多个并联设置的第四薄膜晶体管。
9.一种驱动电路，其特征在于，所述驱动电路包括至少一个如权利要求1-8任一项所述的用于薄膜晶体管的防静电单元。
10.一种显示装置，其特征在于，所述显示装置包括权利要求9所述的驱动电路。
CN201810148674.4A 2018-02-13 2018-02-13 一种用于薄膜晶体管的防静电单元、驱动电路及显示装置 Active CN108335681B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810148674.4A CN108335681B (zh) 2018-02-13 2018-02-13 一种用于薄膜晶体管的防静电单元、驱动电路及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810148674.4A CN108335681B (zh) 2018-02-13 2018-02-13 一种用于薄膜晶体管的防静电单元、驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN108335681A true CN108335681A (zh) 2018-07-27
CN108335681B CN108335681B (zh) 2021-05-25

Family

ID=62929640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810148674.4A Active CN108335681B (zh) 2018-02-13 2018-02-13 一种用于薄膜晶体管的防静电单元、驱动电路及显示装置

Country Status (1)

Country Link
CN (1) CN108335681B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760433A (en) * 1986-01-31 1988-07-26 Harris Corporation ESD protection transistors
CN1213879A (zh) * 1997-09-26 1999-04-14 精工电子工业株式会社 保护电路和采用该保护电路的电路
CN1501561A (zh) * 2002-11-15 2004-06-02 华邦电子股份有限公司 快速触发的静电保护电路及其方法
CN1614779A (zh) * 2003-11-05 2005-05-11 三洋电机株式会社 静电破坏保护装置
CN101383507A (zh) * 2007-09-03 2009-03-11 和舰科技(苏州)有限公司 一种静电放电防护电路
CN103185845A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 静电放电保护装置的检测电路及检测方法
CN206040646U (zh) * 2016-04-26 2017-03-22 京东方科技集团股份有限公司 静电防护与测试复合单元、阵列基板以及显示装置
CN106611762A (zh) * 2017-01-11 2017-05-03 京东方科技集团股份有限公司 静电保护电路、方法和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760433A (en) * 1986-01-31 1988-07-26 Harris Corporation ESD protection transistors
CN1213879A (zh) * 1997-09-26 1999-04-14 精工电子工业株式会社 保护电路和采用该保护电路的电路
CN1501561A (zh) * 2002-11-15 2004-06-02 华邦电子股份有限公司 快速触发的静电保护电路及其方法
CN1614779A (zh) * 2003-11-05 2005-05-11 三洋电机株式会社 静电破坏保护装置
CN101383507A (zh) * 2007-09-03 2009-03-11 和舰科技(苏州)有限公司 一种静电放电防护电路
CN103185845A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 静电放电保护装置的检测电路及检测方法
CN206040646U (zh) * 2016-04-26 2017-03-22 京东方科技集团股份有限公司 静电防护与测试复合单元、阵列基板以及显示装置
CN106611762A (zh) * 2017-01-11 2017-05-03 京东方科技集团股份有限公司 静电保护电路、方法和显示装置

Also Published As

Publication number Publication date
CN108335681B (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
US11296125B2 (en) Array substrate and display panel
CN102967973B (zh) 一种静电放电保护电路及驱动方法和显示面板
KR101950943B1 (ko) 정전 보호 회로를 가지는 표시 장치 및 그것의 제조 방법
CN104008738B (zh) 显示面板与栅极驱动器
US8179644B2 (en) Two-way electrostatic discharge protection circuit
CN107507827A (zh) 显示面板的静电保护电路及显示面板
CN106356033A (zh) 关机放电电路、方法、显示模组和显示装置
CN102867491A (zh) 一种液晶面板驱动电路及方法、显示装置
CN101493615B (zh) 薄膜晶体管液晶显示器的驱动装置
CN104485058B (zh) 一种测试电路、阵列基板及显示装置
CN104392685A (zh) 阵列基板、显示面板和极性反转驱动方法
CN104793366A (zh) 经亮点修复后的液晶面板及其亮点修复方法
CN105679266B (zh) 关机用电路、外围驱动装置和液晶面板
CN104570417A (zh) 一种液晶显示屏和电子设备
CN103034007A (zh) 显示器及其驱动方法、显示装置
CN107272237A (zh) 三薄膜晶体管结构的液晶显示器及显示装置
WO2020107771A1 (zh) 防止esd器件漏电的测试电路及显示面板
CN106652869A (zh) 用于显示面板的控制电路、驱动方法和显示装置
CN108335681A (zh) 一种用于薄膜晶体管的防静电单元、驱动电路及显示装置
WO2021174628A1 (zh) 显示装置及电子设备
CN110286536A (zh) 屏幕检测电路、阵列基板及显示面板
CN106909010B (zh) 一种静电防止电路、阵列基板及显示装置
US9287838B2 (en) High slew rate operational amplifier and operating method thereof
CN205793589U (zh) 一种静电保护电路、显示面板及显示装置
CN105785239B (zh) Esd测试装置及esd测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant