CN108334428A - 一种系统功能的并行测试方法 - Google Patents

一种系统功能的并行测试方法 Download PDF

Info

Publication number
CN108334428A
CN108334428A CN201711325248.5A CN201711325248A CN108334428A CN 108334428 A CN108334428 A CN 108334428A CN 201711325248 A CN201711325248 A CN 201711325248A CN 108334428 A CN108334428 A CN 108334428A
Authority
CN
China
Prior art keywords
test
interface
item
system function
optimization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711325248.5A
Other languages
English (en)
Other versions
CN108334428B (zh
Inventor
刘慧婕
王可
李岩
候俊马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN201711325248.5A priority Critical patent/CN108334428B/zh
Publication of CN108334428A publication Critical patent/CN108334428A/zh
Application granted granted Critical
Publication of CN108334428B publication Critical patent/CN108334428B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test

Abstract

本发明公开了一种系统功能的并行测试方法，具体包括以下步骤：（1）分解优化测试项，形成相对独立的测试项；（2）接口分配；（3）接口的动态调整；（4）待所有测试项完成后，将测试结果统一上报给上位机或其他测试终端。该方法采用两个类型的接口进行并行测试，解决了串行测试需要等待测试完成才能进行下一项测试的问题。根据实际系统功能进行测试项的分解与优化，使各个接口尽可能进行独立的测试，而不存在同步或资源约束问题，提高了测试效率，缩短系统功能测试所需的时间。

Description

一种系统功能的并行测试方法
技术领域
本发明属于系统功能测试领域，具体是一种系统功能的并行测试方法。
背景技术
对于整个设备或者产品，其测试分为硬件测试、单项功能测试以及系统功能测试。硬件测试主要是针对硬件电气特性及连通性的测试；单项功能测试是对某一个功能模块进行测试，测试其是否能达到要求；系统功能测试是对产品整个系统的功能进行测试，检查其是否能实现所要求的所有功能，不仅涉及到所有功能模块的测试，还包括整个应用流程的测试。传统的系统功能测试只有一个测试接口，对系统功能的测试采用串行进行的方式，完成一项测试以后才可以进行下一项测试，系统功能测试涉及到的测试项很多，逐项进行测试需要的时间很长，如果某一个测试需要花费较长时间，那么其他测试的进行都会停顿等待。
采用并行测试的方式通过测试切换充分利用有限的测试资源来实现多测试任务并行执行、多测试单元同时测试，与传统的串行测试方法相比，并行测试具有测试效率高、资源利用率高等优点。对于测试项较多的系统功能测试，采用并行测试可以提高其测试效率，但系统功能测试中很多测试项可能存在前后的关联，所以必须对系统功能测试进行分解优化，分析其可并行度，再完成系统功能测试的并行测试。
总之，传统测试系统一般采用一个测试接口进行串行测试，对于系统功能测试这样比较复杂的测试，需要耗费较长的时间。若采用并行测试，首先需要在硬件上扩展更多的测试接口，改变单一测试接口的测试方案；其次由于系统测试的测试项很多是相互关联的，所以必须进行分解优化，才能真正实现系统的并行测试。
发明内容
针对现有技术的不足，本发明拟解决的技术问题是，提供一种系统功能的并行测试方法。
本发明解决所述技术问题的技术方案是，提供一种系统功能的并行测试方法，其特征在于该方法针对飞行控制系统的自检这一项系统功能进行并行测试，具体包括以下步骤：
(1)分解优化测试项，形成相对独立的测试项：通过分解优化的方式将飞行控制系统的自检功能分解成指令系统、数据存储器、程序存储器和输入输出接口这四个相对独立的测试项进行检测，这些测试项是可以并行运行的；
(2)接口分配：由于分解优化后的测试项不存在关联，只需考虑数据量的大小；对于数据存储器和程序存储器的测试，其数据量大，所以选择网口进行测试接口；对于指令系统和输入输出接口的测试，其数据量相对较小，选用串口进行测试；
(3)接口的动态调整：分别使用网口与串口开始进行测试，当某一接口完成所有测试任务后，查看另一测试组内的测试项是否还有未进行的测试项，若有，预估分别采用两种接口所需的时间，若变换接口可更快完成测试，则更换接口；若原接口可更快完成测试，则继续排队等待原接口处理；
(4)待所有测试项完成后，将测试结果统一上报给上位机或其他测试终端，即将结果反馈给测试人员。
与现有技术相比，本发明有益效果在于：
(1)该方法采用两个类型的接口进行并行测试，解决了串行测试需要等待测试完成才能进行下一项测试的问题。根据实际系统功能进行测试项的分解与优化，使各个接口尽可能进行独立的测试，而不存在同步或资源约束问题，提高了测试效率，缩短系统功能测试所需的时间。
(2)两个类型的接口，分别为网口与串口，网口进行大数据量的测试项的测试，串口进行小数据量的测试项的测试，如果数据量差别不大，则两个接口无差别的使用进行并行测试。如果某一个接口进行的测试需要较长的时间，则在其阻塞期间都由另一个接口进行测试。
具体实施方式
下面给出本发明的具体实施例。具体实施例仅用于进一步详细说明本发明，不限制本申请权利要求的保护范围。
本发明提供了一种系统功能的并行测试方法(简称方法)，其特征在于该方法针对飞行控制系统的自检这一项系统功能进行并行测试，具体包括以下步骤：
(1)分解优化测试项，形成相对独立的测试项：通过分解优化的方式将飞行控制系统的自检功能分解成指令系统、数据存储器、程序存储器和输入输出接口这四个相对独立的测试项进行检测，这些测试项是可以并行运行的；
(2)接口分配：由于分解优化后的测试项不存在关联，只需考虑数据量的大小；对于数据存储器和程序存储器的测试，其数据量大，所以选择网口进行测试接口；对于指令系统和输入输出接口的测试，其数据量相对较小，选用串口进行测试；
(3)接口的动态调整：分别使用网口与串口开始进行测试，当某一接口完成所有测试任务后，查看另一测试组内的测试项是否还有未进行的测试项，若有，预估分别采用两种接口所需的时间，若变换接口可更快完成测试，则更换接口；若原接口可更快完成测试，则继续排队等待原接口处理；
(4)待所有测试项完成后，将测试结果统一上报给上位机或其他测试终端，即将结果反馈给测试人员。
本发明未述及之处适用于现有技术。

Claims (1)

1.一种系统功能的并行测试方法，其特征在于该方法针对飞行控制系统的自检这一项系统功能进行并行测试，具体包括以下步骤：
（1）分解优化测试项，形成相对独立的测试项：通过分解优化的方式将飞行控制系统的自检功能分解成指令系统、数据存储器、程序存储器和输入输出接口这四个相对独立的测试项进行检测，这些测试项是可以并行运行的；
（2）接口分配：由于分解优化后的测试项不存在关联，只需考虑数据量的大小；对于数据存储器和程序存储器的测试，其数据量大，所以选择网口进行测试接口；对于指令系统和输入输出接口的测试，其数据量相对较小，选用串口进行测试；
（3）接口的动态调整：分别使用网口与串口开始进行测试，当某一接口完成所有测试任务后，查看另一测试组内的测试项是否还有未进行的测试项，若有，预估分别采用两种接口所需的时间，若变换接口可更快完成测试，则更换接口；若原接口可更快完成测试，则继续排队等待原接口处理；
（4）待所有测试项完成后，将测试结果统一上报给上位机或其他测试终端，即将结果反馈给测试人员。
CN201711325248.5A 2017-12-13 2017-12-13 一种系统功能的并行测试方法 Active CN108334428B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711325248.5A CN108334428B (zh) 2017-12-13 2017-12-13 一种系统功能的并行测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711325248.5A CN108334428B (zh) 2017-12-13 2017-12-13 一种系统功能的并行测试方法

Publications (2)

Publication Number Publication Date
CN108334428A true CN108334428A (zh) 2018-07-27
CN108334428B CN108334428B (zh) 2021-02-05

Family

ID=62922307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711325248.5A Active CN108334428B (zh) 2017-12-13 2017-12-13 一种系统功能的并行测试方法

Country Status (1)

Country Link
CN (1) CN108334428B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111090558A (zh) * 2020-03-22 2020-05-01 武汉精立电子技术有限公司 一种面板检测系统
CN112636994A (zh) * 2019-10-09 2021-04-09 中兴通讯股份有限公司 设备测试方法、系统、网络设备和可读存储介质
CN112988483A (zh) * 2021-02-20 2021-06-18 山东英信计算机技术有限公司 一种基于智能网卡与主机的协同测试方法、系统及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875293A (en) * 1995-08-08 1999-02-23 Dell Usa, L.P. System level functional testing through one or more I/O ports of an assembled computer system
CN101145993A (zh) * 2007-10-11 2008-03-19 中兴通讯股份有限公司 一种多点接入的接口测试方法及其测试系统
CN102497227A (zh) * 2011-11-02 2012-06-13 深圳航天东方红海特卫星有限公司 一种卫星自动测试方法及系统
CN102841836A (zh) * 2012-08-28 2012-12-26 华为技术有限公司 测试方法以及可编程处理器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875293A (en) * 1995-08-08 1999-02-23 Dell Usa, L.P. System level functional testing through one or more I/O ports of an assembled computer system
CN101145993A (zh) * 2007-10-11 2008-03-19 中兴通讯股份有限公司 一种多点接入的接口测试方法及其测试系统
CN102497227A (zh) * 2011-11-02 2012-06-13 深圳航天东方红海特卫星有限公司 一种卫星自动测试方法及系统
CN102841836A (zh) * 2012-08-28 2012-12-26 华为技术有限公司 测试方法以及可编程处理器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SRIDHAR, T: "A NEW PARALLEL TEST APPROACH FOR LARGE MEMORIES", 《IEEE DESIGN & TEST OF COMPUTERS 》 *
肖明清: "并行测试技术综述", 《空军工程大学学报》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112636994A (zh) * 2019-10-09 2021-04-09 中兴通讯股份有限公司 设备测试方法、系统、网络设备和可读存储介质
WO2021068686A1 (zh) * 2019-10-09 2021-04-15 中兴通讯股份有限公司 设备测试方法、系统、网络设备和可读存储介质
CN111090558A (zh) * 2020-03-22 2020-05-01 武汉精立电子技术有限公司 一种面板检测系统
CN111090558B (zh) * 2020-03-22 2020-07-07 武汉精立电子技术有限公司 一种面板检测系统
CN112988483A (zh) * 2021-02-20 2021-06-18 山东英信计算机技术有限公司 一种基于智能网卡与主机的协同测试方法、系统及设备

Also Published As

Publication number Publication date
CN108334428B (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
CN108334428A (zh) 一种系统功能的并行测试方法
CN111158967B (zh) 人工智能芯片测试方法、装置、设备及存储介质
CN106776280A (zh) 可配置性能测试装置
CN102063355B (zh) 一种磁盘阵列的自动化测试服务器及系统
US9453883B2 (en) Distributed power supply architecture in automatic test equipment
JP2014532861A (ja) プログラム可能な試験機器
CN108388490A (zh) 一种测试高端服务器内存的方法及系统
CN110082666A (zh) 芯片测试分析方法、装置、设备及存储介质
Ma et al. A case study of testing strategy for AI SoC
CN103684924B (zh) 一种测试系统和一种测试方法
CN109407655A (zh) 一种调试芯片的方法及装置
CN114461723A (zh) 一种基于Spark计算引擎的数据差异比较方法及装置
KR102148043B1 (ko) 유연성 있는 테스트 사이트 동기화
CN116956801B (zh) 芯片验证方法、装置、计算机设备和存储介质
Tseng et al. A built-in method to repair SoC RAMs in parallel
CN107491605A (zh) 一种用于芯片设计的功能验证方法及平台
CN106294146B (zh) 参数替换测试方法及装置
CN106571165B (zh) 一种ddr器件读写信号的测试方法及装置
CN103150255B (zh) 一种脚本测试方法及装置
CN112597002A (zh) 一种基于Python脚本生成测试向量的方法
CN108693466A (zh) 一种边界扫描器件、装置及控制方法和扫描方法
CN203573309U (zh) 嵌入式系统存储器的测试结构
CN105161139A (zh) 电子芯片的测试系统、方法及装置
CN103605590A (zh) 新颖的嵌入式系统存储器的测试结构及方法
Sharma et al. Sonar: Writing testbenches through python

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant