CN108319317B - 一种比较装置以及包括该比较装置的线性稳压装置 - Google Patents

Abstract

本申请涉及一种比较装置以及包括该比较装置的线性稳压装置。所述比较装置包括：比较单元，配置为接收第一输入信号和第二输入信号，对所述第一和第二输入信号进行比较，并产生比较输出信号；定时单元，包括电荷存储模块，配置为输出与所述电荷存储模块中的电荷相关联的计时信号；以及输出单元，配置为基于所述计时信号来产生第一输出信号和被提供到所述比较装置输出端的第二输出信号，其中，所述定时单元被配置为基于所述第一输出信号与所述比较输出信号来决定对所述电荷存储模块进行放电。本申请中的LDO能在保持低功耗、无外挂电容的前提下具有良好的瞬态响应。

Description

一种比较装置以及包括该比较装置的线性稳压装置

技术领域

本申请涉及集成电路领域，特别地涉及一种线性稳压装置及方法。

背景技术

随着技术的发展，无外挂电容线性稳压装置(Low Dropout Regulator，LDO)越来越受到大家重视。因为无外挂滤波电容能提高芯片的集成度、减小PCB的版图面积和简化工艺制作流程。然而，传统的无外挂电容LDO的瞬态响应较差，在其大小负载瞬间切换时LDO输出端会产生尖峰电压，严重影响LDO的精度。

图1为传统的LDO结构图。如图1所示，传统的LDO 100有一个较大的外挂电容器C，当负载电流I_L瞬间在I_Lmin和I_Lmax间切换时，电容器C充当缓冲，过滤掉输出端V_out产生的电压尖峰。而当去掉电容器C后，当负载电流I_L瞬态变化时，由于运放101的响应速度不够快，而无法快速对功率输出管MP的栅极充放电，从而使功率输出管MP提供的电流不能及时跟随负载电流I_L的变化，最终导致输出端V_out出现较大的电压尖峰。

针对上述问题，一般有如下解决方法：(1)通过增加运放101的偏置电流I_B来增大运放101的动态响应速度，然而这会增加LDO的功耗；(2)通过设置耦合输出端V_out的片内电容器来检测电压变化，进而在负载电流I_L瞬间变化时临时增大LDO的偏置电流从而提高运放101的瞬态响应，然而这会导致产生的瞬态偏置不可控，可能过大或太小；(3)使得运放101的偏置I_B电流与负载电流I_L成比例关系，虽然能够满足负载电流I_L大跳跃时的动态响应，但是会导致LDO的功耗增大，并且在负载从I_Lmax瞬变到I_Lmin时不能提供良好的动态性能。

因此，亟需一种具有低功耗、瞬态响应快且无外挂电容的LDO。

发明内容

针对现有技术中存在的问题，根据本申请的一个方面，提供了一种比较装置，包括比较单元，配置为接收第一输入信号和第二输入信号，对所述第一和第二输入信号进行比较，并产生比较输出信号；定时单元，包括电荷存储子单元，配置为输出与所述电荷存储子单元中的电荷相关联的计时信号；以及输出单元，包括第一反相子单元，配置为基于所述计时信号与第一阈值之间的关系输出第二输出信号并将其提供到所述比较装置的输出端；以及第二反相子单元，配置为基于所述第二输出信号来输出第一输出信号；其中，所述定时单元被配置为基于所述第一输出信号与所述比较输出信号来决定对所述电荷存储子单元进行放电；其中所述定时单元还包括电流源子单元和放电子单元；所述电流源子单元配置为对所述电荷存储子单元充电，所述放电子单元配置为基于所述比较输出信号和所述第一输出信号来决定对所述电荷存储子单元进行放电。

特别的，所述放电子单元与所述电荷存储子单元并联连接，并且所述放电子单元包括第一晶体管，所述第一晶体管的控制极配置为接收所述比较输出信号；第二晶体管，其与所述第一晶体管串联连接，所述第二晶体管的控制极配置为接收所述第一输出信号；其中，当所述第一晶体管、第二晶体管同时导通时，所述放电子单元与所述电荷存储子单元形成放电通路。

特别的，当所述计时信号低于所述第一阈值时，所述第一反相子单元输出的所述第二输出信号为高电平，当所述计时信号高于等于所述第一阈值时，所述第一反相子单元输出的所述第二输出信号为低电平；所述第二反相子单元配置为接收所述第二输出信号，并输出与所述第二输出信号相反的所述第一输出信号。

特别的，所述第一反相子单元为施密特触发器，所述第二反相子单元为反相器。

本申请还提供了一种线性稳压装置，包括输出模块，配置为提供所述线性稳压装置的输出信号；误差放大模块，其耦合至所述输出模块，配置为基于所述输出信号与输出阈值之间的差异来调整所述输出信号；以及反馈模块，其包括至少一个反馈支路，每个反馈支路包括配置为基于所述输出信号和所述输出阈值之间的差异生成具有指定时长的反馈控制信号的比较装置，所述反馈控制信号被分别提供到所述输出模块和/或所述误差放大模块；其中，所述比较装置包括具有电荷存储子单元的定时单元，所述定时单元配置为输出与所述电荷存储子单元中的电荷相关联的计时信号，进而确定所述反馈控制信号的时长；其中，所述至少一个反馈支路包括第一类反馈支路和/或第二类反馈支路，其中，所述误差放大模块的第一控制端耦合到高电平，所述误差放大模块的第二控制端耦合到所述第一类反馈支路的输出端；所述第二类反馈支路的输出端耦合到所述输出模块的控制端，以调整所述线性稳压装置的输出信号。

特别的，所述第一类反馈支路包括第三晶体管，其第一极耦合到所述误差放大模块的第二控制端，其控制极配置为接收所述反馈控制信号，以基于所述反馈控制信号向所述误差放大模块提供额外的偏置电流；所述第二类反馈支路包括第四晶体管，其第一极或第二极耦合到所述输出模块的控制端，其控制极配置为接收所述反馈控制信号，以基于所述反馈控制信号调整所述输出信号。

特别的，所述比较装置还包括比较单元，配置为接收第一输入信号和第二输入信号，对所述第一和第二输入信号进行比较，并产生比较输出信号；输出单元，配置为基于所述计时信号来产生第一输出信号和作为所述反馈控制信号的第二输出信号，其中，所述定时单元被配置为基于所述第一输出信号与所述比较输出信号来决定对所述电荷存储子单元进行放电。

特别的，所述比较装置的定时单元还包括电流源子单元和放电子单元，其中，所述电流源子单元配置为对所述电荷存储子单元充电，并且所述放电子单元配置为基于所述比较单元的比较输出信号和所述输出单元的第一输出信号来决定对所述电荷存储子单元进行放电。

特别的，所述放电子单元与所述电荷存储子单元并联连接，并且所述放电子单元包括第五晶体管，所述第五晶体管的控制极配置为接收所述比较装置中的比较单元的输出信号；第六晶体管，其与所述第五晶体管串联连接，所述第六晶体管的控制极配置为接收所述比较装置的所述输出单元的第一输出信号；其中，当所述第五晶体管、第六晶体管同时导通时，所述放电子单元与所述电荷存储子单元形成放电通路。

特别的，所述比较装置的所述输出单元包括第一反相子单元，其输入端配置为接收所述计时信号，并根据所述计时信号与第一阈值之间的关系输出所述第二输出信号；以及第二反相子单元，其输入端配置为接收所述第二输出信号，其输出端配置为输出所述第一输出信号。

附图说明

下面，将结合附图对本申请的优选实施方式进行进一步详细的说明，其中：

图1是传统的线性稳压装置结构图；

图2a是根据本申请一种实施例的比较装置架构示意图；

图2b是根据本申请一种实施例的比较装置结构示意图；

图2c是图2b中比较装置的工作波形图；

图3a是根据本申请一种实施例的线性稳压装置的架构示意图；

图3b是根据本申请一种实施例的线性稳压装置的结构示意图；

图3c是图3b中线性稳压装置的工作波形图；

图3d是根据本申请一种实施例的线性稳压装置的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。

首先对一些术语进行说明：本申请中的晶体管可以是任何结构的晶体管，比如双极型晶体管(BJT)或者场效应晶体管(FET)。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极，在实际应用过程中，“发射极”和“集电极”可以依据信号流向而互换；当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极，在实际应用过程中，“源极”和“漏极”可以依据信号流向而互换。

本申请首先提出了一种比较装置，请参考图2a-2c，其中，图2a是根据本申请一种实施例的比较装置架构示意图，图2b是根据本申请一种实施例的比较装置结构示意图以及图2c是图2b中比较装置的工作波形图。

如图2a所示，比较装置200包括比较单元210、定时单元220以及输出单元230。具体来说，比较单元210包括配置为分别接收第一输入信号Vn和第二输入信号Vp的第一输入端210a和第二输入端210b，比较单元210的输出端耦合到定时单元220的第一输入端，以提供输出信号V1。定时单元220的输出端与输出单元230相耦合，以向输出单元230输出计时信号VS，并且，定时单元220的第二输入端耦合到输出单元230的输出端以接收来自输出单元230的控制信号V2。可以理解的，计时信号VS可以是电流信号也可以是电压信号。在一种实施方式中，定时单元220包括电荷存储模块，计时信号VS与电荷存储模块中的电荷量相关联(譬如，计时信号VS可以是与电荷存储模块中的电荷量相对应的电压信号)，输出单元230基于计时信号VS来产生第一输出信号V2和第二输出信号Vout，其中，第一输出信号V2耦合到定时单元220以与比较单元210的输出信号V1共同确定是否对电荷存储模块进行放电，输出单元230的第二输出信号Vout则作为比较装置200的输出信号。

在本实施例中，输出单元230的第一输出信号V2取决于与电荷存储模块中的电荷量相关联的计时信号VS，因此，通过配置计时信号VS的变化速度即可确定充电时长。

正常工作时，比较装置200被配置为能够输出指定时间长度的高电平(或低电平)，具体如下：

(1)当第一输入端210a处的电位Vn大于第二输入端210b处的电位Vp时，比较装置200的输出电压Vout为低电平；

(2)当Vn≤Vp时，比较装置200的输出端产生一段固定时间长度的高电平，固定时间为T，当T时长的高电平输出后，若此时Vn>Vp，则Vout恢复到低电平，若此时仍有Vn≤Vp，则输出端再输出一段T时长的高电平。

下面结合图2b中的电路结构和图2c中的工作波形图，对图2a中的架构进行进一步阐述。

图2b中以虚线的方式将比较单元210、定时单元220以及输出单元230标出。具体而言，比较单元210可以包括误差放大器；定时单元220可以包括具有晶体管T1、T2的放电子单元221、用于存储电荷的电容器222以及电流源SC2；输出模块230包括施密特单元(例如施密特触发器)231、反相子单元(例如反相器)232。应当理解的是，本领域技术人员可以根据具体的应用在上述单元中增添或减少相应的器件或子单元。

请参阅图2b，比较单元210中的误差放大器输出端耦合到放电子单元221中的晶体管T1的栅极，从而可以根据第一输入端210a和第二输入端210b上的信号变化来控制晶体管T1的工作状态。电源电压VCC经由电流源SC2分别耦合到电容器222的第一端和晶体管T1的第一极。晶体管T1的第二极耦合到晶体管T2的第一极，以形成串联连接。晶体管T2的第二极以及电容220的第二端都耦合到地电平。电容器220的第一端还耦合到施密特单元231的输入端，施密特单元231的输出端耦合到反相单元232的输入端，反向单元232的输出端耦合到晶体管T2的栅极，从而可以根据电容222两端的电压变化来控制晶体管T2的工作状态。

正常工作时，比较单元210第一输入端处的电位Vn大于第二输入端处的电位Vp，此时比较单元210的输出的电位V1(即，晶体管T1的栅极电压)为低电平。由于电流源SC2对电容器222充电，因此电容器222上的电位VS(即，施密特单元231输入处的电位)为高电平，相应地，比较装置200的输出电压Vout(即，反向单元232的输入处的电位)为低电平，反向单元232的输出节点处的电压V2(即，晶体管T2的栅极电压)为高电平。由于此时晶体管T1和T2没有同时导通，因此，放电子单元221无法导通，电容器222上的电位VS保持高电平。

当比较单元210输入处的电位Vn≤Vp时，晶体管T1的栅极电位V1变为高电平，因为在前一个状态(即，Vn>Vp)时，晶体管T2的栅极电位V2也是高电平，所以放电子单元221将瞬间放掉电容器222上的电荷，使电容器222上的电压VS变为低电平，从而使得比较装置200的输出电压Vout翻转为高电平。此时，反相单元232的输出电压(即，晶体管T2的栅极电位)V2变为低电平，关断晶体管T2，即断开放电子单元将无法保持导通，此时电流源SC重新开始对电容器222进行充电。

在电流源SC重新开始对电容器222充电过程中，由于电容器222上的电压VS逐渐上升，因此，在电压VS上升到施密特单元231的正向阈值电压V_TH之前，施密特单元231的输出将不翻转，使得比较装置200的输出电压Vout保持高电平。当VS≥V_TH时，施密特单元231的输出端翻转，比较装置200的输出电压Vout变为低电平，反相单元232的输出电压V2变成高电平，相应地，若此时Vn>Vp，则V1为低电平，放电子单元221断开，电容器222将继续被充电到电源电位VCC，比较装置200输出电压Vout保持低电平；若此时Vn≤Vp，则比较单元210的输出电压V1为高电平，晶体管T1导通，放电子单元221导通，将瞬间放掉电容器222上的电荷，电容器222上的电压VS变为低电平，比较装置200输出电压Vout在短暂的低电平后又上升为高电平，进而使得晶体管T2由于其栅极电位V2变为低电平而被关断，电流源SC2又重新开始对电容器222充电，以此类推。

电流源SC2对电容器222充电从0到V_TH的时间长度为T＝C·V_TH/Ic，其中，Ic为电流源SC2的输出电流大小。因此，时间长度T与电流源电流Ic、电容器222的值和施密特单元231的正向阈值V_TH大小有关。换而言之，电容器222的电压VS的变化速度能够决定时间长度T，具有定时的作用。

可以理解的是，图2b中的比较单元210、施密特单元231、反相单元232能够以任何已知的或功能相同的单元来实现。譬如，施密特单元231可以是施密特触发器，也可以是与反相单元232具有类似结构的反相器。

本申请还提出了一种线性稳压装置(LDO)，图3a是根据本申请一种实施例的线性稳压装置的架构示意图，图3b是根据本申请一种实施例的线性稳压装置的结构示意图，图3c是图3b中线性稳压装置的工作波形图。

如图3a所示，LDO包括：输出模块310、误差放大模块320以及反馈模块330。具体而言，输出模块310用于提供LDO的输出信号Vout；误差放大模块320的输出端耦合至输出模块310，以基于输出模块310当前的输出信号Vout与输出阈值(即，额定输出值)之间的差异来调整输出信号；反馈模块330包括至少一个反馈支路(譬如，两个)，每个反馈支路能够生成具有指定时长的反馈控制信号。反馈控制信号可以耦合到输出模块330和/或误差放大模块320并且与输出信号相关联。譬如，反馈支路可以耦合到输出模块310的控制端，以通过调整输出模块310的控制信号VG来调整输出模块310的输出电压；反馈支路还可以耦合到误差放大模块320，以根据来自反馈模块330的反馈控制信号来向误差放大模块320提供额外的偏置电流(即，I₁、I₂)，进而提升误差放大模块320的反应速度。

下面，结合图3b对反馈控制信号耦合到输出模块310的控制端的情形进行阐述。

输出模块310可以包括输出功率管MP、电阻R1、电阻R2，误差放大模块320可以包括误差放大器，其中电流源SC3为该误差放大器提供偏置电流I_B3。反馈模块330包括两个反馈支路：(1)第一反馈支路331，其包括比较装置331a、反相器331b以及晶体管TP；(2)第二反馈支路332，其包括比较装置332a以及晶体管TN。在此实施例中，比较装置331a、332a实现为图2b中的比较装置，即可以输出指定时间长度(例如T)的高电平(或低电平)。

应当理解的是，上述对各模块中的器件描述并不是旨在限定各模块中必须依照上述进行划分。譬如，电阻R1、R2也可以被划分在误差放大模块320中。但是宗旨都是为了通过图2a、2b、2c介绍的比较装置来提供反馈。

如图3b所示，误差放大模块320的输出端耦合到输出功率管MP的栅极，其正向输入端耦合到电阻R1、R2之间的节点，负向输入端配置为接收参考信号VREF，从而根据反馈信号VF和参考信号VREF之间的差异来控制输出功率管MP的栅极电位，进而对输出功率管MP的输出信号Vout进行调整。比较装置331a的正向输入端耦合到输出信号Vout，反向输入端耦合到参考电压Vo+ΔV(其中，Vo为LDO额定的输出电压,可以根据应用环境、电源电压来设定，Vo可以等于VREF*(R1+R2)/R1，ΔV为设定的允许输出电压Vout波动的范围)，并且输出端经由反相器331b耦合到晶体管TP的栅极。因此，比较装置331a可以根据其两个输入端上的信号差异来控制晶体管TP的栅极上的电压。类似的，比较装置332a的反向输入端耦合到输出信号Vout，正向输入端耦合到参考电压Vo-ΔV，并且输出端耦合到晶体管TN的栅极。因此，比较装置332a可以根据其两个输入端上的信号差异来控制晶体管TN的栅极上的电压。可以理解的，比较装置331a、332a通过对调整晶体管TP、TN的栅极电压而实现对输出晶体管MP的栅极电位进行调整。

由前述可知，为了降低功耗，误差放大器运放的偏置电流被配置为处于较低的水平，这导致了误差放大器的动态性能较差。当该误差放大器应用在无外挂电容LDO中时，若负载电流I_L瞬态变化较快时，LDO的输出电压Vout往往会产生较大的电压尖峰，这将严重影响LDO的精度。为了解决这些问题，图3a中的LDO通过反馈支路331、332，能在负载瞬态变化时临时代替误差放大器对功率输出管MP的栅极充放电，从而使功率输出管MP产生的电流及时跟随负载电流变化，以此减小LDO输出电压Vout的波动。

结合图3c对图3b中的LDO 300的工作状态进行阐述。

(1)当负载电流从I_Lmin瞬变到I_Lmax时，在该瞬间流过功率输出管MP的电流IDS仍然为I_Lmin，故LDO的输出电压Vout下降。当输出电压Vout下降为Vout≤Vo-ΔV后，比较装置332a产生一段T时长的高电平，使得晶体管TN导通，进而使得功率输出管MP的栅极电压VG降低，增大功率输出管MP的电流IDS。若T时长后仍有Vout≤Vo-ΔV，则比较装置332a再产生一段T时长的高电平，继续重复上一个过程，直到电流IDS≥I_Lmax，并使Vout＞Vo-ΔV；若T时长后Vout≥Vo-ΔV，则比较装置332a输出低电平，并关断晶体管TN。

(2)当负载从I_Lmax瞬变到I_Lmin时，在该瞬间流过功率输出管MP的电流仍然为I_Lmax，故LDO的输出电压Vout上升。当Vout上升为Vout≥Vo+ΔV后，比较装置331a产生一段T时长的高电平，通过反相器331b打开晶体管TP，进而对功率晶体管MP的栅极充电，使得栅极电压VG升高，进而使得流过功率晶体管MP的电流IDS减小。若T时长后仍有Vout≥Vo+ΔV，比较装置331a再产生一段T时长的高电平，通过反相器331b继续重复上一个过程，直到IDS≤I_Lmin，并使Vout≤Vo+ΔV；若时长T后Vout≤Vo+ΔV，比较装置331a输出低电平，进而通过反相器331b关断晶体管TP。

由上可知，第一、第二反馈支路均是根据输出电压Vout的值来调节功率输出管MP的栅极电压，故而，该两个反馈支路属于同一类反馈支路。LDO300可以将输出电压Vout基本上稳定在Vo-ΔV和Vo+ΔV之间，并且无需为误差放大模块320添加额外的功耗，进而降低了LDO的总功耗。另外，相较于图1中的传统LDO结构，LDO 300减少了电容器C，从而大大减少了芯片的面积，并且提升了精度。

图3d是根据本申请一种实施例的线性稳压装置的结构示意图。

相较于图3b，LDO300’包括第一反馈支路333和第二反馈支路334。具体而言，第一反馈支路333包括比较装置333a和晶体管TN1，第二反馈支路334包括比较装置334a和晶体管TN2。

比较装置333a的正向输入端耦合到输出信号Vout，反向输入端耦合到参考电压Vo+ΔV，并且输出端耦合到晶体管TN的栅极。因此，比较装置333a可以根据其两个输入端上的信号差异来控制晶体管TN1是否导通。由于晶体管TN1的漏极与误差放大器320的偏置电流源SC3并联，因此，当晶体管TN1导通时，可以向误差放大320提供额外的偏置电流，进而提升了误差放大器320的速度。

类似的，比较装置334a的反向输入端耦合到输出信号Vout，正向输入端耦合到参考电压Vo-ΔV，并且输出端耦合到晶体管TN2的栅极。同样，比较装置334a可以根据其两个输入端上的信号差异来控制晶体管TN2是否导通。当晶体管TN2导通时，可以向误差放大320提供额外的偏置电流，进而提升了误差放大器320的速度。

下面对图3d中的LDO的工作状态进行阐述：

(1)当Vout≤Vo-ΔV时，比较装置334a输出一段T时长的高电平，晶体管TN2导通，从而负载电流I_L发生转换的瞬间给误差放大器320提供一个瞬间较大的偏置电流I₂，提升误差放大器320的反应速度。

(2)当Vout≥Vo+ΔV时，比较装置333a输出一段T时长的高电平，晶体管TN1导通，从而在负载转换的瞬间给误差放大器320提供一个瞬间较大的偏置电流I₁，提升误差放大器320的反应速度。

因此，图3d中的LDO300’中的第一、第二反馈支路均是根据输出电压Vout的值来调整误差放大器320的偏置电流，使功率输出管MP产生的电流及时跟随负载电流的变化并使输出电压Vout保持一个稳定的值。由此可知，图3d中的反馈支路不同于图3b中的反馈支路，换而言之，图3d中的两个反馈支路同属于另一类反馈支路。

由上可知，LDO 300、300’中的第一反馈支路对应于输出信号Vout≥Vo+ΔV的情形，第二反馈支路对应于输出信号Vout≤Vo-ΔV的情形。因此，在一些实施例中，譬如，输出信号较多地出现Vout≥Vo+ΔV的情形且不会出现Vout≤Vo-ΔV的情形，则LDO可以相应地包括第一反馈支路。可以理解的，图3b和图3d中的比较装置331a/333a的正端和332a/334a的负端也可以不耦合到输出电压Vout，而是耦合到电阻R2上的电压VF。相应地，比较装置331a/333a的负端和332a/334a正端的电压需分别变为Vo*R2/(R1+R2)+ΔV和Vo*R2/(R1+R2)-ΔV。

由于误差放大器或者说传统比较器输出信号的宽度无法改变，因此，无法根据LDO的输出电压Vout偏移的程度来进行灵活地调整，从而导致LDO的输出电压Vout需要较长的时间才能调整到Vo-ΔV和Vo+ΔV之间。换而言之，传统比较器要实现对LDO输出电压Vout的调整需要多个完整的周期，即误差放大器或者传统比较器无法连续输出多个高电平。相反地，由于本申请所提出的比较装置产生的瞬态反馈是定量的，即可以通过对电容器222的容值C、施密特单元的阈值V_TH和电流源SC2的电流Ic的设计来确定最适合LDO瞬态响应的时长T。换而言之，比较装置200要实现对LDO的输出电压Vout的调整不需要多个完整的周期，即比较装置200可以持续输出高电平。

因此，当本申请中的LDO的输出电压Vout偏移过大时，比较装置200能够根据LDO的输出电压Vout来调整其输出信号的宽度，进而快速地使得LDO的输出电压Vout恢复到Vo-ΔV和Vo+ΔV之间。本申请中的LDO能在保持低功耗、无外挂电容的前提下提供一个最优的瞬态响应，使输出电压Vout于负载在I_Lmax和I_Lmin间瞬态切换时，输出的电压尖峰在±ΔV左右。

由图3b和图3d可知，除了LDO所必须包括的Vout经电阻例如R1然后到误差放大器的输入端然后到晶体管MP的栅极的这条反馈支路外，还可以包括两类附加反馈支路，包括第一类反馈支路(用于调整误差放大器的偏置电流，譬如，图3d中的反馈支路)或第二类反馈支路(用于调整功率输出管的栅极电位，譬如，图3b中的反馈支路)。可以理解的是，在其它实施例中，线性稳压装置还可以同时包括这两类反馈支路。另外，根据实际应用情况，LDO中的反馈支路的数目和类别可以相应地调整，譬如，在一个LDO中可以同时包括一个第一类反馈支路和两个第二类反馈支路等等。

本申请的线性稳压装置可以应用在数字和/或模拟电路系统中，在不加限制的情况下，此系统可包含计算机系统、数据采集系统、电池供电系统、手持装备系统、嵌入式系统、工业控制系统。

上述实施例仅供说明本申请之用，而并非是对本申请的限制，有关技术领域的普通技术人员，在不脱离本申请范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本申请公开的范畴。

Claims (10)

1.一种比较装置，包括：

比较单元，配置为接收第一输入信号和第二输入信号，对所述第一和第二输入信号进行比较，并产生比较输出信号；

定时单元，包括电荷存储子单元，配置为输出与所述电荷存储子单元中的电荷相关联的计时信号；以及

输出单元，包括第一反相子单元，配置为基于所述计时信号与第一阈值之间的关系输出第二输出信号并将其提供到所述比较装置的输出端；以及第二反相子单元，配置为基于所述第二输出信号来输出第一输出信号；

其中，所述定时单元被配置为基于所述第一输出信号与所述比较输出信号来决定对所述电荷存储子单元进行放电；

其中所述定时单元还包括电流源子单元和放电子单元；所述电流源子单元配置为对所述电荷存储子单元充电，所述放电子单元配置为基于所述比较输出信号和所述第一输出信号来决定对所述电荷存储子单元进行放电。

2.根据权利要求1所述的比较装置，其中，所述放电子单元与所述电荷存储子单元并联连接，并且所述放电子单元包括：

第一晶体管，所述第一晶体管的控制极配置为接收所述比较输出信号；

第二晶体管，其与所述第一晶体管串联连接，所述第二晶体管的控制极配置为接收所述第一输出信号；

其中，当所述第一晶体管、第二晶体管同时导通时，所述放电子单元与所述电荷存储子单元形成放电通路。

3.根据权利要求1所述的比较装置，其中，当所述计时信号低于所述第一阈值时，所述第一反相子单元输出的所述第二输出信号为高电平，当所述计时信号高于等于所述第一阈值时，所述第一反相子单元输出的所述第二输出信号为低电平；

所述第二反相子单元配置为接收所述第二输出信号，并输出与所述第二输出信号相反的所述第一输出信号。

4.根据权利要求3所述的比较装置，其中，所述第一反相子单元为施密特触发器，所述第二反相子单元为反相器。

5.一种线性稳压装置，包括：

输出模块，配置为提供所述线性稳压装置的输出信号；

误差放大模块，其耦合至所述输出模块，配置为基于所述输出信号与输出阈值之间的差异来调整所述输出信号；以及

反馈模块，其包括至少一个反馈支路，每个反馈支路包括配置为基于所述输出信号和所述输出阈值之间的差异生成具有指定时长的反馈控制信号的比较装置，所述反馈控制信号被分别提供到所述输出模块和/或所述误差放大模块；

其中，所述比较装置包括具有电荷存储子单元的定时单元，所述定时单元配置为输出与所述电荷存储子单元中的电荷相关联的计时信号，进而确定所述反馈控制信号的时长；

其中，所述至少一个反馈支路包括第一类反馈支路和/或第二类反馈支路，其中，

所述误差放大模块的第一控制端耦合到高电平，所述误差放大模块的第二控制端耦合到所述第一类反馈支路的输出端；

所述第二类反馈支路的输出端耦合到所述输出模块的控制端，以调整所述线性稳压装置的输出信号。

6.根据权利要求5所述的线性稳压装置，其中，

所述第一类反馈支路包括：

第三晶体管，其第一极耦合到所述误差放大模块的第二控制端，其控制极配置为接收所述反馈控制信号，以基于所述反馈控制信号向所述误差放大模块提供额外的偏置电流；

所述第二类反馈支路包括：

第四晶体管，其第一极或第二极耦合到所述输出模块的控制端，其控制极配置为接收所述反馈控制信号，以基于所述反馈控制信号调整所述输出信号。

7.根据权利要求5所述的线性稳压装置，其中，所述比较装置还包括：

比较单元，配置为接收第一输入信号和第二输入信号，对所述第一和第二输入信号进行比较，并产生比较输出信号；

输出单元，配置为基于所述计时信号来产生第一输出信号和作为所述反馈控制信号的第二输出信号，其中，所述定时单元被配置为基于所述第一输出信号与所述比较输出信号来决定对所述电荷存储子单元进行放电。

8.根据权利要求7所述的线性稳压装置，其中所述比较装置的定时单元还包括电流源子单元和放电子单元，其中，所述电流源子单元配置为对所述电荷存储子单元充电，并且所述放电子单元配置为基于所述比较单元的比较输出信号和所述输出单元的第一输出信号来决定对所述电荷存储子单元进行放电。

9.根据权利要求8所述的线性稳压装置，其中，所述放电子单元与所述电荷存储子单元并联连接，并且所述放电子单元包括：

第五晶体管，所述第五晶体管的控制极配置为接收所述比较装置中的比较单元的输出信号；

第六晶体管，其与所述第五晶体管串联连接，所述第六晶体管的控制极配置为接收所述比较装置的所述输出单元的第一输出信号；

其中，当所述第五晶体管、第六晶体管同时导通时，所述放电子单元与所述电荷存储子单元形成放电通路。

10.根据权利要求7所述的线性稳压装置，其中所述比较装置的所述输出单元包括：

第一反相子单元，其输入端配置为接收所述计时信号，并根据所述计时信号与第一阈值之间的关系输出所述第二输出信号；以及

第二反相子单元，其输入端配置为接收所述第二输出信号，其输出端配置为输出所述第一输出信号。

Images