CN1750372A - 具有稳定快速响应和低待机电流的调压器用器件和方法 - Google Patents

具有稳定快速响应和低待机电流的调压器用器件和方法 Download PDF

Info

Publication number
CN1750372A
CN1750372A CNA2004100665177A CN200410066517A CN1750372A CN 1750372 A CN1750372 A CN 1750372A CN A2004100665177 A CNA2004100665177 A CN A2004100665177A CN 200410066517 A CN200410066517 A CN 200410066517A CN 1750372 A CN1750372 A CN 1750372A
Authority
CN
China
Prior art keywords
transistor
current
voltage
control signal
receive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100665177A
Other languages
English (en)
Other versions
CN100428613C (zh
Inventor
罗文哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2004100665177A priority Critical patent/CN100428613C/zh
Priority to US11/060,922 priority patent/US7190189B2/en
Publication of CN1750372A publication Critical patent/CN1750372A/zh
Priority to US11/567,135 priority patent/US7352210B2/en
Priority to US11/951,850 priority patent/US7589563B2/en
Application granted granted Critical
Publication of CN100428613C publication Critical patent/CN100428613C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明提供一种用于调节电压电平的装置和方法。装置包括第一晶体管和第二晶体管。第一晶体管和第二晶体管被各自耦合到第一电流源和第二电流源。此外，装置包括耦合到第二晶体管的并被配置来接收来自第二晶体管的第一电压的第三晶体管，和被配置来接收来自第二晶体管的第一电压并产生输出电压的第四晶体管。此外，装置包括耦合到第四晶体管的自适应系统。此外，装置包括延迟系统，所述延迟系统耦合到第三晶体管，并被配置来接收来自第三晶体管的读出电流并产生与预定时间延迟相关联的延迟电流。此外，装置包括电流产生系统。

Description

具有稳定快速响应和低待机电流的调压器用器件和方法
技术领域
本发明涉及集成电路。更具体地，本发明涉及具有快速响应的稳定调压器用器件和方法。本发明已经被应用于电池供电系统，而这仅仅是示例性的。但是，应认识到本发明具有更宽的应用范围。
背景技术
调压器被广泛地使用并集成在集成电路芯片上。集成电路芯片可以包含众多的尺寸正不断缩小的晶体管。晶体管尺寸的减小常常要求降低晶体管的导通电压。因此，用于集成电路芯片的电源电压随着不断缩小的晶体管尺寸而下降。集成电路芯片常常作为系统部件。所述系统还包含其他的子系统，所述子系统的工作电压可能高于晶体管的导通电压。因此，用于系统的电源电压可能高于用于集成电路芯片的电源电压。例如，系统电源等于5V，而芯片电源等于3.3V。在另一示例中，系统电源等于3.3V，而芯片电源等于1.8V。
为了提供芯片电源，常常由调压器来转换系统电源。例如，调压器接收5V的信号，并产生3.3V的信号。在另一示例中，调压器接收3.3V的信号，并产生1.8V的信号。图1示出了调压器的简图。调压器100包括参考电压发生器110、运算放大器120以及分压器130。电压发生器110产生参考电压Vref112。运算放大器120接收Vref112。运算放大器120还接收系统电源Vsystem124并产生输出电压Vout122。Vout122由分压器130进行分压，并由运算放大器接收反馈电压Vfeedback132。Vout122被用作芯片电源。例如，系统电源是5V，且所希望的芯片电源是3.3V。如果Vref112等于1.25V，则分压器130将Vfeedback132设为等于(1.25/3.3)Vout。在另一示例中，Vref112等于所希望的芯片电源。于是，Vout122被直接用作Vfeedback132，而去掉了分压器130。
当系统处于激活状态或待机模式时，调压器常常提供芯片电源电压。处在待机模式中调压器的电流消耗大量的能量。例如，调压器的工作电流的范围为30μA至200μA。待机模式中的能量消耗限制了电池供电器件的工作时间。此外，一些由电池供电的器件要求低的待机功率消耗并因此不能依赖于所述功率调节器。因此，这些由电池供电的器件常常不能从不断缩小的晶体管尺寸上占有优势。
从上面可以看出，对于调压器的改进技术是人们所期望的。
发明内容
本发明涉及集成电路。更具体地，本发明涉及具有快速响应的稳定调压器用器件和方法。本发明已经被应用于电池供电系统，而这仅仅是示例性的。但是，应认识到本发明具有更宽的应用范围。
在一具体实施例中，本发明提供了一种用于调节电压电平的装置。装置包括第一晶体管和第二晶体管。第一晶体管和第二晶体管被各自耦合到第一电流源和第二电流源。此外，装置包括耦合到第二晶体管的并被配置来接收来自第二晶体管的第一电压的第三晶体管，和被配置来接收来自第二晶体管的第一电压并产生输出电压的第四晶体管。此外，装置包括耦合到第四晶体管的自适应系统。自适应系统响应于第二控制信号与有效电阻相关联。此外，装置包括延迟系统，所述延迟系统耦合到第三晶体管，并被配置来接收来自第三晶体管的读出电流并产生与预定时间延迟相关联的延迟电流。此外，装置包括耦合到延迟系统、第一晶体管、第二晶体管和第四晶体管的电流产生系统。第一晶体管被配置来接收参考电压，第二晶体管被配置来接收反馈电压。反馈电压基本与输出电压成比例。第一电流源被配置来接收第一控制信号，并响应于第一控制信号产生第一电流。第一控制信号与激活模式或者待机模式相关联。第一电压与参考电压和反馈电压之间的差相关联。所述第二控制信号与激活模式或者待机模式相关联。电流产生系统被配置为接收来自延迟系统的延迟电流，将第二电流输出至第一晶体管和第二晶体管，并且将第三电流输出至第四晶体管。第二电流和第三电流各自基本与延迟电流成比例。
根据本发明的另一个实施例，用于调节电压的装置包括第一晶体管和第二晶体管。第一晶体管和所述第二晶体管各自被耦合到第一电流源和第二电流源。此外，装置包括第三晶体管，所述第三晶体管被配置来接收来自第二晶体管的第一电压并产生输出电压。第一晶体管被配置来接收参考电压，第二晶体管被配置来接收反馈电压。反馈电压基本与输出电压成比例。第一电流源被配置来接收第一控制信号，并且如果所述第一控制信号与激活模式相关联则产生第一电流，且如果所述第一控制信号与待机模式相关联则免于产生所述第一电流。第二电流源被配置来产生第二电流，所述第一电流大于所述第二电流。第一电压与参考电压和反馈电压之间的差相关联。
根据本发明的另一个实施例，用于调节电压电平的装置包括第一晶体管、耦合到所述第一晶体管的第二晶体管以及第三晶体管，所述第三晶体管被配置来接收来自第二晶体管的第一电压并产生输出电压。此外，装置包括耦合到第三晶体管的自适应系统。自适应系统响应于第一控制信号而与有效电阻相关联。第一晶体管被配置来接收参考电压，第二晶体管被配置来接收反馈电压。反馈电压基本与输出电压成比例。第一电压与参考电压和反馈电压之间的差相关联。第一控制信号与激活模式或者待机模式相关联。响应于与激活模式相关联的第二控制信号，有效电阻等于第一电阻值，并且响应于与待机模式相关联的第二控制信号，有效电阻等于第二电阻值。第一电阻值小于第二电阻值。
根据本发明的另一个实施例，用于调节电压电平的装置包括第一晶体管、耦合到所述第一晶体管的第二晶体管以及第三晶体管，所述第三晶体管被耦合到第二晶体管并被配置来接收来自第二晶体管的第一电压。此外，装置包括第四晶体管，所述第四晶体管被配置来接收来自第二晶体管的第一电压，并产生输出电压和与输出电压相关联的输出电流。此外，装置包括延迟系统，所述延迟系统被耦合到第三晶体管，并被配置来接收来自第三晶体管的读出电流并且产生延迟电流。延迟电流与预定时间延迟相关联并基本与输出电流成比例。此外，装置包括被耦合到延迟系统、第一晶体管、第二晶体管和第四晶体管的电流产生系统。第一晶体管被配置来接收参考电压，第二晶体管被配置来接收反馈电压。反馈电压基本与输出电压成比例。第一电压与参考电压和反馈电压之间的差相关联。电流产生系统被配置为接收来自所述延迟系统的延迟电流，将第一电流输出至第一晶体管和第二晶体管，并且将第二电流输出至第四晶体管。第一电流和第二电流各自基本与延迟电流成比例。
利用本发明，可以获得与传统技术相比的很多优点。本发明的某些实施例为运算放大器的第一级在激活模式中提供了大偏压电流并在待机模式中提供了小偏压电流。大偏压电流缩短了激活模式中的放大器反馈环的响应时间。小偏压电流降低了待机模式中调压器的功率消耗，并提高了待机状态下的环稳定性。本发明的一些实施例提供了补偿系统。补偿系统在激活模式中具有小于待机模式中的RC常数。激活模式中的低RC常数基本消除了由输出晶体管的低阻抗在高输出电流的情况下所导致的零点。在待机模式中的高RC常数基本消除了由输出晶体管的高阻抗在低输出电流的情况下所导致的零点。运算放大器的环稳定性在待机模式和激活模式中都得到了提高。本发明的某些实施例对与输出电流成比例的读出电流提供延迟。读出电流被反射，以将偏压电流提供给运算放大器第一级的差动对和输出晶体管。当输出电流突然下降时，延迟系统和电流镜可以抑制过冲。例如，输出电流从激活模式中的毫安级下降到待机模式中的微安级。在此骤降之后，延迟的偏压电流有利于运算放大器的反馈环迅速到达新的平衡点。本发明的一些实施例提供了在待机模式中由调压器所消耗的低待机电流和低负载电流。例如，负载电流为1μA，且待机电流约为1μA。这些实施例还对于负载电流变化提供了快速响应和高稳定。依据实施例，可以实现这些优点中的一个或多个。在本说明书的全文并且更具体地在下文中将描述这些和其他的优点。
参照下面详细的描述和附图，可以更加充分了解本发明的各种其他目的、特征和优点。
附图说明
图1是调压器的简图；
图2是根据本发明实施例用于调压器的简化的运算放大器；
图3是根据本发明实施例用于运算放大器的简化的补偿系统。
具体实施方式
本发明涉及集成电路。更具体地，本发明涉及具有快速响应的稳定调压器用器件和方法。本发明已经被应用于电池供电系统，而这仅仅是示例性的。但是，应认识到本发明具有更宽的应用范围。
图2是根据本发明实施例用于调压器的简化的运算放大器。此图仅仅是示例，其不应当不恰当地限制本申请的权利要求的范围。器件200包括下列部件：
1.负载210；
2.晶体管220、222、224和226；
3.延迟系统230；
4.补偿系统240；
5.电流源250和252
6.包括电流镜部件258、256和254的电流镜。
根据本发明实施例，上述的电子器件提供用于一个调压器的运算放大器的部件。例如，运算放大器200可用于调压器100的运算放大器120。在不偏离本申请的权利要求的范围的情况下，还可以提供其他可选的运算放大器实施例，其中加入了某些器件、去掉了一个或多个器件、或者以不同的连接顺序布置了一个或多个器件。例如，电流源250和252被去掉，并且晶体管220和222被直接耦合接地。在另一个示例中，补偿系统由串联的不变电阻器和不变电容器代替。在另一个示例中，去掉了晶体管224、延迟系统230和包括电流镜部件258、256和254的电流镜。此外，本发明的进一步的细节可以在本说明书全文并且更具体地在下文中找到。
负载210将电压源耦合至晶体管220和222。例如，电压源与系统的电源相同，而调压器是所述系统的部件。电压源的范围可以从1.8V至5V。在另一个示例中，负载包括一个电流镜。负载210、晶体管220和222以及电流源250、252和254形成运算放大器200的第一级。晶体管220和222作为差动对(differential pair)。例如，晶体管220和222是NMOS晶体管。
晶体管220和222接收参考电压Vref260和反馈电压Vfeedback262。例如，Vref260的范围从1V到3.3V。如果Vfeedback262和Vref260不相等，则运算放大器的第一级产生中间电压Vintermediate264的变化。电流源250由模式信号270控制。如果模式信号270指示激活模式，则电流源250被导通。如果模式信号270指示待机模式，则电流源250被关断。例如，电流源250的范围从2μA至20μA，并且电流源252的范围从100nA至1μA。在另一个示例中，电流源250的强度远大于电流源252。电流镜部件254提供一个响应于控制信号的电流280。例如，电流280的范围从1μA至30μA。
Vintermediate264被晶体管224所接收。晶体管224和226、延迟系统230、补偿系统240以及电流镜部件256形成运算放大器200的第二级。晶体管224和226被耦合到电压源。例如，该电压源和系统的电压源相同，其中调压器是所述系统的部件。电压源的范围可以从1.8V到5V。晶体管226作为产生输出电压Vout274并供应负载电流的输出晶体管。晶体管224可以提供负载电流中的一部分，以对放大器加偏压。例如，晶体管224和226是PMOS晶体管。
如上所讨论的，电流镜部件258、256和254形成电流镜。电流镜部件258作为控制器件，而电流镜部件254和256作为被控制器件。由电流镜部件254和256所提供的电流与通过电流镜部件258的电流成比例。比例常数可以取决于器件尺寸比。例如，电流镜部件258、256和254是具有共同的栅极电压并且源极接地的NMOS器件。比例常数可以取决于与NMOS器件相关的W/L比。
图3是用于根据本发明实施例的运算放大器200的补偿系统240的简图。此图仅仅是示例，其不应当不恰当地限制本申请的权利要求的范围。补偿系统240包括下列部件：
1.晶体管320；
2.电阻器310和330；
3.电容器340。
根据本发明实施例，上述的电子器件提供了用于补偿系统240的部件。在不偏离本申请的权利要求的范围的情况下，还可以提供其他选择，其中加入了某些器件、去掉了一个或多个器件、或者以不同的连接顺序布置了一个或多个器件。此外，本发明的进一步的细节可以在本说明书全文并且更具体地在下文中找到。
晶体管320接收模式信号322。如果模式信号322指示激活模式，则晶体管320被导通。如果模式信号322指示待机模式，则晶体管320被关断。例如，模式信号322和模式信号270相同。当晶体管被导通时，电阻器310和330是并联的。当晶体管320被关断时，电阻器330被从任何电流中断开。在激活模式中的补偿系统240的电阻小于在待机模式中的电阻。例如，电阻器310的电阻大于电阻器330的电阻。电阻器310的范围可以从50KΩ至1MΩ，并且电阻器330的范围可以从500Ω至5KΩ。此外，电容器340的范围可以从5pF到50pF。在激活模式中，补偿系统240的RC常数大于待机模式中的RC常数。补偿系统适用于模式信号322。
如图2所示，用于调压器的运算放大器还包括延迟系统230和包括有电流镜部件254、256和258的电流镜。延迟系统230被耦合到作为读出晶体管的晶体管224。读出晶体管产生读出电流284，该读出电流284与对应于Vout274的输出电流成比例。延迟系统230接收读出电流284并产生延迟电流Ix276。延迟的范围可以从5ns至500ns。Ix276由电流镜部件285接收，该电流镜部件285作为响应产生控制信号272和278。例如，控制信号272和278是与Ix276成比例的相同电压信号。电流镜部件254接收控制信号272，该电流镜部件254产生等于aIx的电流280。类似地，电流镜部件256接收控制信号278，该电流镜部件256产生等于bIx的电流282。比例常数a和b可以相同或不同。例如，a的范围为0.25至10，b的范围从0.25至10。延迟系统230和包括有电流镜部件254、256和258的电流镜作为响应于延迟电流Ix276的电流产生系统。
本发明具有多种优点。本发明的某些实施例为运算放大器的第一级在激活模式中提供了大偏压电流并在待机模式中提供了小偏压电流。大偏压电流缩短了激活模式中的放大器反馈环的响应时间。小偏压电流降低了待机模式中调压器的功率消耗，并提高了环稳定性。本发明的一些实施例提供了补偿系统。补偿系统在激活模式中具有小于待机模式中的RC常数。激活模式中的低RC常数基本消除了由输出晶体管的低阻抗在高输出电流的情况下所导致的零点。在待机模式中的高RC常数基本消除了由输出晶体管的高阻抗在低输出电流的情况下所导致的零点。在待机模式和激活模式中都提高了运算放大器的环稳定性。本发明的某些实施例对与输出电流成比例的读出电流提供延迟。读出电流被反射，以将偏压电流提供给运算放大器第一级的差动对和输出晶体管。当输出电流突然下降时，延迟系统和电流镜可以抑制过冲。例如，输出电流从激活模式中的毫安级下降到待机模式中的微安级。在此骤降之后，延迟的偏压电流有利于运算放大器的反馈环迅速到达新的平衡点。本发明的一些实施例提供了在待机模式中由调压器所消耗的低待机电流和低负载电流。例如，负载电流为1μA，且待机电流约为1μA。这些实施例还对于负载电流变化提供了快速响应和高稳定。
还应理解，在此所描述的示例和实施例仅仅是出于说明的目的，本领域的技术人员将想到根据这些示例和实施例的各种修改和变化，并且这些修改和变化将被包括在本申请的精神和范围和所附权利要求的范围中。

Claims (20)

1.一种用于调节电压电平的装置，所述装置包括：
一个第一晶体管和一个第二晶体管，所述第一晶体管和所述第二晶体管分别被耦合到第一电流源和第二电流源；
一个第三晶体管，耦合到所述第二晶体管并被配置来接收来自所述第二晶体管的第一电压；
一个第四晶体管，被配置来接收来自所述第二晶体管的所述第一电压，并产生一个输出电压；
一个耦合到所述第四晶体管的自适应系统，所述自适应系统响应于一个第二控制信号而与有效电阻相关联；
一个延迟系统，耦合到所述第三晶体管，并被配置来接收来自所述第三晶体管的读出电流并且产生与预定时间延迟相关联的延迟电流；
一个电流产生系统，耦合到所述延迟系统、所述第一晶体管、所述第二晶体管和所述第四晶体管的；
其中，所述第一晶体管被配置来接收一个参考电压，所述第二晶体管被配置来接收一个反馈电压，所述反馈电压基本与所述输出电压成比例；
其中，所述第一电流源被配置来接收一个第一控制信号，并产生一个响应于所述第一控制信号的第一电流，所述第一控制信号与激活模式或者待机模式相关联；
其中，所述第一电压与所述参考电压和反馈电压之间的差相关联；
其中，所述第二控制信号与所述激活模式或者所述待机模式相关联；
其中，所述电流产生系统被配置为接收来自所述延迟系统的延迟电流，将一个第二电流输出至所述第一晶体管和所述第二晶体管，并且将一个第三电流输出至所述第四晶体管；
其中，所述第二电流和所述第三电流各自基本与所述延迟电流成比例。
2.如权利要求1所述的装置，其中，所述第一电流源被配置成，如果所述第一控制信号与所述激活模式相关联则产生所述第一电流，如果所述第一控制信号与所述待机模式相关联则不产生所述第一电流。
3.如权利要求2所述的装置，其中，所述第二电流源被配置成产生一个第四电流，所述第一电流大于所述第四电流。
4.如权利要求1所述的装置，其中，响应于与所述激活模式相关联的所述第二控制信号，所述有效电阻等于第一电阻值，并且响应于与所述待机模式相关联的所述第二控制信号，所述有效电阻等于第二电阻值。
5.如权利要求4所述的装置，其中，所述第一电阻值小于所述第二电阻值。
6.如权利要求1所述的装置，其中，所述第四晶体管被配置成产生与所述输出电压相关联的输出电流，所述输出电流基本与所述延迟电流成比例。
7.如权利要求6所述的装置，其中，所述第一电流和所述第二电流不相等。
8.如权利要求6所述的装置，其中，所述第一电流和所述第二电流相等。
9.一种用于调节电压电平的装置，所述装置包括：
一个第一晶体管和一个第二晶体管，所述第一晶体管和所述第二晶体管各自被耦合到一个第一电流源和一个第二电流源；
一个第三晶体管，被配置来接收来自所述第二晶体管的一个第一电压并产生一个输出电压；
其中，所述第一晶体管被配置来接收一个参考电压，所述第二晶体管被配置来接收一个反馈电压，所述反馈电压基本与所述输出电压成比例；
其中，所述第一电流源被配置来接收一个第一控制信号，并且如果所述第一控制信号与所述激活模式相关联则产生所述第一电流，且如果所述第一控制信号与所述待机模式相关联则不产生所述第一电流；
其中，所述第二电流源被配置来产生一个第二电流，所述第一电流大于所述第二电流；
其中，所述第一电压与所述参考电压和所述反馈电压之间的差相关联。
10.如权利要求9所述的装置，其中，所述第一晶体管和所述第二晶体管在所述激活模式中与一个第一偏压电流水平相关联，在所述待机模式中与一个第二偏压电流水平相关联，所述第一偏压电流水平等于所述第一电流和所述第二电流的和，所述第二偏压电流水平等于所述第二电流。
11.一种用于调节电压电平的装置，所述装置包括：
一个第一晶体管和耦合到所述第一晶体管的一个第二晶体管；
一个第三晶体管，被配置来接收来自所述第二晶体管的一个第一电压并产生一个输出电压；
一个自适应系统，被耦合到所述第三晶体管，所述自适应系统响应于第一控制信号而与有效电阻相关联；
其中，所述第一晶体管被配置来接收一个参考电压，所述第二晶体管被配置来接收一个反馈电压，所述反馈电压基本与所述输出电压成比例；
其中，所述第一电压与所述参考电压和反馈电压之间的差相关联；
其中，所述第一控制信号与激活模式或者待机模式相关联；
其中，响应于与所述激活模式相关联的所述第二控制信号，所述有效电阻等于一个第一电阻值，并且响应于与所述待机模式相关联的所述第二控制信号，所述有效电阻等于一个第二电阻值，所述第一电阻值小于所述第二电阻值。
12.如权利要求11所述的装置，其中，所述自适应系统包括一个第一电阻器、一个第二电阻器、一个电容器和一个第四晶体管，所述第二电阻器和所述第四晶体管串联，所述第四晶体管被耦合到所述第一电阻器和所述第二电阻器。
13.如权利要求12所述的装置，其中，如果所述第一控制信号与所述激活模式相关联则导通所述第四晶体管，如果所述第一控制信号与所述待机模式相关联则关断所述第四晶体管。
14.如权利要求13所述的装置，其中，所述第一电阻值与所述第一电阻器和第二电阻器相关联，所述第一电阻器和第二电阻器是并联的。
15.如权利要求13所述的装置，其中，所述第二电阻值与所述第一电阻器相关联。
16.如权利要求13所述的装置，其中，所述自适应系统与一RC常数相关联，所述RC常数在所述激活模式中与第一RC值相关联，而在所述待机模式中与第二RC值相关联，所述第一RC值小于所述第二RC值。
17.一种用于调节电压电平的装置，所述装置包括：
一个第一晶体管和耦合到所述第一晶体管的一个第二晶体管；
一个第三晶体管，被耦合到所述第二晶体管并被配置来接收来自所述第二晶体管的所述第三晶体管第一电压；
一个第四晶体管，管被配置来接收来自所述第二晶体管的所述第一电压，并产生一个输出电压和一个与所述输出电压相关联的输出电流；
一个延迟系统，被耦合到所述第三晶体管，并被配置来接收来自所述第三晶体管的一个读出电流并且产生一个延迟电流，所述延迟电流与预定时间延迟相关联并基本与所述输出电流成比例；
一个电流产生系统，被耦合到所述延迟系统、所述第一晶体管、所述第二晶体管和所述第四晶体管；
其中，所述第一晶体管被配置来接收一个参考电压，所述第二晶体管被配置来接收一个反馈电压，所述反馈电压基本与所述输出电压成比例；
其中，所述第一电压与所述参考电压和反馈电压之间的差相关联；
其中，所述电流产生系统被配置为接收来自所述延迟系统的所述延迟电流，将一个第一电流输出至所述第一晶体管和所述第二晶体管，并且将一个第二电流输出至所述第四晶体管；
其中，所述第一电流和所述第二电流各自基本与所述延迟电流成比例。
18.如权利要求17所述的装置，其中，所述电流产生系统包括一个包含有一个第一电流镜部件、一个第二电流镜部件和一个第三电流镜部件的电流镜系统，所述第一电流镜部件耦合到所述第二电流镜部件和所述第三电流镜部件。
19.如权利要求18所述的装置，其中，所述第一电流镜部件被配置来接收来自所述延迟系统的所述延迟电流，并且将一个第一控制信号输出至所述第二电流镜部件，而将一个第二控制信号输出至所述第三电流镜部件，所述第一控制信号和所述第二控制信号各自与所述延迟电流相关联。
20.如权利要求19所述的装置，其中，所述第二电流镜部件被配置来接收所述第一控制信号并将所述第一电流输出至所述第一晶体管和所述第二晶体管，并且所述第三电流镜部件被配置来接收所述第二控制信号并将所述第二电流输出至第四晶体管。
CNB2004100665177A 2004-09-16 2004-09-16 具有稳定快速响应和低待机电流的调压器用器件 Active CN100428613C (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CNB2004100665177A CN100428613C (zh) 2004-09-16 2004-09-16 具有稳定快速响应和低待机电流的调压器用器件
US11/060,922 US7190189B2 (en) 2004-09-16 2005-02-17 Device and method for voltage regulator with stable and fast response and low standby current
US11/567,135 US7352210B2 (en) 2004-09-16 2006-12-05 Device and method for voltage regulator with stable and fast response and low standby current
US11/951,850 US7589563B2 (en) 2004-09-16 2007-12-06 Device and method for voltage regulator with stable and fast response and low standby current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100665177A CN100428613C (zh) 2004-09-16 2004-09-16 具有稳定快速响应和低待机电流的调压器用器件

Publications (2)

Publication Number Publication Date
CN1750372A true CN1750372A (zh) 2006-03-22
CN100428613C CN100428613C (zh) 2008-10-22

Family

ID=36033226

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100665177A Active CN100428613C (zh) 2004-09-16 2004-09-16 具有稳定快速响应和低待机电流的调压器用器件

Country Status (2)

Country Link
US (3) US7190189B2 (zh)
CN (1) CN100428613C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428613C (zh) * 2004-09-16 2008-10-22 中芯国际集成电路制造(上海)有限公司 具有稳定快速响应和低待机电流的调压器用器件
ITVA20060034A1 (it) * 2006-06-16 2007-12-17 St Microelectronics Srl Metodo di generazione di una corrente di riferimento e relativo generatore retroazionato
FI20085124A0 (fi) * 2008-02-12 2008-02-12 Nokia Corp Radiolähettimen tehonsyötön ohjaaminen
US8872502B2 (en) * 2008-08-22 2014-10-28 Freescale Semiconductor, Inc. Voltage regulator with low and high power modes
US8148962B2 (en) 2009-05-12 2012-04-03 Sandisk Il Ltd. Transient load voltage regulator
EP2541363B1 (en) * 2011-04-13 2014-05-14 Dialog Semiconductor GmbH LDO with improved stability
WO2012164344A1 (en) 2011-05-27 2012-12-06 Freescale Semiconductor, Inc. Integrated circuit device, voltage regulator module and method for compensating a voltage signal
US8928367B2 (en) 2013-02-28 2015-01-06 Sandisk Technologies Inc. Pre-charge circuit with reduced process dependence
US8981750B1 (en) * 2013-08-21 2015-03-17 Sandisk Technologies Inc. Active regulator wake-up time improvement by capacitive regulation
US9710002B2 (en) * 2015-05-27 2017-07-18 Texas Instruments Incorporated Dynamic biasing circuits for low drop out (LDO) regulators
CN105425882B (zh) * 2015-12-17 2017-06-27 中颖电子股份有限公司 提高稳压器瞬态响应的方法及其稳压器
US9904305B2 (en) * 2016-04-29 2018-02-27 Cavium, Inc. Voltage regulator with adaptive bias network
US11112812B2 (en) 2018-06-19 2021-09-07 Stmicroelectronics Sa Low-dropout voltage regulation device having compensation circuit to compensate for voltage overshoots and undershoots when changing between activity mode and standby mode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2669783A1 (fr) * 1990-11-27 1992-05-29 Valeo Equip Electr Moteur Dispositif regulateur de la tension de charge d'une batterie par un alternateur.
US5936468A (en) * 1996-03-05 1999-08-10 U.S. Philips Corporation Operational amplifier having two differential amplifiers
US6316987B1 (en) * 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
FR2819904B1 (fr) * 2001-01-19 2003-07-25 St Microelectronics Sa Regulateur de tension protege contre les courts-circuits
JP3693625B2 (ja) * 2002-04-15 2005-09-07 沖電気工業株式会社 過電流保護回路およびその集積回路
CN100428613C (zh) 2004-09-16 2008-10-22 中芯国际集成电路制造(上海)有限公司 具有稳定快速响应和低待机电流的调压器用器件
US7274176B2 (en) * 2004-11-29 2007-09-25 Stmicroelectronics Kk Regulator circuit having a low quiescent current and leakage current protection

Also Published As

Publication number Publication date
CN100428613C (zh) 2008-10-22
US20060055420A1 (en) 2006-03-16
US20070176672A1 (en) 2007-08-02
US7190189B2 (en) 2007-03-13
US7352210B2 (en) 2008-04-01
US20080238381A1 (en) 2008-10-02
US7589563B2 (en) 2009-09-15

Similar Documents

Publication Publication Date Title
US6819165B2 (en) Voltage regulator with dynamically boosted bias current
TWI317133B (en) Negative voltage generator
US20070229149A1 (en) Voltage regulator having high voltage protection
US7683592B2 (en) Low dropout voltage regulator with switching output current boost circuit
US6559623B1 (en) In-rush current control for a low drop-out voltage regulator
CN1750372A (zh) 具有稳定快速响应和低待机电流的调压器用器件和方法
US6380799B1 (en) Internal voltage generation circuit having stable operating characteristics at low external supply voltages
US20010030530A1 (en) Low electrical consumption voltage regulator
JP3710469B1 (ja) 電源装置、及び携帯機器
KR930020449A (ko) 내부전원전압 발생회로
US8129962B2 (en) Low dropout voltage regulator with clamping
TW202225894A (zh) 高速低阻抗升壓低壓降調節器
EP0121793B1 (en) Cmos circuits with parameter adapted voltage regulator
US6359459B1 (en) Integrated circuits including voltage-controllable power supply systems that can be used for low supply voltage margin testing and related methods
US6577166B2 (en) Voltage level detector and voltage generator using the same
CN109085405B (zh) 一种电路模块的工作电流检测方法及电路
CN113741603A (zh) 数字低压差稳压器以及用于操作数字低压差稳压器的方法
CN101106325A (zh) 开关式稳压器
CN108319317B (zh) 一种比较装置以及包括该比较装置的线性稳压装置
CN115756081A (zh) 一种基于电流反馈的稳压电路
CN100544206C (zh) 一种控制芯片数字模块工作的电路
US20190050012A1 (en) Voltage regulator with improved slew rate
US6867572B1 (en) Regulator and related method capable of performing pre-charging
KR100566301B1 (ko) 내부전원 발생장치
US6151230A (en) Charge pump regulation circuit with overvoltage protection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation