CN108288588A - Nmos器件及其制备方法以及显示装置 - Google Patents
Nmos器件及其制备方法以及显示装置 Download PDFInfo
- Publication number
- CN108288588A CN108288588A CN201810098930.3A CN201810098930A CN108288588A CN 108288588 A CN108288588 A CN 108288588A CN 201810098930 A CN201810098930 A CN 201810098930A CN 108288588 A CN108288588 A CN 108288588A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- gate insulating
- semiconductor pattern
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 177
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000005253 cladding Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 21
- 238000005516 engineering process Methods 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 238000003475 lamination Methods 0.000 abstract description 5
- 238000003763 carbonization Methods 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005265 energy consumption Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007888 film coating Substances 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 piece Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
- H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种NMOS器件及其制备方法以及显示装置，该制备方法包括：在基板上形成半导体图案；在基板上形成覆盖半导体图案的栅极绝缘层；在栅极绝缘层上形成第一导电层，经过刻蚀后形成第一栅极；以第一栅极作为掩模，对半导体图案进行第一掺杂；在栅极绝缘层上形成第二导电层，经过刻蚀后形成第二栅极并且第二栅极包覆第一栅极；以第二栅极作为掩模，对半导体图案进行第二掺杂；在栅极绝缘层上形成层间介电层；形成贯穿层间介电层和栅极绝缘层的过孔；形成源极和漏极，源极和漏极分别通过过孔与半导体图案连接。本发明的NMOS器件采用叠层栅极结构，在形成叠层的同时可以完美匹配离子注入工艺，避免了在离子掺杂过程中使用光刻胶所导致的碳化问题。
Description
技术领域
本发明涉及半导体领域，特别涉及一种NMOS器件及其制备方法和包括该NMOS器件的显示装置。
背景技术
N型金属-氧化物-半导体(NMOS)晶体管是集成电路中最常见的元件之一，其包含源区及漏区，源区及漏区之间为沟道区，沟道区上方为绝缘层和栅极。作为一种开关器件，其存在导通和截止两种状态，内部为单一载流子参与导电，是一种单极型器件。其工作原理比较简单，源区和漏区为相同导电类型的区域，沟道区为与源漏区相反导电类型的区域，通过控制栅极上的电压使沟道区的导电类型反型而使器件形成导通或截止。
NMOS的制备过程中需要对源区、漏区进行轻掺杂，对沟道区进行N型重掺杂，在对选择区域进行掺杂时不可避免地使用光刻胶对其它区域进行遮挡，而高剂量的掺杂会造成光刻胶过热，进而导致光刻胶碳化，难以清洗去除。
此外，目前NMOS中常用的栅极通常为单层栅极，例如单层Mo结构，其电阻通常较高，NMOS器件的能耗较大。
发明内容
针对现有技术存在的问题，本发明提供一种具有叠层栅极结构的NMOS器件，优化了NMOS器件的制备工艺，同时降低了能耗。
为实现上述目的，本发明采取如下技术方案：
一种NMOS器件的制备方法，包括：
在基板上形成非晶硅层；
对所述非晶硅层进行处理，将其转换为多晶硅层；
对所述多晶硅层进行刻蚀，形成半导体图案；
在基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述半导体图案；
在所述栅极绝缘层上形成第一导电层，经过刻蚀后在所述半导体图案的上方形成第一栅极；
以所述第一栅极作为掩模，对所述半导体图案进行第一掺杂；
在所述栅极绝缘层上形成第二导电层，经过刻蚀后在所述半导体图案的上方形成第二栅极并且所述第二栅极包覆所述第一栅极；
以所述第二栅极作为掩模，对所述半导体图案进行第二掺杂；
在所述栅极绝缘层上形成层间介电层；
形成贯穿所述层间介电层和所述栅极绝缘层的过孔；以及
形成源极和漏极，所述源极和所述漏极分别通过所述过孔与所述半导体图案连接。
在本发明的制备方法的一个实施方式中，还包括在所述基板上形成缓冲层，所述非晶硅层形成于所述缓冲层之上。
在本发明的制备方法的另一个实施方式中，所述第一掺杂为LDD掺杂，所述第二掺杂为N+掺杂。
在本发明的制备方法的另一个实施方式中，所述第一导电层的材料为Al，所述第二导电层的材料为Mo。
在本发明的制备方法的另一个实施方式中，所述第二栅极的宽度大于所述第一栅极的宽度。
在本发明的制备方法的另一个实施方式中，还包括在所述源极、所述漏极以及所述层间介电层上形成平坦化层，以及在所述平坦化层上形成电极层，所述电极层与所述源极或所述漏极连接。
另一方面，本发明还提供一种NMOS器件，包括：
基板；
缓冲层，设置于所述基板上；
半导体图案，设置于所述缓冲层上；
栅极绝缘层，设置于所述缓冲层上并覆盖所述半导体图案；
第一栅极，设置于所述栅极绝缘层上并位于所述半导体图案的上方；
第二栅极，设置于所述栅极绝缘层上并包覆所述第一栅极；
层间介电层，设置于所述栅极绝缘层上并覆盖所述第一栅极和所述第二栅极；以及
源极和漏极，通过贯穿所述层间介电层和所述栅极绝缘层的过孔与所述半导体图案连接。
在本发明的NMOS器件的一个实施方式中，所述第一栅极的材料为Al，所述第二栅极的材料为Mo。
在本发明的NMOS器件的另一个实施方式中，还包括平坦化层和电极层，所述平坦化层设置于所述源极、所述漏极以及所述层间介电层上，所述电极层设置于所述平坦化层上并且所述电极层与所述源极或所述漏极连接。
再一方面，本发明提供一种显示装置，所述显示装置包括上述NMOS器件。
本发明的NMOS器件采用叠层栅极结构，在形成叠层的同时可以完美匹配离子注入工艺，避免了在离子掺杂过程中使用光刻胶所导致的碳化问题，同时叠层栅极中引入低电阻材料，可进一步降低NMOS器件的能耗。
附图说明
图1-图4为本发明一个实施方式的NMOS器件的制备工艺流程图。
其中，附图标记说明如下：
110：基板
120：缓冲层
130：半导体图案
131：沟道区
132：LDD掺杂区
133：N+掺杂区
140：栅极绝缘层
151：第一栅极
152：第二栅极
160：层间介电层
170：过孔
180：源极/漏极
190：平坦化层
200：电极层
具体实施方式
下面根据具体实施例对本发明的技术方案做进一步说明。本发明的保护范围不限于以下实施例，列举这些实例仅出于示例性目的而不以任何方式限制本发明。
需了解的是，在此公开的附图并未必按照实际装置及元件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本发明实施例的特征。此外，附图中的结构及装置是以示意的方式绘示，以便清楚表现出本发明实施例的特征。
图1-图4为本发明一个实施方式的NMOS器件的制备工艺流程图。如图1所示，首先在基板110上形成缓冲层120。基板110可为玻璃基板，例如石英玻璃、无碱玻璃等，也可为硅片、聚酰亚胺或塑料等材质。缓冲层120可为氧化硅(SiOx)层，或者为氮化硅(SiNx)层和氧化硅(SiOx)层的叠层，其用于防止基板110中所含的杂质污染半导体图案130。缓冲层120可通过例如等离子增强化学气相沉积(PECVD)的方法沉积得到。
之后在缓冲层120上形成非晶硅层，可通过等离子体增强化学气相沉积(PECVD)方法形成非晶硅层。由于具有低处理温度和快沉积速度，因此PECVD方法有利于增强处理速度和降低薄膜晶体管制造工艺的成本。
当使用PECVD形成非晶硅层时，硅烷气体(SiH4)用作源气体。在这种情况下，在形成非晶硅层的工艺期间，在非晶硅层中含有大量氢。氢具有高气相压力，使得氢易于蒸发。
具体地，在通过结晶化非晶硅层形成多晶硅层的工艺期间，将高能量激光照射到非晶硅层上时，非晶硅层可熔化且氢可经由熔化的非晶硅层表面蒸发。这种情况下，氢渗入到熔化的非晶硅层表面使得表面粗糙，且熔化的非晶硅层被结晶化以被原样硬化，因此多晶硅层具有粗糙表面。多晶硅层的粗糙表面干扰电荷经由多晶硅层的移动，这会劣化晶体管的器件特性。为了解决上述问题，在结晶化非晶硅层之前执行去除非晶硅层中的氢的脱氢工艺。
可通过将接近400℃的热施加到非晶硅层执行脱氢工艺，使得来自非晶硅层的氢逸出。通过脱氢工艺去除氢，从而解决由于结晶化非晶硅层的工艺期间的氢导致的膜特性劣化的问题。
脱氢工艺之后，对非晶硅层进行激光晶化工艺，例如可采用准分子激光法进行晶化，使非晶硅层转换为多晶硅层，之后对多晶硅层进行进行光刻和刻蚀，形成多个图案化的多晶硅(p-Si)，即半导体图案130，如图1所示，左侧的半导体图案作为N-TFT的半导体层，右侧的半导体图案作为像素TFT的半导体层，但本发明不限于此。
接下来在缓冲层120上形成栅极绝缘层140，并且栅极绝缘层140完全覆盖多个半导体图案130。栅极绝缘层140的材料可为氧化硅(SiOx)层或氮化硅层和氧化硅层的叠层，其可利用CVD(化学气相沉积)法所形成，例如低压化学气相沉积法、热气相沉积法、催化化学气相沉积法、等离子增强化学气相沉积法等。
之后如图2所示，在栅极绝缘层140上沉积第一导电层，该第一导电层的材料为Al，厚度约为左右。第一导电层可通过镀膜的方式形成，包括但不限于真空蒸镀、磁控溅射镀膜、离子溅射镀膜等。
对该第一导电层进行刻蚀后，在多个半导体图案130的上方对应形成多个第一栅极151，第一栅极151的宽度小于半导体图案130的宽度。
接下来直接利用多个第一栅极151作为掩模，对半导体图案130进行第一掺杂(LDD掺杂)，使半导体图案130中形成位于中间的沟道区131以及位于两侧的LDD掺杂区132。
之后如图3所示，在栅极绝缘层140上沉积第二导电层，该第二导电层的材料为Mo，厚度约为左右。第二导电层可通过镀膜的方式形成，包括但不限于真空蒸镀、磁控溅射镀膜、离子溅射镀膜等。
对该第二导电层进行刻蚀后，在多个半导体图案130的上方对应形成多个第二栅极152，并且各个第二栅极152均包覆一个第一栅极151，例如第二栅极152可将第一栅极151的上表面及侧面完全覆盖。第二栅极152的宽度也小于半导体图案130的宽度，但大于第一栅极151的宽度。
接下来直接利用多个第二栅极152作为掩模，对半导体图案130进行第二掺杂(N+掺杂)，在半导体图案130的两端分别形成N+掺杂区133，以作为源区和漏区，形成NMOS结构。
之后如图4所示，在栅极绝缘层140上形成层间介电层160，层间介电层160覆盖多个第一栅极151和多个第二栅极152，具有良好的覆盖特性和绝缘效果。层间介电层160可为氮化硅层、氧化硅层、氮化硅层和氧化硅层的叠层等，其厚度约为并且可利用CVD(化学气相沉积)法所形成，例如低压化学气相沉积法、热气相沉积法、催化化学气相沉积法、等离子增强化学气相沉积法等。
接下来形成贯穿层间介电层160和栅极绝缘层140的多个过孔170，过孔170可利用干式蚀刻的方法所形成，干式蚀刻可使用CF系(CF4)、或者CHF系(CHF3)的气体来进行。之后在层间介电层上形成多个源极和多个漏极，源极和漏极的材料可为Ti和Al等，其厚度约为
各个源极和漏极分别通过过孔170与半导体图案130的源区或漏区连接，同时相邻TFT之间的源极/漏极也互相连接，例如N-TFT的一个源极或漏极与相邻的像素TFT的一个源极或漏极连接。
形成源极/漏极后，在层间介电层160及源极/漏极180上进行平坦化工艺，即形成平坦化层190，之后在平坦化层190上形成电极层200以及过孔，电极层200的材料可为ITO，其通过过孔与源极/漏极180连接。
如图4所示，本发明的NMOS器件包括：
基板110；
缓冲层120，设置于基板110上；
半导体图案130，设置于缓冲层120上；
栅极绝缘层140，设置于缓冲层120上并覆盖半导体图案130；
第一栅极151，设置于栅极绝缘层140上并位于半导体图案130的上方；
第二栅极152，设置于栅极绝缘层140上并包覆第一栅极151；
层间介电层160，设置于栅极绝缘层140上并覆盖第一栅极151和第二栅极152；
源/漏极180，通过贯穿层间介电层160和栅极绝缘层140的过孔170与半导体图案130连接；
平坦化层190，设置于源/漏极180以及层间介电层160上，
电极层200，设置于平坦化层190上并且与源/漏极180连接。
其中，第一栅极的材料为Al，第二栅极的材料为Mo。
由上可知，本发明的NMOS器件采用叠层栅极结构，并且分别利用第一栅极作为第一掺杂的掩模，利用第二栅极作为第二掺杂的掩模，叠层栅极工艺完美匹配离子注入工艺，可避免使用光刻胶带来的碳化问题，同时叠层栅极的掩模设计可以代替LDD掩模，降低了工艺难度。
此外，叠层栅极结构Al/Mo引入了低电阻材料Al，比单层Mo栅极的电阻更低，可有效降低NMOS器件的能耗。
本发明的显示装置包括上述NMOS器件，该显示装置可为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本领域技术人员应当注意的是，本发明所描述的实施方式仅仅是示范性的，可在本发明的范围内作出各种其他替换、改变和改进。因而，本发明不限于上述实施方式，而仅由权利要求限定。
Claims (10)
1.一种NMOS器件的制备方法，其特征在于，包括：
在基板上形成非晶硅层；
对所述非晶硅层进行处理，将其转换为多晶硅层；
对所述多晶硅层进行刻蚀，形成半导体图案；
在基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述半导体图案；
在所述栅极绝缘层上形成第一导电层，经过刻蚀后在所述半导体图案的上方形成第一栅极；
以所述第一栅极作为掩模，对所述半导体图案进行第一掺杂；
在所述栅极绝缘层上形成第二导电层，经过刻蚀后在所述半导体图案的上方形成第二栅极并且所述第二栅极包覆所述第一栅极；
以所述第二栅极作为掩模，对所述半导体图案进行第二掺杂；
在所述栅极绝缘层上形成层间介电层；
形成贯穿所述层间介电层和所述栅极绝缘层的过孔；以及
形成源极和漏极，所述源极和所述漏极分别通过所述过孔与所述半导体图案连接。
2.根据权利要求1所述的制备方法，其特征在于，还包括在所述基板上形成缓冲层，所述非晶硅层形成于所述缓冲层之上。
3.根据权利要求1所述的制备方法，其特征在于，所述第一掺杂为LDD掺杂，所述第二掺杂为N+掺杂。
4.根据权利要求1所述的制备方法，其特征在于，所述第一导电层的材料为Al，所述第二导电层的材料为Mo。
5.根据权利要求1所述的制备方法，其特征在于，所述第二栅极的宽度大于所述第一栅极的宽度。
6.根据权利要求1所述的制备方法，其特征在于，还包括在所述源极、所述漏极以及所述层间介电层上形成平坦化层，以及在所述平坦化层上形成电极层，所述电极层与所述源极或所述漏极连接。
7.一种NMOS器件，其特征在于，包括：
基板；
缓冲层，设置于所述基板上；
半导体图案，设置于所述缓冲层上；
栅极绝缘层，设置于所述缓冲层上并覆盖所述半导体图案；
第一栅极，设置于所述栅极绝缘层上并位于所述半导体图案的上方；
第二栅极，设置于所述栅极绝缘层上并包覆所述第一栅极；
层间介电层，设置于所述栅极绝缘层上并覆盖所述第一栅极和所述第二栅极；以及
源极和漏极，通过贯穿所述层间介电层和所述栅极绝缘层的过孔与所述半导体图案连接。
8.根据权利要求7所述的NMOS器件，其特征在于，所述第一栅极的材料为Al，所述第二栅极的材料为Mo。
9.根据权利要求7所述的NMOS器件，其特征在于，还包括平坦化层和电极层，所述平坦化层设置于所述源极、所述漏极以及所述层间介电层上，所述电极层设置于所述平坦化层上并且所述电极层与所述源极或所述漏极连接。
10.一种显示装置，其特征在于，所述显示装置包括根据权利要求7至9中任一项的NMOS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810098930.3A CN108288588A (zh) | 2018-01-31 | 2018-01-31 | Nmos器件及其制备方法以及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810098930.3A CN108288588A (zh) | 2018-01-31 | 2018-01-31 | Nmos器件及其制备方法以及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108288588A true CN108288588A (zh) | 2018-07-17 |
Family
ID=62836381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810098930.3A Pending CN108288588A (zh) | 2018-01-31 | 2018-01-31 | Nmos器件及其制备方法以及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108288588A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1001467A2 (en) * | 1998-11-09 | 2000-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6420758B1 (en) * | 1998-11-17 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity region overlapping a gate electrode |
| US20030169381A1 (en) * | 2000-07-28 | 2003-09-11 | Genshiro Kawachi | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions |
| CN1652349A (zh) * | 2003-11-25 | 2005-08-10 | 三星Sdi株式会社 | 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器 |
| US20050263773A1 (en) * | 2003-06-30 | 2005-12-01 | Lg Philips Lcd Co., Ltd. | Liquid crystal display device having polycrystalline TFT and fabricating method thereof |
| CN104916584A (zh) * | 2015-04-30 | 2015-09-16 | 京东方科技集团股份有限公司 | 一种制作方法、阵列基板及显示装置 |
-
2018
- 2018-01-31 CN CN201810098930.3A patent/CN108288588A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1001467A2 (en) * | 1998-11-09 | 2000-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6420758B1 (en) * | 1998-11-17 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity region overlapping a gate electrode |
| US20030169381A1 (en) * | 2000-07-28 | 2003-09-11 | Genshiro Kawachi | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions |
| US20050263773A1 (en) * | 2003-06-30 | 2005-12-01 | Lg Philips Lcd Co., Ltd. | Liquid crystal display device having polycrystalline TFT and fabricating method thereof |
| CN1652349A (zh) * | 2003-11-25 | 2005-08-10 | 三星Sdi株式会社 | 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器 |
| CN104916584A (zh) * | 2015-04-30 | 2015-09-16 | 京东方科技集团股份有限公司 | 一种制作方法、阵列基板及显示装置 |
Non-Patent Citations (2)
| Title |
|---|
| 于军胜，田朝勇: "《OLED显示基础及产业化》", 28 February 2015 * |
| 高鸿锦、董友梅等: "《新型显示技术(上册)》", 31 August 2014 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107482066B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN102664194B (zh) | 薄膜晶体管 | |
| CN104064472B (zh) | 薄膜晶体管及其制作方法、显示装置 | |
| CN102956713B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN106910748A (zh) | 一种阵列基板、显示装置及其制作方法 | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| CN106783871A (zh) | 一种阵列基板、显示面板及制作方法 | |
| CN103165471A (zh) | 薄膜晶体管及其制作方法和显示装置 | |
| CN107910302A (zh) | 阵列基板及其制造方法和显示装置 | |
| CN106847837B (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| CN105938800A (zh) | 薄膜晶体管的制造方法及阵列基板的制造方法 | |
| CN105470312A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| CN102646715A (zh) | 薄膜晶体管及其制造方法 | |
| CN106449655A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| WO2016201725A1 (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| WO2020173187A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| US9123588B2 (en) | Thin-film transistor circuit substrate and method of manufacturing the same | |
| CN105374749A (zh) | 一种薄膜晶体管及其制造方法 | |
| TW544941B (en) | Manufacturing process and structure of thin film transistor | |
| US20160254388A1 (en) | Thin film transistor, method of manufacturing the same, display substrate and display apparatus | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| WO2015032135A1 (zh) | 阻挡层及其制备方法、薄膜晶体管、阵列基板 | |
| WO2019095408A1 (zh) | 阵列基板及其制作方法、显示面板 | |
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 | |
| CN108288588A (zh) | Nmos器件及其制备方法以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180717 |